KR102537766B1 - 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드 - Google Patents

스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드 Download PDF

Info

Publication number
KR102537766B1
KR102537766B1 KR1020220119114A KR20220119114A KR102537766B1 KR 102537766 B1 KR102537766 B1 KR 102537766B1 KR 1020220119114 A KR1020220119114 A KR 1020220119114A KR 20220119114 A KR20220119114 A KR 20220119114A KR 102537766 B1 KR102537766 B1 KR 102537766B1
Authority
KR
South Korea
Prior art keywords
smart card
chip
coating layer
black coating
insulator substrate
Prior art date
Application number
KR1020220119114A
Other languages
English (en)
Inventor
강태혁
Original Assignee
주식회사 아젠컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아젠컴 filed Critical 주식회사 아젠컴
Priority to KR1020220119114A priority Critical patent/KR102537766B1/ko
Application granted granted Critical
Publication of KR102537766B1 publication Critical patent/KR102537766B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C3/00—Processes, not specifically provided for elsewhere, for producing ornamental structures
    • B44C3/02—Superimposing layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0015—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterized by the colour of the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets

Abstract

스마트카드용 집적회로(IC) 칩과 그 제조방법 및 집적회로(IC) 칩을 포함하는 스마트카드에 관해 개시되어 있다. 개시된 스마트카드용 IC 칩은 절연체 기판, 상기 절연체 기판 상에 도전체로 형성된 회로 패턴 및 상기 절연체 기판 상에 상기 회로 패턴을 덮도록 형성된 블랙 코팅층을 포함할 수 있다. 상기 블랙 코팅층은 인듐(In)과 주석(Sn)을 포함할 수 있다. 상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다. 상기 블랙 코팅층의 전기 저항은 약 500 mΩ 이하일 수 있다. 상기 블랙 코팅층은 주어진 스퍼터링 공정을 이용해서 형성될 수 있다. 상기 스퍼터링 공정에서 인듐(In)과 주석(Sn)을 주성분으로 포함하는 스퍼터 타겟이 사용될 수 있다.

Description

스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드{Integrated circuit chip for smart card, manufacturing method thereof, and smart card including integrated circuit chip}
본 발명은 전자/반도체 소자 및 이를 적용한 기구/장치에 관한 것으로, 보다 상세하게는 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드에 관한 것이다.
스마트카드(smart card, chip card 또는 integrated circuit card)란 내부에 마이크로프로세서와 메모리를 내장, 정보의 저장과 처리를 가능케한 플라스틱 카드를 말한다. 보통 신용카드와 모양과 크기가 동일한 것이 가장 많이 사용되고 있다. 최근 스마트카드에 관련된 각종 기술들이 빠른 속도로 발전하고 있는 추세이다. 특히, 반도체와 부품 기술의 발전에 따라 스마트카드가 가질 수 있는 처리 능력 및 메모리 용량이 크게 증가하고 있다. 이와 함께 스마트카드에 결합할 수 있는 인터페이스 기능도 크게 향상되고 있다.
스마트카드는 마이크로프로세서의 포함 여부나 인터페이스 방식에 따라, 혹은 진화 단계에 따라 여러 가지 종류로 나눌 수 있다. 스마트카드는 사람들이 소지하고 다니는 열쇠로부터 지갑, 신분증, 궁극적으로는 개인용 컴퓨터에 이르기까지 다방면에서 성능을 발휘할 수 있다. 이러한 다기능성으로 인해, 스마트카드 시장의 규모가 빠른 속도로 증가하고 있다.
그런데, 기존의 스마트카드에 적용되는 IC(integrated circuit) 칩의 경우, 보통 표면의 색상이 금색(gold color)이나 은색(silver color)으로 획일화 내지 제한되어 있다. 다양한 컬러 구현에 대한 시장의 요구가 있었지만, IC 칩의 표면부(컨택면)에 요구되는 전기적 특성을 만족시키기 어렵고 제조 공법을 확보하기가 어렵기 때문에, 금색이나 은색 이외에 다른 컬러를 구현하기가 어려운 문제가 있다. 따라서, 이러한 문제를 극복하고 스마트카드용 IC 칩의 표면 색상을 고급화하고 감성적 색상/디자인을 구현할 수 있는 기술이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 기존의 기술적 제약으로 인해 제한되었던 금속 접촉면의 색상을 고급화하고 감성적 색상을 구현하여 심미성(비주얼적 특성)을 향상시킬 수 있으면서 아울러 우수한 전기적 특성/기능을 확보할 수 있는 스마트카드용 IC(integrated circuit) 칩 및 그 제조방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 IC 칩을 포함하는 스마트카드를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위한 본 발명의 실시예들에 따르면, 스마트카드(smart card)용 IC(integrated circuit) 칩으로서, 절연체 기판; 상기 절연체 기판 상에 도전체로 형성된 회로 패턴; 및 상기 절연체 기판 상에 상기 회로 패턴을 덮도록 형성된 것으로, 인듐(In)과 주석(Sn)을 포함하고 블랙 컬러를 갖는 블랙 코팅층(black coating layer);을 포함하는 스마트카드용 IC 칩이 제공된다.
상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다.
상기 블랙 코팅층의 전기 저항은 약 500 mΩ 이하일 수 있다.
상기 블랙 코팅층의 두께는 약 0.5∼3 ㎛ 범위일 수 있다.
상기 블랙 코팅층은 상기 절연체 기판의 표면을 노출시키는 개구부를 가질 수 있다.
상기 회로 패턴은, 예를 들어, Cu/Ni/Au 적층구조, Cu/Ni/Au/Pd 적층구조, Cu/Ni/Pd 적층구조, Cu/Pd 적층구조, Cu/Ni 적층구조, Cu/Au 적층구조 및 Cu 단층구조 중 적어도 하나의 구조를 가질 수 있다.
본 발명의 다른 실시예들에 따르면, 전술한 스마트카드용 IC(integrated circuit) 칩을 포함하는 스마트카드가 제공된다.
본 발명의 다른 실시예들에 따르면, 스마트카드(smart card)용 IC(integrated circuit) 칩의 제조방법으로서, 절연체 기판 상에 도전체로 형성된 회로 패턴이 구비된 IC 칩용 소자 구조체를 마련하는 단계; 및 상기 소자 구조체의 상기 회로 패턴이 구비된 컨택면 측에, 스퍼터 타겟을 사용하는 스퍼터링(sputtering) 공정을 이용해서, 인듐(In)과 주석(Sn)을 포함하고 블랙 컬러를 갖는 블랙 코팅층을 형성하는 단계;를 포함하는 스마트카드용 IC 칩의 제조방법이 제공된다.
상기 스퍼터 타겟은 주성분으로 인듐(In)과 주석(Sn)을 포함할 수 있다.
상기 스퍼터링 공정은 약 80∼100 ℃ 범위의 공정 온도로 수행할 수 있다.
상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다.
상기 블랙 코팅층의 전기 저항은 약 500 mΩ 이하일 수 있다.
상기 블랙 코팅층은 상기 절연체 기판의 표면을 노출시키는 개구부를 가질 수 있다.
상기 블랙 코팅층을 형성하는 단계 전, 상기 회로 패턴을 구성하는 패턴부들 사이의 상기 절연체 기판의 표면 영역 상에 마스크 패턴을 형성하는 단계를 더 포함할 수 있고, 상기 마스크 패턴이 형성된 상태에서 상기 블랙 코팅층을 형성한 후, 상기 마스크 패턴을 제거하여 상기 개구부를 형성하는 단계를 더 포함할 수 있다.
상기 블랙 코팅층을 형성하는 단계 후, 상기 절연체 기판의 표면 상에 형성된 상기 블랙 코팅층의 일부를 레이저(laser)를 이용해서 제거하여 상기 개구부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 기존의 기술적 제약으로 인해 제한되었던 금속 접촉면의 색상을 고급화하고 감성적 색상을 구현하여 심미성(비주얼적 특성)을 향상시킬 수 있으면서 아울러 우수한 전기적 특성/기능을 확보할 수 있는 스마트카드용 IC 칩을 구현할 수 있다.
특히, 본 발명의 실시예들에 따르면, IC 칩의 표면부(컨택면)에 감성적 측면을 자극할 수 있는 블랙 컬러를 구현하면서 상기 표면부의 낮은 전기 저항(예컨대, 약 500 mΩ 이하)을 확보할 수 있기 때문에, 심미성을 향상시키면서도 전기적 특성 및 신뢰성을 개선할 수 있다.
그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 스마트카드(smart card)용 IC(integrated circuit) 칩을 보여주는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 컨택면을 보여주는 이미지이다.
도 3은 비교예에 따른 IC 칩들의 컨택면을 보여주는 이미지이다.
도 4는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩을 적용한 스마트카드를 보여주는 이미지이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 제조방법을 보여주는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 제조방법에 적용될 수 있는 스퍼터 타겟을 예시적으로 보여주는 이미지이다.
도 7은 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 블랙 코팅층에 대한 EDS(energy dispersive spectroscopy) 분석 결과를 보여주는 그래프이다.
도 8은 도 7의 결과를 얻는데 사용된 스마트카드용 IC 칩의 블랙 코팅층 영역을 보여주는 도면이다.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 것으로, 스마트카드용 IC 칩의 제조방법을 설명하기 위한 단면도이다.
도 10a 내지 도 10c는 본 발명의 또 다른 실시예에 따른 것으로, 스마트카드용 IC 칩의 제조방법을 설명하기 위한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다.
아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 스마트카드(smart card)용 IC(integrated circuit) 칩을 보여주는 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 스마트카드용 IC 칩은 절연체 기판(10), 절연체 기판(10) 상에 도전체로 형성된 회로 패턴(20) 및 절연체 기판(10) 상에 회로 패턴(20)을 덮도록 형성된 블랙 코팅층(black coating layer)(30)을 포함할 수 있다. 절연체 기판(10)은 플렉서블(flexible) 기판일 수 있다. 절연체 기판(10)은 폴리머를 포함하거나 폴리머로 구성될 수 있다. 일례로, 절연체 기판(10)은 에폭시(epoxy)를 포함하거나 에폭시로 구성될 수 있다. 그러나, 절연체 기판(10)의 물질은 에폭시로 한정되지 않고, 다양하게 변화될 수 있다. 플렉서블한 특성을 갖는 절연체 기판(10)을 사용할 경우, 상기 IC 칩은 플렉서블한 특성을 가질 수 있다.
회로 패턴(20)은 절연체 기판(10)의 일면 상에 형성될 수 있다. 여기서는, 편의상, 회로 패턴(20)을 단순하게 도시하였지만, 실제로 회로 패턴(20)은 여기 도시된 것 보다 복잡한 구조를 가질 수 있다. 회로 패턴(20)은 상호 이격된 복수의 패턴부를 포함할 수 있고, 상기 복수의 패턴부 사이에 절연체 기판(10)의 표면이 노출될 수 있다. 회로 패턴(20)은 복수의 도전층이 적층된 적층구조를 가질 수 있다. 예를 들어, 회로 패턴(20)은 Cu/Ni/Au 적층구조, Cu/Ni/Au/Pd 적층구조, Cu/Ni/Pd 적층구조, Cu/Pd 적층구조, Cu/Ni 적층구조, Cu/Au 적층구조 및 Cu 단층구조 중 적어도 하나의 구조를 가질 수 있다. 여기서, 구리(Cu)는 동박의 구성 물질일 수 있다. 니켈(Ni), 금(Au) 및 팔라듐(Pd)은 도금층일 수 있다.
도 1에 도시하지는 않았지만, 절연체 기판(10)과 회로 패턴(20) 사이에 소정의 접착층이 더 구비될 수도 있다. 상기 접착층은 패턴화된 구조를 갖거나 연속된 층 구조를 가질 수도 있다. 상기 접착층은 절연성 물질을 포함할 수 있고, 절연체 기판(10)의 일부로 여길 수 있다. 다시 말해, 상기 접착층은 절연체 기판(10)에 포함된 것으로 여길 수 있다.
블랙 코팅층(30)은 절연체 기판(10)의 일면 상에 회로 패턴(20)을 덮도록 형성될 수 있다. 블랙 코팅층(30)은 상기 IC 칩의 컨택면(금속 접촉면)에 형성될 수 있다. 상기 컨택면은 상기 IC 칩이 설치되는 스마트카드의 외측으로 노출되는 면일 수 있다. 블랙 코팅층(30)은 블랙 컬러를 가질 수 있고, 인듐(In)과 주석(Sn)을 포함할 수 있다. 블랙 코팅층(30)은 주성분으로서 인듐(In)과 주석(Sn)을 포함할 수 있다. 이 경우, 블랙 코팅층(30)은 인듐(In)과 주석(Sn)의 합금을 포함할 수도 있다. 또한, 블랙 코팅층(30)에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다. 이러한 조건을 만족하는 경우, 블랙 컬러 구현에 유리할 수 있고, 또한 블랙 코팅층(30)의 전기적 특성 확보에 유리할 수 있다.
본 발명의 실시예에 따르면, 블랙 코팅층(30)의 전기 저항은 약 500 mΩ 이하일 수 있다. 블랙 코팅층(30)의 전기 저항은 약 500 mΩ 이하일 수 있고, 약 10 mΩ 이상일 수 있다. 이러한 조건을 만족할 때, 블랙 코팅층(30)에 대한 전기적 요구 조건을 충족할 수 있고, 우수한 전기적 특성/기능을 확보할 수 있다. 한편, 블랙 코팅층(30)의 두께는, 예컨대, 약 0.5∼3 ㎛ 범위 또는 약 0.5∼1.5 ㎛ 범위일 수 있다. 이러한 두께 조건을 만족할 때, 적절한 기계적 강도, 경제성, 접착성 및 기타 특성 확보에 보다 유리할 수 있다.
또한, 블랙 코팅층(30)은 절연체 기판(10)의 표면을 노출시키는 개구부(H1)를 가질 수 있다. 개구부(H1)는 회로 패턴(20)을 구성하는 패턴부들 사이의 영역을 따라 2차원적으로 연장된 형태를 가질 수 있다. 개구부(H1)에 의해 회로 패턴(20)을 구성하는 패턴부들 사이의 전기적 단락(short)이 방지될 수 있다. 블랙 코팅층(30)은 회로 패턴(20)을 구성하는 상기 패턴부들 각각의 상면 및 측면들을 덮도록 형성될 수 있다.
아래의 표 1은 블랙 코팅층(30) 및 그 아래의 하부 구조체가 가질 수 있는 다양한 물질 구성을 예시적으로 정리한 것이다.
블랙 코팅층 In + Sn In + Sn In + Sn In + Sn In + Sn In + Sn In + Sn In + Sn
하부 구조체 Au Pd Pd Pd Ni Cu Au Epoxy
Ni Au Ni Cu Cu Cu
Cu Ni Cu
Cu
상기 표 1에서 마지막에 블랙 코팅층(In + Sn) 아래에 에폭시(epoxy)가 배치된 경우는 절연체 기판 영역 상에 바로 블랙 코팅층이 구비된 경우에 해당한다. 그 밖에 나머지 일곱 가지 케이스에서 하부 구조체는 회로 패턴의 적층구조에 대응될 수 있다. 여기서, Cu는 동박의 물질일 수 있고, Ni, Au 및 Pd는 도금층일 수 있다. 그러나, 표 1에 정리된 물질 구성은 예시적인 것이고, 경우에 따라, 달라질 수 있다.
도 2는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩(50)의 컨택면을 보여주는 이미지이다.
도 2를 참조하면, 본 발명의 실시예에 따른 스마트카드용 IC 칩(50)의 컨택면은 도 1에서 설명한 블랙 코팅층(30)에 의해 블랙 컬러를 가질 수 있다.
도 3은 비교예에 따른 IC 칩들의 컨택면을 보여주는 이미지이다.
도 3을 참조하면, 비교예에 따른 IC 칩들의 컨택면은 금 컬러(A), 은 컬러(B) 또는 동 컬러(C)를 가질 수 있다. 기존의 스마트카드에 적용되는 IC 칩의 경우, 보통 표면의 색상이 금색이나 은색으로 획일화 내지 제한되어 있다. 다양한 컬러 구현에 대한 시장의 요구가 있었지만, IC 칩의 컨택면에 요구되는 전기적 특성을 만족시키기 어렵고 제조 공법을 확보하기가 어렵기 때문에, 금색이나 은색 이외에 다른 컬러를 구현하기가 어려운 문제가 있었다. 그러나, 본 발명의 실시예에 따르면, 앞서 설명한 바와 같이, 새로운 색상으로서 블랙 컬러를 가지면서 우수한 전기적 특성을 갖는 스마트카드용 IC 칩을 구현할 수 있다.
도 4는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩(50)을 적용한 스마트카드(100)를 보여주는 이미지이다.
도 4를 참조하면, 본 발명의 실시예에 따른 스마트카드(100)는 앞서 설명한 바와 같은 블랙 컬러를 갖는 IC 칩(50)을 포함할 수 있다. 예를 들어, 플라스틱 카드 본체의 소정 영역 내에 블랙 컬러를 갖는 IC 칩(50)이 내장되어 설치될 수 있다. 이때, IC 칩(50)의 컨택면이 스마트카드(100)의 외측으로 노출될 수 있다.
본 발명의 실시예들에 따르면, 기존의 기술적 제약으로 인해 제한되었던 금속 접촉면의 색상을 고급화하고 감성적 색상을 구현하여 심미성(비주얼적 특성)을 향상시킬 수 있으면서 아울러 우수한 전기적 특성/기능을 확보할 수 있는 스마트카드용 IC 칩(50)을 구현할 수 있다. 특히, 본 발명의 실시예들에 따르면, IC 칩(50)의 표면부(컨택면)에 감성적 측면을 자극할 수 있는 블랙 컬러를 구현하면서 상기 표면부의 낮은 전기 저항(예컨대, 약 500 mΩ 이하)을 확보할 수 있기 때문에, 심미성을 향상시키면서도 전기적 특성 및 신뢰성을 개선하는 효과를 얻을 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 제조방법을 보여주는 단면도이다.
도 5a를 참조하면, 절연체 기판(10) 상에 도전체로 형성된 회로 패턴(20)이 구비된 IC 칩용 소자 구조체를 마련할 수 있다. 절연체 기판(10) 및 회로 패턴(20)의 물질, 구성 등은 도 1을 참조하여 설명한 바와 동일할 수 있다.
도 5b를 참조하면, 도 5a에서 마련된 상기 소자 구조체의 회로 패턴(20)이 구비된 컨택면 측에, 스퍼터 타겟(70)을 사용하는 스퍼터링(sputtering) 공정을 이용해서, 블랙 컬러를 갖는 블랙 코팅층(31)을 형성할 수 있다. 블랙 코팅층(31)은 인듐(In)과 주석(Sn)을 포함할 수 있다.
상기 스퍼터링 공정은 소정의 챔버(CH1)를 이용해서 수행될 수 있다. 챔버(CH1) 내에 적어도 하나의 스퍼터 타겟(70)이 배치될 수 있고, 상기 소자 구조체(즉, 10 + 20)가 스퍼터 타겟(70)과 이격하여 배치될 수 있다. 스퍼터 타겟(70)은 전극(60)과 접속하여 전극(60) 상에 배치될 수 있다. 도시하지는 않았지만, 상기 소자 구조체(즉, 10 + 20)는 소정의 기판 홀더(또는, 웨이퍼 척) 상에 배치될 수 있다. 또한, 전극(60)은 전원 인가부(미도시)에 연결될 수 있다. 스퍼터 타겟(70)은 한 개 또는 복수 개가 사용될 수 있다. 챔버(CH1) 내부에는 플라즈마 발생을 촉진하기 위한 가스로서, 예컨대, 아르곤(Ar) 가스가 도입될 수 있다. 상기 전원 인가부를 통해 전극(60)에 전원을 인가함으로써, 이온의 충돌에 의해 스퍼터 타겟(70)의 입자들이 상기 소자 구조체(즉, 10 + 20)의 컨택면에 증착될 수 있고, 결과적으로, 블랙 코팅층(31)이 형성될 수 있다.
스퍼터 타겟(70)은 주성분으로 인듐(In)과 주석(Sn)을 포함할 수 있다. 또한, 스퍼터 타겟(70)은 인듐(In)과 주석(Sn)의 합금을 포함할 수도 있다. 따라서, 이러한 스퍼터 타겟(70)으로부터 형성되는 블랙 코팅층(31)은 인듐(In)과 주석(Sn)을 포함할 수 있다. 블랙 코팅층(31)의 구성 물질 및 특징은 도 1에서 설명한 바와 동일하거나 유사할 수 있다. 블랙 코팅층(31)에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다. 블랙 코팅층(31)의 전기 저항은 약 500 mΩ 이하일 수 있다. 블랙 코팅층(31)의 두께는 약 0.5∼3 ㎛ 정도 또는 약 0.5∼1.5 ㎛ 정도일 수 있다.
상기 스퍼터링 공정은 약 80∼100 ℃ 범위의 공정 온도로 수행할 수 있다. 다시 말해, 상기 스퍼터링 공정 진행시, 챔부(CH1) 내부의 온도는 약 80∼100 ℃ 범위일 수 있다. 이러한 공정 조건에서 적정한 특성을 갖는 블랙 코팅층(31)을 용이하게 형성할 수 있다.
도 5b에서는 상기 스퍼터링 공정을 수평적 증착 방식으로 수행하는 경우를 예시적으로 도시하고 설명하였지만, 상기 스퍼터링 공정은 수직적 증착 방식으로 수행할 수도 있다. 상기 수직적 증착 방식은 하향식 증착 방식이거나 상향식 증착 방식일 수 있다.
도 6은 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 제조방법에 적용될 수 있는 스퍼터 타겟을 예시적으로 보여주는 이미지이다.
도 6을 참조하면, 상기 스퍼터 타겟은 인듐(In)과 주석(Sn)을 주성분으로 포함할 수 있다. 또한, 상기 스퍼터 타겟은 인듐(In)과 주석(Sn)의 합금을 포함할 수도 있다.
도 7은 본 발명의 일 실시예에 따른 스마트카드용 IC 칩의 블랙 코팅층에 대한 EDS(energy dispersive spectroscopy) 분석 결과를 보여주는 그래프이다. 도 7은 도 8에 도시된 실시예에 따른 스마트카드용 IC 칩(50)의 노란색 표시 영역, 즉, A 영역에 대한 분석 결과이다.
도 7을 참조하면, 본 발명의 실시예에 따른 스마트카드용 IC 칩의 블랙 코팅층이 인듐(In) 및 주석(Sn)을 포함하는 것을 확인할 수 있다. 또한, 상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높을 수 있다.
아래의 표 2는 도 7의 EDS 분석 결과로부터 얻어진 블랙 코팅층의 성분을 표로 정리한 것이다.
Element Weight % Atomic %
N-K 2.09 8.08
O-K 15.71 53.23
In-L 74.37 35.12
Sn-L 7.83 3.58
상기 표 2에서 N-K는 질소(N)의 K-shell을 의미하고, O-K는 산소(O)의 K-shell을 의미하고, In-L은 인듐(In)의 L-shell을 의미하며, Sn-L은 주석(Sn)의 L-shell을 의미한다. 그러나, 도 7 및 표 2의 결과는 예시적인 것이고, 경우에 따라, 달라질 수 있다.
도 5b에는 표시하지 않았지만, 블랙 코팅층(31)은 절연체 기판(10)의 표면을 노출시키는 개구부를 가질 수 있다. 이하에서는, 도 9a 내지 도 9d 및 도 10a 내지 도 10c를 참조하여, 상기 블랙 코팅층에 상기 개구부를 형성하는 방법을 구체적으로 설명한다.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 것으로, 스마트카드용 IC 칩의 제조방법을 설명하기 위한 단면도이다.
도 9a를 참조하면, 절연체 기판(10) 상에 도전체로 형성된 회로 패턴(20)이 구비된 IC 칩용 소자 구조체를 마련할 수 있다. 그런 다음, 절연체 기판(10) 상에 회로 패턴(20)을 덮는 마스크 물질층(40)을 형성할 수 있다. 마스크 물질층(40)은, 예를 들어, 포토레지스트(감광막 물질)를 포함할 수 있다. 따라서, 마스크 물질층(40)은 포토레지스트층일 수 있다. 마스크 물질층(40)은 일종의 드라이 필름(dry film)일 수 있다.
도 9b를 참조하면, 상기 마스크 물질층(40)에 대한 노광 및 현상 공정을 수행하여 마스크 물질층(40)으로부터 패터닝된 마스크 패턴(40a)을 형성할 수 있다. 마스크 패턴(40a)은 회로 패턴(20)을 구성하는 패턴부들 사이의 절연체 기판(10)의 표면 영역 상에 배치될 수 있다.
도 9c를 참조하면, 마스크 패턴(40a)이 형성된 상태에서 블랙 코팅층(30)을 형성할 수 있다. 블랙 코팅층(30)은 주어진 스퍼터 타겟을 사용하는 스퍼터링 공정을 이용해서 형성할 수 있다. 상기 스퍼터링 공정의 구체적인 방법은 도 5b를 참조하여 설명한 바와 동일하거나 유사할 수 있다.
도 9d를 참조하면, 상기 마스크 패턴(40a)을 제거할 수 있다. 블랙 코팅층(30)에는 절연체 기판(10)의 표면을 노출시키는 개구부(H1)가 형성될 수 있다. 상기 마스크 패턴(40a)의 제거에는 습식 식각 공정 또는 건식 식각 공정이 사용될 수 있다.
도 10a 내지 도 10c는 본 발명의 또 다른 실시예에 따른 것으로, 스마트카드용 IC 칩의 제조방법을 설명하기 위한 단면도이다.
도 10a를 참조하면, 절연체 기판(10) 상에 도전체로 형성된 회로 패턴(20)이 구비된 IC 칩용 소자 구조체를 마련할 수 있다. 그런 다음, 상기 소자 구조체의 회로 패턴(20)이 구비된 컨택면 측에, 스퍼터링 공정을 이용해서, 블랙 컬러를 갖는 블랙 코팅층(31)을 형성할 수 있다. 상기 스퍼터링 공정의 구체적인 방법은 도 5b를 참조하여 설명한 바와 동일할 수 있다.
도 10b를 참조하면, 절연체 기판(10)의 표면 상에 형성된 블랙 코팅층(31)의 일부를 레이저(laser)(L1)를 이용해서 제거할 수 있다. 레이저(L1)는, 예를 들어, UV(ultraviolet) 레이저일 수 있지만, 그 종류는 다양하게 변화될 수 있다. 블랙 코팅층(31)의 일부를 제거하기 위해 레이저(L1)의 강도, 폭, 조사 영역 등이 제어될 수 있다.
도 10c는 상기 레이저(L1)에 의해 블랙 코팅층(31)의 일부가 제거된 결과물을 보여준다. 도 10c에 도시된 바와 같이, 블랙 코팅층(31a)에 절연체 기판(10)의 표면을 노출시키는 개구부(H1)가 형성될 수 있다. 개구부(H1)는 회로 패턴(20)을 구성하는 패턴부들 사이의 절연체 기판(10)의 표면을 노출시킬 수 있다.
도 9a 내지 도 9d 및 도 10a 내지 도 10c에서는 개구부(H1)를 형성하는 방법을 예시적으로 도시하고 설명하였지만, 개구부(H1)를 형성하는 방법은 이에 한정되지 아니하고, 경우에 따라, 다양하게 변화될 수 있다.
이상에서 설명한 본 발명의 실시예들에 따르면, 기존의 기술적 제약으로 인해 제한되었던 금속 접촉면의 색상을 고급화하고 감성적 색상을 구현하여 심미성(비주얼적 특성)을 향상시킬 수 있으면서 아울러 우수한 전기적 특성/기능을 확보할 수 있는 스마트카드용 IC 칩을 구현할 수 있다. 특히, 본 발명의 실시예들에 따르면, IC 칩의 표면부(컨택면)에 감성적 측면을 자극할 수 있는 블랙 컬러를 구현하면서 상기 표면부의 낮은 전기 저항(예컨대, 약 500 mΩ 이하)을 확보할 수 있기 때문에, 심미성을 향상시키면서도 전기적 특성 및 신뢰성을 개선할 수 있다. 따라서, 무선통신용 칩 카드(chip card)의 전기적 통신 기능에 감성적/심미적 기능을 더하여 비주얼적인 부가가치를 향상시킬 수 있다.
본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예들 들어, 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1, 도 2, 도 4 내지 도 10c를 참조하여 설명한 실시예들에 따른 스마트카드용 IC 칩과 그 제조방법 및 IC 칩을 포함하는 스마트카드는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 상기 IC 칩은 단순하게 도시하였지만, 실제는 보다 복잡하고 정교한 회로 구조를 가질 수 있음을 알 수 있을 것이다. 상기 IC 칩의 구체적인 구조 및 제조방법은 다양하게 변화될 수 있고, IC 칩의 적용 분야도 다양하게 변화될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
10 : 절연체 기판 20 : 회로 패턴
30, 31, 31a : 블랙 코팅층 40 : 마스크 물질층
40a : 마스크 패턴 50 : 스마트카드용 IC 칩
60 : 전극 70 : 스퍼터 타겟
100 : 스마트카드 CH1 : 챔버
H1 : 개구부 L1 : 레이저

Claims (15)

  1. 스마트카드(smart card)용 IC(integrated circuit) 칩으로서,
    절연체 기판;
    상기 절연체 기판 상에 도전체로 형성된 회로 패턴; 및
    상기 절연체 기판 상에 상기 회로 패턴을 덮도록 형성된 것으로, 인듐(In)과 주석(Sn)을 포함하고 블랙 컬러를 갖는 블랙 코팅층(black coating layer);을 포함하는 스마트카드용 IC 칩.
  2. 제 1 항에 있어서,
    상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높은 스마트카드용 IC 칩.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 블랙 코팅층의 두께는 0.5∼3 ㎛ 범위인 스마트카드용 IC 칩.
  5. 제 1 항에 있어서,
    상기 블랙 코팅층은 상기 절연체 기판의 표면을 노출시키는 개구부를 갖는 스마트카드용 IC 칩.
  6. 제 1 항에 있어서,
    상기 회로 패턴은 Cu/Ni/Au 적층구조, Cu/Ni/Au/Pd 적층구조, Cu/Ni/Pd 적층구조, Cu/Pd 적층구조, Cu/Ni 적층구조, Cu/Au 적층구조 및 Cu 단층구조 중 적어도 하나의 구조를 갖는 스마트카드용 IC 칩.
  7. 청구항 1, 2, 4 내지 6 중 어느 한 한에 기재된 스마트카드용 IC(integrated circuit) 칩을 포함하는 스마트카드.
  8. 스마트카드(smart card)용 IC(integrated circuit) 칩의 제조방법으로서,
    절연체 기판 상에 도전체로 형성된 회로 패턴이 구비된 IC 칩용 소자 구조체를 마련하는 단계; 및
    상기 소자 구조체의 상기 회로 패턴이 구비된 컨택면 측에, 스퍼터 타겟을 사용하는 스퍼터링(sputtering) 공정을 이용해서, 인듐(In)과 주석(Sn)을 포함하고 블랙 컬러를 갖는 블랙 코팅층을 형성하는 단계;를 포함하는 스마트카드용 IC 칩의 제조방법.
  9. 제 8 항에 있어서,
    상기 스퍼터 타겟은 인듐(In)과 주석(Sn)을 포함하는 스마트카드용 IC 칩의 제조방법.
  10. 제 8 항에 있어서,
    상기 스퍼터링 공정은 80∼100 ℃ 범위의 공정 온도로 수행하는 스마트카드용 IC 칩의 제조방법.
  11. 제 8 항에 있어서,
    상기 블랙 코팅층에서 인듐(In)의 함량은 주석(Sn)의 함량 보다 높은 스마트카드용 IC 칩의 제조방법.
  12. 삭제
  13. 제 8 항에 있어서,
    상기 블랙 코팅층은 상기 절연체 기판의 표면을 노출시키는 개구부를 갖는 스마트카드용 IC 칩의 제조방법.
  14. 제 13 항에 있어서,
    상기 블랙 코팅층을 형성하는 단계 전, 상기 회로 패턴을 구성하는 패턴부들 사이의 상기 절연체 기판의 표면 영역 상에 마스크 패턴을 형성하는 단계를 더 포함하고,
    상기 마스크 패턴이 형성된 상태에서 상기 블랙 코팅층을 형성한 후, 상기 마스크 패턴을 제거하여 상기 개구부를 형성하는 단계를 더 포함하는 스마트카드용 IC 칩의 제조방법.
  15. 제 13 항에 있어서,
    상기 블랙 코팅층을 형성하는 단계 후, 상기 절연체 기판의 표면 상에 형성된 상기 블랙 코팅층의 일부를 레이저(laser)를 이용해서 제거하여 상기 개구부를 형성하는 단계를 더 포함하는 스마트카드용 IC 칩의 제조방법.
KR1020220119114A 2022-09-21 2022-09-21 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드 KR102537766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220119114A KR102537766B1 (ko) 2022-09-21 2022-09-21 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220119114A KR102537766B1 (ko) 2022-09-21 2022-09-21 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드

Publications (1)

Publication Number Publication Date
KR102537766B1 true KR102537766B1 (ko) 2023-05-31

Family

ID=86542647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220119114A KR102537766B1 (ko) 2022-09-21 2022-09-21 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드

Country Status (1)

Country Link
KR (1) KR102537766B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568496B1 (ko) * 2004-10-21 2006-04-07 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
KR20190017914A (ko) * 2016-06-10 2019-02-20 임페리얼 이노베이션스 리미티드 부식 방지 코팅

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568496B1 (ko) * 2004-10-21 2006-04-07 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
KR20190017914A (ko) * 2016-06-10 2019-02-20 임페리얼 이노베이션스 리미티드 부식 방지 코팅

Similar Documents

Publication Publication Date Title
US10236112B2 (en) Coil component and method of manufacturing the same
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
CN107306477B (zh) 印刷电路板及其制造方法和半导体封装件
US20080217762A1 (en) Chip carrier structure having semiconductor chip embedded therein and metal layer formed thereon
CN109671557B (zh) 线圈电子组件
US20170019989A1 (en) Circuit board and manufacturing method of the same
US9953930B1 (en) Semiconductor package structure and method for manufacturing the same
DE112017001101T5 (de) Halbleitervorrichtung, elektronisches Modul, elektronische Einrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JPH10224014A (ja) 電子回路上に金属スタンドオフを作成する方法
JP5611315B2 (ja) パッケージキャリア
US20190006219A1 (en) Method of packaging chip and chip package structure
US10515755B2 (en) Coil electronic component and method of manufacturing the same
KR102537766B1 (ko) 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드
CN104115571B (zh) 印刷电路板及其制造方法
CN111292925A (zh) 线圈电子组件
KR20180046262A (ko) 코일 전자 부품
US11047060B2 (en) Electric circuit, electronic module for a chip card formed on the electric circuit, and method for the production of such an electric circuit
US8273992B2 (en) Wiring board
KR20180046270A (ko) 코일 전자 부품
US10134668B2 (en) Package structure
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
CN107643849A (zh) 触控面板的制造方法
US10461146B1 (en) Package structure and manufacturing method thereof
TWI619414B (zh) 電路板及其製造方法
JP4329524B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant