KR100562059B1 - 광 반도체장치 - Google Patents

광 반도체장치 Download PDF

Info

Publication number
KR100562059B1
KR100562059B1 KR1020030014333A KR20030014333A KR100562059B1 KR 100562059 B1 KR100562059 B1 KR 100562059B1 KR 1020030014333 A KR1020030014333 A KR 1020030014333A KR 20030014333 A KR20030014333 A KR 20030014333A KR 100562059 B1 KR100562059 B1 KR 100562059B1
Authority
KR
South Korea
Prior art keywords
coating film
wavelength
semiconductor laser
reflectance
film
Prior art date
Application number
KR1020030014333A
Other languages
English (en)
Other versions
KR20030074307A (ko
Inventor
시기하라키미오
카와사키카즈시게
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030074307A publication Critical patent/KR20030074307A/ko
Application granted granted Critical
Publication of KR100562059B1 publication Critical patent/KR100562059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

설계의 자유도가 높은 저반사율의 피복막을 구비한 광 반도체장치를 구성한다. 본 발명에 관한 광 반도체장치는, 등가굴절률 nc를 갖는 반도체 레이저(12)의 한쪽의 단면에, 굴절률이 n1로 막두께가 d1인 제1층 코팅막(16)과 굴절률이 n2로 막두께가 d2인 제2층 코팅막(18)을 갖는 저반사 코팅막(14)이 배치되고, 이 저반사 코팅막(14)은 제2층 코팅막(18)의 표면 상의 자유공간의 굴절률을 n0으로 했을 때에, 반도체 레이저의 소정의 레이저광의 파장 λ0에 대하여, 이 파장 λ0, 굴절률 n1, n2, 막두께 d1, d2에 의해 규정되는 진폭반사율의 실수부 및 허수부가 제로로 됨과 동시에 n1, n2 중 어느 한쪽만이 nc와 n0과의 곱의 평방근보다 작아지게 된 것이다.
광, 반도체장치, 레이저, 진폭, 파장, 반사율, 코팅막, 굴절률, 손실, 이득

Description

광 반도체장치{OPTICAL SEMICONDUCTOR DEVICE}
도 1은 본 발명의 하나의 실시형태에 관한 반도체 레이저의 모식도이다.
도 2는 본 발명의 하나의 실시형태에 관한 반도체 레이저의 모식도이다.
도 3은 본 발명에 관한 일실시예의 반사율의 계산결과를 나타내는 그래프이다.
도 4는 본 발명의 하나의 실시형태에 관한 반도체 레이저장치의 모식도이다.
도 5는 본 발명의 하나의 실시형태에 관한 반도체 레이저장치의 모식도이다.
도 6은 본 발명의 일실시예의 반사율의 계산결과를 나타내는 그래프이다.
도 7은 본 발명의 일실시예의 반사율의 계산결과를 나타내는 그래프이다.
도 8은 본 발명에 관한 반도체 레이저장치의 저반사 코팅막의 반사율의 파장의존성을 나타내는 그래프이다.
도 9는 본 발명에 관한 반도체 레이저장치의 토탈손실의 파장의존성을 나타내는 그래프이다.
도 10은 본 발명에 관한 반도체 레이저장치의 토탈손실과 이득의 파장의존성을 나타내는 그래프이다.
도 11은 본 발명의 일실시형태에 관한 반도체 레이저의의 단면도이다.
도 12는 본 발명의 일실시형태에 관한 반도체 레이저의 저반사 코팅막의 반사율을 나타내는 그래프이다.
도 13은 이 실시형태에 관한 반도체 레이저장치의 발진파장의 주입전류 의존성의 실험결과를 나타내는 그래프이다.
도 14는 본 발명의 일실시예의 반사율을 나타내는 그래프이다.
도 15는 공진기 길이의 상위에 의한 반도체 레이저의 토탈손실을 비교한 그래프이다.
도 16은 본 발명의 일실시예의 반도체 레이저에서의 발진파장의 실험결과를 나타내는 그래프이다.
도 17은 본 발명의 일실시예에 관한 반도체 레이저장치의 토탈손실과 이득과의 관계를 나타내는 그래프이다.
도 18은 본 발명의 일실시예에서의 발진파장의 전류의존성의 실험결과를 나타내는 그래프이다.
도 19는 본 발명의 일실시형태에 관한 반도체 레이저에서의 반사율의 파장의존성을 나타낸 그래프이다.
도 20은 본 발명의 일실시형태에 관한 반도체 레이저의 발진파장의 전류의존성의 실험결과를 나타내는 그래프이다.
도 21은 본 발명의 일실시형태에 관한 반도체 레이저장치에서의 발신파장의 동작전류의존성을 나타내는 실험결과의 그래프이다.
도 22는 반도체 레이저의 반사율에 파장의존성이 없는 경우의 손실과 이득의 관계를 나타내는 모식도이다.
도 23은 본 발명의 일실시형태에 관한 반도체 레이저의 손실과 이득의 관계를 나타내는 모식도이다.
도 24는 본 발명의 일실시형태에 관한 반도체 레이저장치의 모식단면도이다.
도 25는 종래의 파이버 그레이팅을 갖는 반도체 레이저장치의 이득과 손실을 나타내는 그래프이다.
도 26은 종래의 파이버 그레이팅을 갖는 반도체 레이저장치의 이득과 손실을 나타내는 그래프이다.
도 27은 본 발명의 일실시형태에 관한 파이버 그레이팅을 갖는 반도체 레이저장치의 이득과 손실을 나타내는 그래프이다.
도 28은 본 발명의 일실시형태에 관한 반도체 레이저장치의 반사율의 파장의존성을 나타내는 그래프이다.
도 29는 본 발명의 일실시예의 파이버 그레이팅을 따른 반도체 레이저장치의 손실과 이득을 나타내는 그래프이다.
도 30은 본 발명의 일실시형태에 관한 반도체 레이저장치의 모식도이다.
도 31은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 32는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 33은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 34는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 35는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 36은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 37은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 38은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 39는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 40은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 41은 본 발명의 일실시형태에 관한 반도체 레이저장치의 모식도이다.
도 42는 본 발명의 일실시형태에 관한 반도체 레이저장치의 모식도이다.
도 43은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 44는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 45는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 46은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 47은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 48은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 49는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 50은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 51은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 52는 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 53은 종래의 반도체 레이저의 파장의 출력의존성을 나타내는 모식도이다.
도 54는 종래의 반도체 레이저의 무반사막의 구성을 나타내는 모식도이다.
도 55는 종래의 무반사막에서의 반사율의 파장의존성을 나타내는 그래프이 다.
도 56은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 57은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의·파장의존성을 나타내는 그래프이다.
도 58은 본 발명의 일실시예에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 59는 본 발명의 일실시형태에 관한 반도체 레이저의 일예의 이득분포를 나타내는 그래프이다.
도 60은 본 발명의 일실시형태에 관한 반도체 레이저장치의 손실과 이득과의 관계를 나타내는 모식도이다.
도 61은 본 발명의 일실시형태에 관한 반도체 레이저장치의 반사율의 파장의존성과 미러손실의 파장의존성을 나타내는 그래프이다.
도 62는 본 발명의 일실시형태에 관한 반도체 레이저장치에서의 발진파장의 온도 및 주입전류에 대한 의존성을 나타내는 그래프이다.
도 63은 종래의 반도체 레이저장치에서의 발진파장의 온도 및 주입전류에 대한 의존성을 나타내는 그래프이다.
도 64는 본 발명의 일실시형태에 관한 반도체 레이저장치에서의 광출력-전류특성의 온도의존성을 나타내는 그래프이다.
도 65는 종래의 반도체 레이저장치에서의 광출력-전류특성의 온도의존성을 나타내는 그래프이다.
도 66은 본 발명의 실시형태에 관한 반도체 레이저장치에서 반사율을 지표로 한 경우의 파장변화 억제효과를 나타내는 그래프이다.
도 67은 본 발명의 실시형태에 관한 반도체 레이저장치에서 파장변화에 대한 미러손실변화를 지표로 한 경우의 파장변화 억제효과를 나타내는 그래프이다.
*도면의 주요부분에 대한 부호의 설명
12 : 반도체 레이저소자 16, 22a : 제1층 코팅막
18, 22b : 제2층 코팅막 14 : 저반사 코팅막
24a : 제3층 코팅막 32a : 제5층 코팅막
102a : 제7층 코팅막 24b : 제4층 코팅막
32b : 제6층 코팅막 102b : 제8층 코팅막
24 : 제1 코팅막쌍 32 : 제2 코팅막쌍
102 : 제3 코팅막쌍 38 : 표면층 코팅막
94 : 파이버 그레이팅 112 : 예비층 코팅막
본 발명은 광 정보처리용의 광원, 광통신의 신호원, 파이버앰프의 여기광원으로서 사용되는 반도체 레이저장치, 반도체 광 증폭기(SOA, semiconductor optical amplifier), 수퍼 루미네센스 다이오드(SLD, super luminescent diode), 광 변조기 등의 광 반도체장치에 관한, 특히 이것들에 사용되는 광 반도체소자의 단면(end face)에 코팅막을 구비한 광 반도체장치에 관한 것이다.
이하의 설명에서는 광 반도체장치 중, 반도체 레이저장치에 대하여 설명한다.
도 53은 종래의 반도체 레이저의 파장의 출력의존성을 나타내는 모식도이다.
도 53의 출력의존성을 나타내는 반도체 레이저는, 그 전단면은 SiO2막, 후단면은 SiO2막/아모르퍼스 실리콘(이하, a-Si라 표기함) 다층막이 각각 코팅되고, 전단면의 반사율은 6%, 후단면의 반사율은 94%로 되어 있다(예를 들면 비특허문헌 1 참조).
도 53에 나타나는 바와 같이, 광출력 1mW에서 30mW까지 변화함에 따라 발진파장은 780nm∼786nm까지 6nm 길어진다. 이 파장의 변화는, 단위출력당 파장변화로 환산하면 0.21nm/mA가 되고, 슬로프 효율이 1mW/mA로 하면, 0.21nm/mA가 된다.
이 파장변화는, 주입전류 증가에 의한 활성층의 온도상승이 야기함으로써, 온도로 환산한 경우, AlGaAs계 반도체 레이저로서는 약 0.2∼0.3nm/℃, InGaAsP계 반도체 레이저로 약 0.4∼0.7nm/℃라 하고 있다(예를 들면, 비특허문헌 2 참조).
또한 도 53에서 알 수 있는 바와 같이, 광출력을 변화시켜도, 발진파장은 780nm 근방의 값을 나타내고, 광출력 요컨대 주입전류를 변경해도, 약 0.21nm/mA 정도로 연속적으로 변화될 뿐이었다.
또한, 반도체 레이저의 전단면에는, 파장 λ에 비해 두께가 λ/4인 SiO2막을 설치했을 뿐이므로, 단면의 반사율은 6% 정도로, 1% 이하의 저반사율은 아니다.
또한, 단면에 설치하는 무반사 코팅막을 2층 이상의 유전체 박막으로 구성하고, 제1층은 패시베이션 기능을 다하는 막으로, 제2층 이상은 λ/4인 무반사 코팅막으로 구성하는 예가 개시되어 있다(예를 들면, 특허문헌 1 참조).
또한, 종래의 반도체 레이저의 무반사막의 구성을 나타내는 기재가 있다.(예를 들면 특허문헌 2, 비특허문헌 3 참조)
[특허문헌 1]
일본특허공개평 3-293791호 공보
[특허문헌 2]
특허 제3014208호 공보
[비특허문헌 1]
T.Ohtoshi et.Al.,"High-power visible GaAlAs lasers with self-aligned strip buried heterostructure", J. Appl. Phys., Vol. 56, No. 9, pp. 2491-2496, 1984
[비특허문헌 2]
참조 베이리츠코쿠오우 저, "광통신소자공학", 공학도서, 2판, p. 244-255
[비특허문헌 3]
IEE Electronics Lett. Vol. 31, No. 31, pp. 1574-1575
이러한 구성의 종래의 반도체 레이저로는, 저반사율의 단면코팅막은 기껏해야 반사율이 6% 정도가 된다.
혹은 코팅막의 토탈 막두께가 원하는 파장 λ0의 1/4 이하인 경우에는, 1% 이하의 저반사율이 되는 파장 λ0 근방의 파장영역 폭이 100nm를 초과하도록 할 수 있지만, 토탈 막두께가 얇기 때문에 방열이 좋지 않아 단면열화의 원인이 되는 경우가 있었다.
또한 원하는 파장 λ0에서 무반사가 되는 코팅막을 형성하여, 방열을 좋게 하기 위해 원하는 파장 λ0의 1/4이상의 두께로 하면, 파장에 대한 반사율 의존성이 신속하게 되는 등의 문제가 있었다.
도 54는 종래의 반도체 레이저의 무반사막의 구성을 나타내는 모식도이다.(예를 들면 특허문헌 2, 비특허문헌 3).
도 54에서, 200은 종래의 반도체 레이저로, 202는 실효굴절률이 np의 반도체 레이저소자, 204는 굴절률이 n01, 막두께가 d01인 제1층막으로 반도체 레이저(202)의 단면에 형성되어 있다. 206은 굴절률이 n02, 막두께가 d02의 제2층막으로, 제1층막(204)의 표면에 형성되어 있다. 208은 굴절률이 n03, 막두께가 d03의 제3층막으로, 제2층막(206)의 표면에 형성되어 있다. n0은 제3층막(208)의 표면이 접하고 있는 외계(外界)의 굴절률이다.
도 55는, 종래의 무반사막에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 55에서, 곡선 a 및 곡선 b는 반도체 레이저소자(202)의 실효굴절률이 nc=3.2로, 파장 λ0=1.3um 근방에서의 무반사막의 반사율의 파장의존성을 나타내고 있다.
곡선 a는 제1층막(204) 및 제3층막(208)이 Al2O3에 의해 구성되어 그 굴절률이 n01=n03=l.6, 제2층막(206)이 아모르퍼스 실리콘(a-Si)으로 형성되어 그 굴절률이=3.2가 되고, 각각의 막두께가 d01=d03=90.23nm, d02=8.25nm로 한 경우의 반사율이다.
곡선 b는 제1층막(204) 및 제3층막(208)이 Al2O3에 의해 구성되어 그 굴절률이 n01=n03=1.6, 제2층막(206)이 아모르퍼스 실리콘(a-Si)으로 형성되어 그 굴절률이 n02=3.2가 되고, 각각의 막두께가 d01=d03=90.23nm, d02=199.43nm로 한 경우의 반사율이다.
반도체 레이저(202)의 실효굴절률이 nc=3.2로 하면, nf=(nc×n0)1/2=1.78885이다. 파장 λ0=1.3um으로 한 경우, λ0/4는 약 325nm로 된다.
곡선 a의 경우의 3층막의 토탈 막두께(n01·d01+n02·d02+n03·d03)가 314.5nm가 되어, λ0/4과 거의 같아진다. 곡선 a의 경우, 반사율이 1% 이하의 저반사율의 범위가 265nm로 넓어지지만, 두께가 반드시 충분히 두꺼워 질 수 없기 때문에 방열이 나쁘게 반도체 레이저소자(202)의 단면열화의 원인이 되는 경우가 있다.
또한 곡선 b에서는, 열전도를 좋게 하기 위해 토탈 막두께가 약 927nm로 두껍게 할 수 있지만, 반사율이 1% 이하인 저반사율의 범위가 55nm로 매우 좁아진다.
또한, 종래로부터, 이상적 단층막의 치환으로서 2층막 또는 3층막에 의한 무 반사막을 구성하여, 막두께를 두껍게 하는 방법은 있었다.
예를 들면 특허 제3014208호의 3층막에 의한 무반사 코팅막이 있고, 이 3층막에 의한 무반사 코팅막은, 각 코팅막의 굴절률을 각각 n01, n02, n03, 각 코팅막의 막두께를 각각, d01, d02, d03으로 했을 때에, 토탈 막두께(n01·d01+n02·d02+n03·d03)를 원하는 파장 λ0의 l/4의 정수배로 구성하면, 특성 행렬이 이상적 단층막과 같아진다는 것이다.
또한, 2층막에서, 1층번째의 막두께 n01·d01, 1층번째의 막두께 n02·d02를 각각 원하는 파장 λ0의 1/4로 하고, 이것을 2층 중첩하는 방법도 있다.
그러나, (n01·d01+n02·d02+n03·d03)를 원하는 파장 λ0의 l/4의 정수배로 구성하거나, 1층번째의 막두께 n01·d01, 1층번째의 막두께 n02·d02를 각각 원하는 파장 λ0의 1/4로 함으로써, 재료적 선택의 자유도가 적고, 설계가 곤란하게 되는 경우가 있었다.
본 발명은 상기한 문제점을 해소하기 위해 이루어진 것으로, 제1 목적은, 광 반도체소자를 전파하는 광의 파장에 대하여 설계의 자유도가 높은 저반사율의 피복막을 구비한 광 반도체장치를 구성하는 것이고, 제2 목적은 토탈 막두께가 원하는 파장 λ0의 1/4을 넘은 피복막을 구비한 파장의 안정성이 높은 광 반도체장치를 구성하는 것이며, 제3 목적은 온도에 대한 파장변화가 적은 광 반도체장치를 구성하는 것이다. 또한 제4 목적은 토탈 막두께가 원하는 파장 λ0의 1/4을 초과하여, 광 반도체소자의 단면에서의 열 열화가 적은 피복막을 구비한 광 반도체장치를 구성하는 것이다.
본 발명에 관한 광 반도체장치는, 광을 입사 또는 출사하는 단면을 가지며, 등가굴절률 nc를 갖는 광 반도체소자와, 이 광 반도체소자의 단면 상에 배치되고, 굴절률이 n1이고 계수 a0을 양의 실수로 하였을 때, 막두께가 a0×d1인 제1 피복막과 이 제1 피복막 상에 배치된 굴절률이 n2이고 막두께가 a0×d2인 제2 피복막을 갖는 피복막 층을 구비하며, 피복막 층의 표면 상의 자유공간의 굴절률을 n0으로 하였을 때, 광 반도체소자를 전파하는 광의 파장 λ0에 대하여, 이 파장 λ0, 굴절률 n1, n2, 막두께 a0×d1, a0×d2에 의해 규정되는 진폭반사율의 실수부 및 허수부가 제로(0)로 됨과 동시에 n1, n2 중 어느 한쪽만이 nc와 n0의 곱의 평방근보다 작은 것으로, 이 구성에 의해, 파장 λ0에 대하여 이상적 단층막의 치환과는 다른 저반사 피복막 층으로 할 수 있다.
또한, 본 발명에 관한 광 반도체장치는, 반도체 레이저를 가지며, 이 반도체 레이저의 단면에 저반사 피복막을 갖고, 이 저반사 피복막의 반사율이 소정의 파장 λ0에 대응하여 극소값을 가지며, 이 저반사 피복막의 굴절률과 막두께와의 곱의 합이 반도체 레이저의 소정의 레이저광의 파장 λ0의 1/4을 초과하며, 또한 반도체 레이저의 소정의 레이저광의 파장 λ0 근방에서의 파장영역에서 저반사 피복막의 반사율이 1% 이하가 되는 파장영역 폭을 55nm 이상으로 한 것으로, 방열성이 좋게, 주위온도나 주입전류를 변경해도 발진파장변화가 적은 반도체 레이저를 구비한 광 반도체장치를 구성할 수 있다.
또한, 본 발명에 관한 광 반도체장치는, 반도체 레이저를 가지며, 이 반도체 레이저의 공진기 단면의 한쪽의 반사율이 소정의 파장 λ0에 대응하여 극소값을 갖고, 파장이 길어짐에 따라 반사율이 낮아지는 영역에서, 반도체 레이저의 총 손실과 반도체 레이저의 이득을 같게 한 것으로, 주위온도나 주입전류를 변경해도 발진파장변화가 적은 반도체 레이저를 구성할 수 있다.
[발명의 실시형태]
이하의 실시형태에서는, 광 반도체장치로서, 예를 들면 광 반도체소자로서 반도체 레이저소자를 사용한 반도체 레이저장치를 예로 들어 설명한다.
(실시형태 1)
도 1은, 본 발명의 하나의 실시형태에 관한 반도체 레이저의 모식도이다.
도 1에서, 10은 이 실시형태에 관한 반도체 레이저로, 12는 등가굴절률 nc를 갖는 광 반도체소자로서의 반도체 레이저소자, 14는 이 반도체 레이저소자(12)의 표면에 배치된 피복막 층으로서의 저반사 코팅막으로, 한쪽의 계면은 반도체 레이저소자(12)의, 예를 들면 전단면에 밀착하여, 다른쪽의 경계는 공기층, 질소층 혹은 진공층 등의 굴절률 n0이, n0=1인 자유공간에 접하고 있다.
16은 저반사 코팅막(14)을 구성하는 제1 피복막으로서의 제1층 코팅막으로, 굴절률이 n1의 재료에 의해 배치되어 막두께가 d1이다. 막두께는 일반화하여 기재하면 a0×d1이지만, 이 실시형태에서는 a0=1이라 하고있다. 18은 저반사 코팅막(14)을 구성하는 제2 피복막으로서의 제2층 코팅막으로, 이 실시형태에서는 한쪽의 경계는 제1층 코팅막(16)에 밀착하여 배치되고, 다른쪽의 경계는 자유공간에 접하고 있다. 제2층 코팅막(18)은 굴절률이 n2의 재료에 의해 배치되고, 막두께가 d2이다. 막두께는 일반화하여 기재하면 a0×d2이지만, 이 실시형태에서는 a0=1이다.
다음에 저반사 코팅막(14)에 대하여 설명한다.
지금, 반도체 레이저로부터 출사되는 광 중 원하는 파장을 λ로 하고, 제1층 코팅막(16) 및 제2층 코팅막(18)에서의 위상변화를 각각 Φ1, Φ2로 하면, Φ1, Φ2는 다음식과 같이 된다.
Φ1=(2π·n1·d1)/λ (1)
Φ2=(πん·n2·d2)/λ (2)
이때 진폭반사율 r은 다음식으로 나타난다.
r=(A-iB)/(C-iD) (3)
여기서,
A=(nc-1)cosΦ1cosΦ2
+1{(n1/n2)-(n2·nc)/n1}sinΦ1sinΦ2 (4)
B=((nc/n2)-n2)cosΦ1sinΦ2
+((nc/n1)-n1)sinΦ1cosΦ2 (5)
C=(nc+1)cosΦ1cosΦ2
-{(n1/n2)+(n2·nc)/n1}sinΦ1sinΦ2 (6)
D=((nc/n2)+n2)cosΦ1sinΦ)2
+((nc/n1)+n1)sinΦ1cosΦ2 (7)
이다. 또한 i는 허수단위이다.
그리고, 전력반사율 R은 │r│2로 나타난다.
이때 다음의 (8)식 및 (9)식을 만족하는 경우에 전력반사율 R은 제로로 된다.
즉,
nc-1+{(n1/n2)-(n2nc)/n1)tanΦ1tanΦ2=0 (8)
((nc/n1)-n1) tanΦ1+((nc/n2)-n2) tanΦ2=0 (9)
이다.
더욱이, n1과 n2 중 어느 한쪽이 (nc×n0)1/2보다 작고, 다른쪽이(nc×n0)1/2보다 큰 것이다. 지금은 n0=1이므로, n1과 n2의 값의 중간에 (nc)1/2가 있게 된다.
(실시예 1)
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(16)을 Ta2O5로 형성하면 그 굴절률은 n1=2.057, 제2층 코팅막(18)을 Al2O3으로 형성하면 그 굴절률은 n2=1.62가 되어, 상정하는 레이저광의 파장 λ0=980nm로 하면, 제1층 코팅막(16)의 막두께 d1이, d1=71.34nm로, 제2층 코팅막(18)의 막두께 d2가, d2=86.20nm일 때에 무반사가 된다. 당연한 일이지만 이들 막두께의 조합에 한정하지 않고, Φ1 및 Φ2가 2π의 정수배일 때도 무반사가 된다. 이것은 이하의 실시형태의 경우에서도 동 일하다.
그리고, 무반사막의 구성은, 토탈 막두께(n1d1+n2d2)가 λ0/4의 정수배는 아니며, 특성행렬이 이상적 단층막과는 일치하지 않는다. 이 때문에 코팅막의 n1, n2를 선정한 후에, d1, d2로 조정할 수 있으므로, 코팅막의 재료선정이 용이하게 되어, 저반사막의 설계의 자유도가 커진다는 이점이 있다. 나아가서는 원하는 저반사 피복막 층을 구비한 광 반도체장치를 간단히 구성할 수 있다.
또한, 토탈 막두께란, 피복막을 구성하는 각 층의 막두께에 그 층의 굴절률을 곱한 값의 총합이다.
(실시형태 2)
도 2는, 본 발명의 하나의 실시형태에 관한 반도체 레이저장치의 모식도이다.
도 2에서, 도 1과 동일한 부호는 동일한 것이나 해당하는 것이다. 이하의 각 도면에서도, 동일한 부호는 동일한 것이나 해당하는 것이다.
이 실시형태에 관한 하나의 반도체 레이저장치는, 굴절률 n1의 재료로 막두께를 a0×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a0×d2로 한 코팅막 상에, 굴절률 n1의 재료로 막두께를 a1×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a1×d2로 한 코팅막을 한쌍으로 한 코팅막쌍을, 그 위에 중첩하여 2단 구성으로서, 저반사 코딩막(14)으로 한 것이다.
도 2에서, 20은 반도체 레이저장치, 22a는 굴절률 n1의 재료로 막두께를 a0 ×d1로 한 제1층 코팅막, 22b는 굴절률 n2의 재료로 막두께를 a0×d2로 한 제2층 코팅막이다. 이들 제1층 코팅막(22a)과, 제2층 코팅막(22b)으로 기저 코팅막쌍(22)을 형성하고 있다.
24는 기저 코팅막쌍(22)의 위에 배치된 제1 코팅막쌍으로, 24a는 제3 피복막으로서의 제3층 코팅막으로, 굴절률 n1의 재료로 막두께를 a1×d1로 한 것이다. 24b는 제4의 피복막으로서의 제4층 코팅막으로 굴절률 n2의 재료로 막두께를 a1×d2로 한 것이다.
저반사 코팅막(14)은 기저 코팅막쌍(22)과 이 위에 배치된 제1 코팅막쌍(24)으로 구성되어 있다.
여기서 a0 및 a1은 파라미터로 양의 실수이다.
무반사조건의 산출은 실시형태 1의 경우와 마찬가지로, 실시형태 2의 저반사 코팅막(14)이 배치된 단면의 진폭반사율 r의 실수부와 허수부가 제로가 되도록 막두께 d1, d2를 정한다.
즉, (10)식의 진폭반사율 r의 실수부와 허수부가 제로가 되도록 막두께 d1, d2를 정한다.
r={(m11+m12)nc-(m21+m22)}/
{(m11+m12)nc+(m21+m22)} (10)
단,
Figure 112003008089103-pat00001
이다.
또한, 실시형태 1과 마찬가지로, n1과 n2 중 어느 한쪽이, (nc×n0)1/2보다 작고, 다른쪽이 (nc×n0)1/2보다 큰 것으로 한다. 지금은 n0=1이므로, n1과 n2의 값의 중간에 (nc)1/2이 존재하도록 설정한다.
(실시예 2)
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(22a) 및 제3층 코팅막(24a)을 Al2O3으로 형성하면 그 굴절률은 n1=1.62, 제2층 코팅막(22b) 및 제4층 코팅막(24b)을 Ta2O5로 형성하면 그 굴절률은 n2=2.057이 되어, 상정하는 레이저광의 파장 λ0=980nm로 하고, a0=1.2, a1=0.8로 하면, d1=319.91nm, d2=33.40nm일 때에 무반사가 된다.
도 3은 본 발명에 관한 일실시예인 실시예 2의 반사율의 계산결과를 나타내는 그래프이다.
이때 레이저광의 파장 λ0=980nm 근방의 반사율이 1% 이하가 되는 파장영역 폭은, 도 3에 나타나는 바와 같이 36nm가 된다.
다음에 반도체 레이저 단면에 배치된 기저 코팅막쌍의 위에 또 2단의 코팅막쌍을 중첩하여, 3단 중첩구성의 저반사 코팅막으로 한 것에 대하여 설명한다.
도 4는, 본 발명의 하나의 실시형태에 관한 반도체 레이저장치의 모식도이다.
반도체 레이저장치에서는, 굴절률 n1의 재료로 막두께를 a0×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a0×d2로 한 코팅막으로 이루어지는 기저 코팅막쌍의 위에, 굴절률 n1의 재료로 막두께를 a1×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a1×d2로 한 코팅막을 한쌍으로 한 제1 코팅막쌍을 형성하고, 이 제1 코팅막쌍의 위에 굴절률 n1의 재료로 막두께를 a2×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a2×d2로 한 코팅막을 한쌍으로 한 제2 코팅막쌍을 더 중첩하여 형성하며, 코팅막쌍을 3단으로 하여 저반사 코팅막(14)으로 한 것이다.
도 4에서, 30은 반도체 레이저장치, 32는 제1 코팅막쌍(24)의 위에 형성된 제2 코팅막쌍으로, 32a는 제3 피복막으로서의 제5층 코팅막으로 굴절률 n1의 재료로 막두께를 a2×d1로 한 것이다. 32b는 제4 피복막으로서의 제6층 코팅막으로 굴절률 n2의 재료로 막두께를 a2×d2로 한 것이다.
제2 코팅막쌍(32)은 제5층 코팅막(32a)과 제6층 코팅막(32b)으로 구성된다. 이 제6층 코팅막(32b)의 한쪽의 계면은 제5층 코팅막(32a)에 밀착하고, 이미 한쪽의 계면은 굴절률 n0, 이 실시형태에서는, n021의 자유공간에 접하고 있다. a2는 파라미터로 양의 실수이다.
무반사조건의 산출은 실시형태 1의 경우와 동일하고, 저반사 코팅막(14)이 배치된 단면의 진폭반사율 r의 실수부와 허수부가 제로가 되도록 막두께 d1, d2를 정한다.
또한, n1과 n2 중 어느 한쪽이, (nc×n0)1/2보다 작고, 다른쪽이(nc×n0)1/2보다 크게 설정한다. 지금은 n0=1이므로, n1과 n2의 값의 중간에 (nc)1/2이 존재하도록 설정한다.
(실시예 3)
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 Al2O3으로 형성하면 그 굴절률은 n1=1.62, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 Ta2O5로 형성하면 그 굴절률은 n2=2.057이 되고, 상정하는 레이저광의 파장 λ0=980nm로 하고, a0=1.2, a1=1.0, a2=0.8로 하면, d1=251.65nm, d2=303.73nm일 때에 무반사가 된다.
이때 레이저광의 파장 λ0=980nm 근방의 반사율이 1% 이하가 되는 파장영역 폭은, 20nm가 되고, 4층의 코팅막으로 형성된 저반사 코팅막(14)의 경우보다도 반사율이 1% 이하가 되는 파장영역 폭이 좁게 되어 있다.
더욱이 3단 중첩의 저반사 코팅막(14)을 사용한 또 하나의 실시예에 대하여 설명한다.
(실시예 4)
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 Al2O3으로 형성하면 그 굴절률은 n1=1.62, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 Ta2O5로 형성하면 그 굴절률은 n2=2.057로 되어, 상정하는 레이저광의 파장 λ0=980nm로 하고, a0=1.2, a1=1.0, a2=0.8로 하면, d1=64.86nm, d2=61.60nm일 때에 무반사가 된다.
이때 레이저광의 파장 λ0=980nm 근방의 반사율이 1% 이하가 되는 파장영역 폭은, 61nm로 되어 넓어지게 된다.
이 실시예 4는 전술한 실시예 3과 동일한 계산조건이지만 실시예 3과 다른 위상변화의 값 Φ1, Φ2를 선정한 것이다.
또한, 이 실시예 4의 제1층 코팅막(22a)에서 제6층 코팅막(32b)까지의 토탈 막두께 요컨대 각 층 코팅막의 굴절률과 막두께와의 곱의 총합은 695.35nm가 되고, λ0/4인 245nm보다 커져 있다.
다음에 굴절률 n1의 재료로 막두께를 d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 d2로 한 코팅막을 한쌍으로 하여, 파라미터 a0, a1 및 a2에 의해 두께를 변경한 3단 중첩의 저반사 코팅막에 또, 굴절률 n1의 재료로 막두께를 b1d1(파라미터 b1은 양의 실수)로 한 제5 피복막으로서의 표면층 코팅막을 가한 저반사 코팅막(14)을 구비한 반도체 레이저장치의 실시예 5에 대하여 설명한다.
이 구성에 의해, 또 피복막 층이 배치된 단면에서의 반사율의 파장의존성의 설정의 자유도를 높일 수 있다. 나아가서는 보다 광범한 원하는 반사율의 파장의존성을 갖는 저반사 피복막 층을 구비한 광 반도체장치를 간단히 구성할 수 있다.
(실시예 5)
도 5는 본 발명의 하나의 실시형태에 관한 반도체 레이저장치의 모식도이다.
도 5에서, 36은 반도체 레이저장치, 38은 굴절률 n1의 재료로 막두께를 b1d1로 한 표면층 코팅막이다.
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 표면층 코팅막(38)을 Al2O3으로 형성하면 그 굴절률은 n1=1.62, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 Ta2O5로 형성하면 그 굴절률은 n2=2.057이 되어, 상정하는 레이저광의 파장 λ0=980nm로 하고, a0=1.0, a1=0.5, a2=1.5 및 b1=3.5로 하면, d1=32.07nm, d2=70.75nm일 때에 무반사가 된다.
도 6은 본 발명의 일실시예인 실시예 5의 반사율의 계산결과를 나타내는 그래프이다.
이때 레이저광의 파장 λ0=980nm 근방의 반사율이 1% 이하가 되는 파장영역 폭은, 도 6에 나타나는 바와 같이 83nm가 되어 대단히 넓은 파장영역 폭으로 되어 있다. 이때 제1층 코팅막(22a)에서 표면층 코팅막(38)까지의 토탈 막두께, 요컨대 a0n1d1+a0n2d2+a1n1d1+a1n2d2+a2n1d1+a2n2d2+b1n1d1은 774.36nm이며, λ0/4보다도 커져 있다.
(실시예 6)
도 4에 나타낸, 3단 중첩의 저반사 코팅막(14)을 사용한 또 하나의 실시예에 대하여 설명한다.
반도체 레이저의 등가굴절률 nc=3.37, 제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 a-Si로 형성하면 그 굴절률은 n1=2.60, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 Al2O3으로 형성하면 그 굴절률은 n2=1.65, 상정하는 레이저광의 파장 λ0=980nm로 하고, a0=1.0, a1=2.0 및 a2=4.0으로 하면, d1=29.50nm, d2=37.89nm일 때에 무반사가 된다.
도 7은 본 발명의 일실시예인 실시예 6의 반사율의 계산결과를 나타내는 그래프이다.
이때 레이저광의 파장 λ0=980nm 근방의 반사율이 1% 이하가 되는 파장영역 폭은, 도 7에 나타나는 바와 같이, 224.0nm가 되어 대단히 넓은 파장영역 폭으로 되어 있다.
또한, 여기서 a-Si의 굴절률을 2.60으로 했지만, 이것은 a-Si가 산소도입 등의 제조막 조건에 의해 3.0 이하의 굴절률을 가지도록 용이하게 실현할 수 있는 것을 고려한 것이다.
또한 마찬가지로, 이 실시예의 계산에서, Al2O3의 굴절률을 1.65로서 계산하고 있다.
이상 기술한 바와 같이, 이 실시형태에서는, 굴절률 n1의 재료로 막두께를 d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 d2로 한 코팅막을 한쌍으로 하고, 파라미터 a0, a1 및 a2에 의해 두께를 변경한, 2단 중첩 및 3단 중첩의 코팅막쌍으로 이루어지는 저반사 코팅막(14), 또한 3단 중첩의 코팅막쌍에 그 위에 굴절률 n1의 재료로 막두께를 d1로 한 코팅막을 가한 저반사 코팅막(14)에 대하여 설명했지만, 이것은 2단, 3단으로 머물지 않고 더 단수를 증가시킨 다단의 저반사 코팅막으로서도 구성할 수 있다.
그리고, 실시형태 1과 마찬가지로, 무반사막의 구성은, 토탈 막두께(a0n1d1+a0n2d2+a1n1d1+a1n2d2+···+akn1d1+akn2d2+····) 및 (a0n1d1+a0n2d2+a1n1d1+a1n2d2+···+akn1d1+ak1n2d2+b1n1d1)이 λ0/4의 정수배는 아니며, 특성행렬이 이상적 단층막과는 일치하지 않는다. 이 때문에 코팅막의 n1, n2를 선정한 후에, d1, d2로 조정할 수 있으므로, 코팅막의 재료선정이 용이하게 되고, 저반사막의 설계의 자유도가 커진다는 이점이 있다.
또한, 이 실시형태에서는, 파라미터 ak(k=1, 2, 3··), 예를 들면 a0, a1, a2, b1 등의 값을 여러가지로 선택함으로써, 상정하는 레이저광의 원하는 파장 λ0 근방의 반사율이 1% 이하가 되는 파장영역 폭 등, 반사율의 파장의존성을 비교적 자유도 높게 선택할 수 있고, 여러가지 레이저의 출력특성을, 설정할 수 있어, 다양한 반도체 레이저장치를 용이하게 구성할 수 있다. 나아가서는 원하는 반사율의 파장의존성을 갖는 저반사 피복막 층을 구비한 광 반도체장치를 간단히 구성할 수 있다.
(실시형태 3)
도 8은 본 발명에 관한 반도체 레이저장치의 저반사 코팅막의 반사율의 파장의존성을 나타내는 그래프이다.
도 8에서, 이 반도체 레이저장치는 원하는 파장 λ0에서 무반사 또는 반사율이 극소가 되도록 하여, 그 밖의 파장에서는 반사율이 보다 높아지게 되어 있고, 반도체 레이저장치의 이와 같은 반사율의 파장의존성을 가지도록 무반사막 또는 저반사막을 구성하는 것은, 실시형태 1이나 실시형태 2에 기재한 저반사 코팅막을 구성함으로써 용이하게 실현할 수 있다.
반도체 레이저의 토탈손실(혹은 총손실) αt는, 내부손실 αin, 공진기 길이 L, 레이저광의 출사의 전단면 반사율 Rf 및 후단면 반사율 Rr에 의해 식 (12)와 같이 나타낼 수 있다. 즉
αt=αin+(1/(2L))ln(1/(RfRr)) (12)
도 9는 본 발명에 관한 반도체 레이저장치의 토탈손실 αt의 파장의존성을 나타내는 그래프이다.
전단면 반사율 Rf가, 원하는 파장 λ0에서 반사율이 극소가 되는 경우에는, 도 9에 나타내는 바와 같이, 이 파장 λ0에서 손실이 극대가 되는 파장의존성을 갖게 된다.
도 10은 본 발명에 관한 반도체 레이저장치의 토탈손실 αt와 이득 g의 파장의존성을 나타내는 그래프이다.
도 10에서, 실선은 이득 g1, g2, g3을 나타내는 곡선, 점선은 토탈손실 αt 를 나타내는 곡선이다. 곡선 g1은 주입전류가 작을 때 또는 저온일 때, 곡선 g3은 주입전류가 클 때 또는 고온일 때로, 곡선 g2는 곡선 g1과 곡선 g3의 중간적인 조건일 때이다.
곡선 g1의 경우에는 λ1에서, 이득과 토탈손실이 같아지며, 곡선 g3의 경우에는 λ4에서 이득과 토탈손실이 같게 되어 있어, 각각의 파장에서 레이저발진을 행한다.
곡선 g2의 경우는, 파장 λ0을 사이에 두고, λ2와 λ3의 2개소에서 이득과 토탈손실이 같게 되어 있어, λ2와 λ3으로 레이저발진이 가능하게 된다.
즉, 우선 주입전류가 작거나 또는 저온이기 때문에 발열에 의한 온도상승이 작을 때는, 곡선 g1의 경우에 나타낸 바와 같이 적은 이득으로 완료하고, 파장 λ0의 단파장측에서만 손실과 이득이 같아져, 반도체 레이저는 발진하게 된다.
곡선 g1의 경우보다도 온도상태가 높거나 또는 주입전류가 증가하여 온도상승이 증가했을 때는, 곡선 g2에 나타낸 바와 같이 많은 이득을 필요로 하므로, 파장 λ0을 사이에 두고 단파장측과 장파장측의 2개소로 이득과 손실이 같게 된다. 따라서, 이 경우에는 반도체 레이저는 λ2와 λ3의 2파장으로 발진한다.
또한, 온도가 높거나 주입전류가 증가하여 온도상승이 커졌을 때에는 곡선 g3에 나타낸 바와 같이 파장 λ0의 장파장측에서만 이득과 손실이 같아져, 반도체 레이저는 파장 λ4로 발진한다.
이와 같이, 원하는 파장 λ0에서 반사율이 극소가 되도록 하고, 또한 파장 λ0을 사이에 두고 단파장측과 장파장측의 2개소로 이득과 손실이 같아지도록 무반 사막을 구성하여 반도체 레이저 단면에 배치함으로써, 2파장으로 발진하는 반도체 레이저장치를 구성할 수 있다.
(실시예 7)
도 11은 본 발명의 일실시형태에 관한 반도체 레이저의 단면도이다.
도 11에서, 40은 반도체 레이저, 42는 이 반도체 레이저(40)의 n형 GaAs기판(이하 "n형"을 "n-", "p형"을 "p-"라 표기함), 44는 n-GaAs기판(42) 상에 배치된 n-AlGaAs 클래드층, 46은 n-AlGaAs 클래드층 상에 배치된 언도프된 n측 AlGaAs 가이드층, 48은 n측 AlGaAs 가이드층(46)의 위에 배치된 언도프된 n측 GaAs 가이드층, 50은 n측 GaAs 가이드층(48) 상에 배치된 양자우물구조의 활성층으로, 활성층(50)은 언도프 InGaAs 양자우물층(50a)층과 언도프 GaAs 양자우물층(50b)을 가지고 있다.
52는 활성층(50)의 위에 배치된 언도프된 p측 GaAs 가이드층, 54는 p측 GaAs 가이드층(52) 상에 배치된 언도프된 p측 AlGaAs 가이드층, 56은 p측 AlGaAs 가이드층(54) 상에 배치된 p-AlGaAS 클래드층, 58은 p-GLlGaAS 클래드층(56) 상에 배치된 p-GaAs 캡층으로, p측 AlGaAs 가이드층(54)과 p-GaAs 캡층(58)에 의해 리지형의 광도파로를 형성하고, 이 광도파로의 양단면에서 공진기를 구성하고 있다. 이 실시예의 공진기 길이는 1500um로, 발진파장은 980nm이다.
60은 Si3N4 절연막으로, p-GaAs 캡층(58)에 전류경로가 되는 개구부(60a)가 형성되어 있다. 62는 Si3N4 절연막(60) 상에 배치된 p측 전극으로 Si3N4 절연막(60)의 개구부(60a)를 통해 p-GaAs 캡층(58)과 접촉되어 있다. 64는 n-GaAs기판(42)의 이면측에 배치된 n측 전극, 66은 금선, 68은 광도파로를 포함하는 리지영역, 70은 리지영역(68)의 양측에 설치된 저굴절률영역, 72는 리지영역(68)에 대하여 저굴절률영역(70)의 양 외측에 설치된 고굴절률영역이다.
리지영역(68)의 외측에 저굴절률영역(70)을 설치하고 있으므로 레이저광은 리지영역(68)에 효율적으로 밀폐할 수 있다. 또한 전류의 밀폐는, Si3N4 절연막(60)에 개구부(60a)를 설치함으로써 가능하게 된다. 저굴절률영역(70)의 외측에 고굴절률영역(72)을 설치하고, 고굴절률영역(72) 상에 금선(66)을 와이어본딩하는 구성으로 하고 있다.
그리고 광도파로의 전단면에 저반사 코팅막(도시하지 않음)이 설치되어 있다. 저반사 코팅막의 구성은, 실시형태 1의 저반사 코팅막(14)과 동일한 구성으로, 반도체 레이저의 등가굴절률 nc를 nc=3.37, 제1층 코팅막(16)을 굴절률 n1이 n1=1.62의 Al2O3에 의해 240nm의 막두께로 형성하고, 제2층 코팅막(18)을 굴절률 n2가 n2=2.057의 Ta2O5에 의해 183nm의 막두께로 형성했다. 후단면 반사율 Rr은 98%이다.
또한 이 반도체 레이저(40)는 파이버앰프 여기용 980nm 반도체 레이저이지만, 이것에 한정되는 것은 아니다.
도 12는, 본 발명의 일실시형태에 관한 반도체 레이저의 저반사 코팅막의 반사율을 나타내는 그래프이다.
λ0=980nm 근방의 1% 이하의 저반사율영역 폭은 약 52nm이다.
도 13은 이 실시형태에 관한 반도체 레이저장치의 발진파장의 주입전류 의존성의 실험결과를 나타내는 그래프이다.
도 13에서, 주입전류를 증가해 가면 약 100mA 근방으로 파장이 15nm만큼 급격히 장파장영역으로 천이되어 있다. 요컨대 하나의 반도체 레이저로 15nm 떨어진 2파장의 광을 출사할 수 있다. 더 상세히 실험한 결과, 1% 이하의 저반사율영역 폭이 약 55nm보다 좁아지면 2파장 발진이 가능한 것이 명백해졌다.
(실시예 8)
이 실시예는, 반도체 레이저의 구성은 실시예 7과 동일하게 하여, 저반사 코팅막의 구성을 실시형태 2에 기재한, 6층 구성의 저반사 코팅막으로 한, 경우이다.
제1층, 제3층 및 제5층의 코팅막에 굴절률 n1이 n1=1.62의 Al2O3을 사용하고, 제2층, 제4층 및 제6층의 코팅막에 굴절률 n2가 n2=2.057의 Ta2O5를 사용하여, 그 막두께를, 제1층/제2층/제3층/제4층/제5층/제6층=24.2nm/196.3nm/30.2nm/245.4nm/36.2nm/294.5nm로 한 것이다.
도 14는 본 발명의 일실시예인 실시예 8의 반사율을 나타내는 그래프이다.
도 14에 나타내는 바와 같이, 1% 이하의 저반사율영역 폭이 28nm로 좁아지므로, 레이저광의 파장변화가 15nm 이상의 변화가 가능하게 된다.
(실시예 9)
이 실시예는, 실시예 7의 반도체 레이저의 공진기 길이가 1500um인 것에 비해, 이 실시예 9에서는 공진기 길이를 900um로 한 것이다.
전단면의 저반사 코팅막의 구성은, 실시형태 1의 저반사 코팅막(14)과 동일한 구성으로, 반도체 레이저의 등가굴절률 nc를 nc=3.37, 제1층 코팅막(16)을 굴절률 n1이 n1=1.62의 Al2O3에 의해 240nm의 막두께로 형성하고, 제2층 코팅막(18)을 굴절률 n2가 2.057의 Ta2O5에 의해 183nm의 막두께로 형성했다. 또한 후단면 반사율 Rr은 98%이다.
먼저 나타낸 식(12)의 우변 제2항은 미러손실이라 하는 것이며, 공진기 길이에 반비례한다. 따라서 공진기 길이를 1500um에서 900um로 하면, 미러손실은 증대한다.
도 15는 공진기 길이의 상위에 의한 반도체 레이저의 토탈손실을 비교한 그래프이다.
도 16은 본 발명의 일실시예인 실시예 9의 반도체 레이저에서의 발진파장의 실험결과를 나타내는 그래프이다.
실시예 9는 실시예 7과 단면의 저반사율 코팅막과 동일한 구성이지만, 공진기 길이를 1500um에서 900um인 것으로, 도 16에 나타나는 발진파장의 주입전력 의존성의 실험결과는, 반도체 레이저의 발진파장의 변화는 41nm가 되어, 공진기 길이의 길이를 짧게 함으로써, 발진파장의 변화가 커져 있는 것을 알 수 있다. 하나의 반도체 레이저가 41nm 떨어진 광을 출사할 수 있고, 2파장 레이저로서 유효하다. 나아가서는 공진기 길이 L이 L≤1500um인 하나의 반도체 레이저로 2파장의 광을 발 진할 수 있는 반도체 레이저를 간단히 구성할 수 있다.
공진기 길이를 더 짧게 하면, 또한 파장이 떨어진 광을 출사할 수 있는 것은 말할 필요도 없다. 또한 마찬가지로, 공진기 길이가 짧은 경우는, 1% 이하의 저반사 파장영역 폭이 55nm를 초과해도 파장변화를 일으키게 하는 것은 가능하다.
이상과 같이, 이 실시형태에서는, 소정의 파장 λ0에서 반사율이 극소로, 또한 파장 λ0을 사이에 두고 단파장측과 장파장측의 2개소로 이득과 손실이 같아지는 저반사막을 구성하고, 반도체 레이저의 출사 전단면에 이 저반사막을 배치함으로써, 하나에 반도체 레이저에서 2파장으로 발진하는 반도체 레이저장치를 구성할 수 있다. 나아가서는 하나의 반도체 레이저로 2파장의 광을 발진할 수 있는 반도체 레이저를 간단히 구성할 수 있다.
(실시형태 4)
통신용으로서 사용되는 반도체 레이저는 파장변화가 적은 안정한 특성이 필요하게 된다. 일반적으로, 단면에서의 코팅막의 토탈 막두께가 소정의 파장의 1/4 이하이면, 1% 이하의 저반사율이 되는 파장영역 폭이 100nm를 초과하므로, 파장변화를 적게 하는 것은 가능하지만, 토탈 막두께가 얇기 때문에 방열이 나쁘고, 단면열화의 원인이 되는 경우가 있다.
도 17은 본 발명의 일실시형태에 관한 반도체 레이저장치의 토탈손실과 이득과의 관계를 나타내는 그래프이다.
이 반도체 레이저장치는, 실시형태 1 또는 2에서 기술한 저반사 코팅막을 반 도체 레이저의 출사 단면측에 배치한 구성을 가지며, 소정의 파장 λ0에서, 반사율을 극소로 함과 동시에, 도 17과 같이 소정의 파장 λ0의 단파장측에서 토탈손실과 이득이 같아져, 식 (12)에서 나타낸 토탈손실과 이득 g(λ)가 장파장측의 파장 λ에서 식 (13)을 채우면 파장변화를 억제하는 것이 가능하게 된다.
αin+(1/(2L))ln(1/(RfRr))>g(λ) (13)
또한 반대로, 소정의 파장 λ0의 장파장측에서 토탈손실과 이득이 같아진 경우는, 파장 λ0의 단파장측의 파장 λ에서, 식 (13)을 만족하지 않고, 동일하게 파장변화를 억제하는 것이 가능하게 된다.
그리고 상세히 검토한 결과, 소정의 파장 λ0의 근방에서, 1% 이하의 저반사율이 되는 파장영역 폭이 55nm 이상 있으면 식 (13)이 만족되고, 10nm 이상의 파장변화가 생기지 않은 반도체 레이저를 구성할 수 있는 것이 명백해졌다.
(실시예 10)
식 (13) 좌변 제2항의 미러손실은 공진기 길이에 반비례하므로 공진기 길이가 길어지면 미러손실은 작아진다. 이 실시예 10의 반도체 레이저는 실시예 7에 나타난 도 11과 동일한 구성의 반도체 레이저로, 반도체 레이저의 등가굴절률 nc는 nc=3.37이다. 단 공진기 길이를 1800um로 함과 동시에, 출사 전단면의 저반사 코팅막을 실시형태 1에서 설명한 2층 구조의 저반사 코팅막으로 한 것이다.
저반사 코팅막의 구조는, 제1층 코팅막으로서 굴절률 n1이 n1=1.62의 Al2O3을 막두께 240nm로 형성하고, 제2층 코팅막으로서 굴절률 n2가 n2=2.057의 Ta2O5를 막두께 183nm로 형성한 것으로, 발진파장의 근방의 1% 이하의 저반사율을 나타내는 파장영역 폭이 약 52nm이었다.
도 18은 본 발명의 일실시예인 실시예 10에서의 발진파장의 전류의존성의 실험결과를 나타내는 그래프이다.
도 18에서, 주입전류를 변화시켜도, 또한 주위온도를 변화시켜도 10nm 정도의 파장변화는 인식되지 않는다.
이 실시예는 공진기 길이가 1800um인 경우이지만, 실시형태에 관한 발명은 이것에 한정되는 것은 아니다. 또한 공진기 길이가 길어지면 발진파장의 근방의 1% 이하의 저반사율을 나타내는 파장영역 폭이 보다 좁아져도 파장변화는 억제된다.
이상과 같이 이 실시형태에 관한 반도체 레이저에서는, 파장 λ0의 단파장측, 장파장측 중 어느 한쪽에서 반도체 레이저의 총손실과 반도체 레이저의 이득을 같게 하여, 다른쪽의 단파장측 또는 장파장측에서 반도체 레이저의 총손실을 반도체 레이저의 이득보다도 크게 함으로써, 주위온도나 주입전류를 변경해도 발진파장변화가 적은 반도체 레이저를 구성할 수 있다.
또한 반도체 레이저의 단면에 저반사 코팅막을 형성하고, 소정의 파장 λ0에 극소값을 갖는 반사율의 파장의존성을 확보함과 동시에, 1% 이하의 저반사율이 되는 파장영역 폭을 55nm 이상으로 함으로써, 온도변화나 주입전력량의 변화에 대하여 파장변동이 적게 안정한 반도체 레이저장치를 구성할 수 있다.
나아가서는 발진파장의 안정한 반도체 레이저를 간단히 구성할 수 있다.
(실시형태 5)
이 실시형태 5도 실시형태 4와 마찬가지로, 통신용으로서 사용되는 반도체 레이저에서 파장변화가 적은 안정한 특성을 갖는 반도체 레이저의 구성에 관한 것이다.
이 실시형태 5는, 실시형태 4로 명백해졌다, 소정의 파장 λ0의 근방에서, 1% 이하의 저반사율이 되는 파장영역 폭이 55nm 이상 확보하기 위한 구성을, 실시형태 1 또는 3에서 기술한 저반사 코팅막을 반도체 레이저의 출사 단면측에 배치할뿐만 아니라, 반도체 레이저의 광도파로의 축을 공진기 단면에 대하여 약간 기울이는 구성을 갖는 반도체 레이저이다.
이 반도체 레이저는 실시예 7의 도 11에 나타난 구성에서, 반도체 레이저의 리지형 광도파로의 축이 공진기 단면에 대하여 1.5°한쪽으로 기울어져 있는 점과 출사 전단면에 Al2O3의 막두께가 454nm의 코팅막이 형성되어 있는 점의 2점에서 다르다.
도 19는 이 실시형태에 관한 반도체 레이저에서의 반사율의 파장의존성을 나타낸 그래프이다. 도 19에는 비교를 위해, 반도체 레이저의 광도파로의 축으로 대하여 공진기 단면을 기울이지 않은 경우의 반사율의 파장의존성도 기재되어 있다.
도 19에서, 곡선 a는 반도체 레이저의 광도파로의 축을 공진기 단면에 대하여 1.5° 한쪽으로 기울어져 있게 한 경우의 반사율, 곡선 b는 광도파로의 축으로 대하여 공진기 단면을 기울이지 않은 경우의 반사율이다. 모두 출사 전단면에는 Al2O3의 코팅막을 막두께 454nm로 형성하고 있다.
도 19에서 알 수 있는 바와 같이, 반도체 레이저의 광도파로의 축을 공진기 단면에 대하여 1.5° 한쪽으로 기울게 함으로써, 1% 이하의 저반사율이 되는 파장영역 폭이 160nm로 확대되어 있는 것을 알 수 있다.
도 20은 이 실시형태에 관한 반도체 레이저의 발진파장의 전류의존성의 실험결과를 나타내는 그래프이다.
도 20에서, 주위온도를 파라미터로서 검토한 결과, 주입전류를 변화시켜도, 또한 주위온도를 변화시켜도 10nm를 넘는 파장변화는 인지되지 않는다.
이상과 같이 이 실시형태에 관한 반도체 레이저에서는, 반도체 레이저의 광도파로의 축을 공진기 단면에 대하여 약간 한쪽으로 기울게 함으로써, 1% 이하의 저반사율이 되는 파장영역 폭을 55nm 이상으로 함으로써, 온도변화나 주입전력량의 변화에 대하여 파장변동이 적게 안정한 반도체 레이저장치를 구성할 수 있다.
(실시형태 6)
이 실시형태에 관한 반도체 레이저장치는, 반도체 레이저의 활성층으로부터 결정되는, 발진파장보다도 무반사가 되는 파장을 장파장측으로 한 구성을 갖는다.
즉 파장 λ0보다도 반도체 레이저의 발진파장을 짧게 한 것으로, 주위온도나 주입전류를 변경해도 발진파장의 변화가 적은 반도체 레이저를 구성할 수 있다. 나아가서는 사용조건에 상관없이 발진파장의 안정한 반도체 레이저장치를 구성할 수 있다.
예를 들면, 실시형태 1에 기재한 2층의 코팅막으로 이루어지는 저반사 코팅 막(14)을, 공진기 길이가 900um의 반도체 레이저의 출사단면에 형성한 구성에서, 전자빔 증착에 의해 제1층 코팅막(16)으로서 반도체 레이저 단면에 Al2O3의 코팅막을 240nm의 막두께로 형성하고, 제2층 코팅막(18)으로서, Ta2O5의 코팅막을 183nm의 막두께로 형성하여, λ0이 965nm에서, 반사율이 극소가 되도록 했다.
도 21은 본 발명의 일실시형태에 관한 반도체 레이저장치에서의 발신파장의 동작전류 의존성을 나타내는 실험결과의 그래프이다.
도 21에서, 반도체 레이저의 발진파장을 주위온도를 파라미터로서 조사한 결과, 거의 발진파장이 변화하지 않은 것을 알 수 있다.
또한 발진파장은 955nm의 근방에 있으므로, 발진파장은 반사율이 극소값을 나타내는 λ0보다 단파장측에 존재하고 있다.
다음에 이 실시형태의 반도체 레이저에 발진파장의 변화가 적은 것에 대하여 설명한다. 도 22는 반도체 레이저의 반사율에 파장의존성이 없는 경우의 손실과 이득의 관계를 나타내는 모식도이다.
도 22에서, 점선 a10은 토탈손실을, 실선 b10, b20은 이득을 나타낸다. 또한 Sl0은 저온에서의 총 이득, Sh0은 고온에서의 총 이득이며, 각각 주입전류에 비례하는 값이다.
일반적으로는 고온일수록 주입전류가 이득으로 변환되는 비율이 저하하기 때문에, 고온일수록 많은 주입전류가 필요하게 된다. 도 22에 나타나는 바와 같이, 이 반도체 레이저에서는, 저온상태에서는 파장 λl0에서, 또한 고온상태에서는 파장 λh0에서 발진하므로, 온도에 대한 파장변화는(λh0一λl0)/(Sh0-Sl0)에 비례한 다. 통상은 AlGaAs계 반도체 레이저에서는 약 0.2∼0.3nm/℃, InGaAs계 반도체 레이저에서는 약 0.4∼0.7nm/℃라 했던 큰 값이 된다.
도 23은 본 발명의 일실시형태에 관한 반도체 레이저의 손실과 이득의 관계를 나타내는 모식도이다.
도 23에서, 점선 a1은 토탈손실을, 실선 b1, b2는 이득을 나타낸다. 또한 S1은 저온에서의 총 이득, Sh는 고온에서의 총 이득이며, 각각 주입전류에 비례하는 값이다.
한편 이 실시형태에 관한 반도체 레이저에서는, 도 23에 나타나는 바와 같이, 저온상태에서는 파장 λl에서, 또한 고온상태로서는 파장 λh에서 발진하므로, 온도에 대한 파장변화는(λh 一λl)/(Sh-Sl)에 비례한다. 그런데 점선 a로 나타나는 바와 같이 토탈손실이 파장과 동시에 증가하는 영역에 있으므로, Sh>>Sl이 된다.
이 때문에 토탈손실에 파장의존성이 있는 경우의 온도에 대한 파장변화는, 식 (14)에 나타나는 바와 같이 토탈손실에 파장의존성이 없는 경우에 비해 작아진다. 즉
(λh 一λl)/(Sh-Sl)<(λh0 一λl0)/(Sh0-Sl0) (14)
로 된다.
이상의 설명에서는, 파장의존성이 없는 경우에 대하여 설명했지만, 손실이 파장의존성을 갖는 정도에 따라서도, 파장변화의 정도가 변한다. 요컨대, 파장에 대한 손실증가가 클수록 파장의 온도변화 및 파장의 주입전류에 의한 변화를 억제 할 수 있다.
(실시형태 7)
도 24는 본 발명의 일실시형태에 관한 반도체 레이저장치의 모식단면도이다.
도 24에서, 80은 반도체 레이저장치, 82는 반도체 레이저, 84는 반도체 레이저(82)의 출사단면에 대향하여 레이저광의 광축에 합쳐서 배치된 렌즈, 86은 렌즈(84)를 통해 반도체 레이저(82)의 출사단면에 대향하여 레이저광의 광축에 합쳐서 배치된 광 파이버이다.
88은 반도체 레이저(82)의 후단면에 배치된 코팅막으로, 그 반사율은 Rr이다. 90은 반도체 레이저(82)의 전단면에 배치된 저반사 코팅막으로, 그 반사율은 Rf이다. 92는 반도체 레이저(82)의 광도파로영역, 94는 광 파이버(86)에 설치된 파이버 그레이팅으로, 그 반사율은 Rfg이다.
이 반도체 레이저(82)에서는, 저반사 코팅막으로서 실시형태 1 및 2에 기재한 저반사 코팅막을 사용한다. 저반사 코팅막(90)은 소정의 파장 λ0에서 극소값을 갖는 반사율을 가지며, 1% 이하의 저반사율이 되는 파장영역 폭을 55nm 이상으로 한 것이다.
이 반도체 레이저장치(80)는, 반도체 레이저(82)의 발진파장을 안정화시키기 위해 광 파이버(86) 내에 파이버 그레이팅(94)을 설치하여, 특정한 파장의 광을 반사시켜, 또한 반도체 레이저(82)의 전단면을 저반사 또는 무반사로, 또한 반도체 레이저(82)의 후단면을 고반사율로 함으로써, 파이버 그레이팅(94)과 반도체 레이 저(82)의 후단면과의 사이에서 공진기를 구성하고 있다. 또한 렌즈(84)는 반도체 레이저(82)로부터의 광을 효율적으로 광 파이버(86) 내에 입사되기 위한 것이다.
다음에 동작에 대하여 설명한다.
도 25 및 도 26은 종래의 파이버 그레이팅을 갖는 반도체 레이저장치의 이득과 손실을 나타내는 그래프이다.
도 25에서, 파이버 그레이팅은 특정한 파장 λfg 에 대하여 반사율은 Rfg이지만, 그 밖의 파장에 대해서는 반사율은 거의 제로이다. 이 때문에 파장 λfg에서 손실이 작아져 통상은 이 파장으로 반도체 레이저는 발진한다.
그러나, 예를 들면 주위온도가 낮을 때는, 이득분포가 단파장으로 변위하기 때문에, 도 26에 나타나는 바와 같이, 파이버 그레이팅에 의해 결정되는 손실보다 반도체 레이저 전단면의 코팅막에 의해 결정되는 손실쪽이 작아지는 경우가 있다. 이때에는, 파장 λfg가 아니라 파장 λLD로 발진한다.
이때 파장 λfg의 광 강도에 대한 파장 λLD의 광 강도의 비인 사이드모드 억압비가 작아져 버리는 경우나 파이버 그레이팅에 의해 결정되는 파장 이외에서 반도체 레이저가 발진해 버린다는 경우가 발생한다.
이 실시형태에서는 반도체 레이저의 출사 전단면에 저반사 코팅막을 설치함과 동시에 이 저반사 코팅막의 1% 이하의 저반사율이 되는 파장영역 폭을 55nm 이상으로 한 것으로, 반도체 레이저의 전단면의 코팅막의 반사율의 파장의존성으로 결정되는 발진을 억제할 수 있고, 사이드모드 억압비가 작아지는 것을 막을 수 있다. 나아가서는 파이버 그레이팅에 의해 규정되는 발진파장으로 안정하여 발진하는 반도체 레이저장치를 간단히 구성할 수 있다.
도 27은 본 발명의 일실시형태에 관한 파이버 그레이팅을 갖는 반도체 레이저장치의 이득과 손실을 나타내는 그래프이다.
도 27에서, 이 반도체 레이저(82)의 전단면의 저반사 코팅막(90)을 1% 이하의 저반사율이 되는 파장영역 폭을, 예를 들면 100nm 이상 갖는 것으로 했으므로, 주위온도 또는 주입전류를 변경했을 때에도, 반도체 레이저(82)의 전단면의 저반사 코팅막(90)에서 결정되는 파장으로 발진하지 않고, 파이버 그레이팅으로 결정되는 파장으로 발진시킬 수 있다. 나아가서는 발진파장의 안정한 반도체 레이저장치를 구성할 수 있다.
(실시형태 8)
이 실시형태의 반도체 레이저장치는, 실시형태 7과 마찬가지로 파이버 그레이팅을 갖는 반도체 레이저장치로, 기본구성은 실시형태 7과 동일하다.
단, 반도체 레이저(82)의 전단면에 배치된 저반사 코팅막(90)의 구성이 다르고, 반사율이 극소가 되는 소정의 파장 λ0이 파이버 그레이팅의 파장 λfg보다 짧은 경우에는, 저반사 코팅막(90)의 반사율이 파장 λ0의 장파장측으로 단파장측보다 서서히 상승하고, 반사율이 극소가 되는 소정의 파장 λ0이 파이버 그레이팅의 파장 λfg보다 긴 경우에는, 저반사 코팅막(90)의 반사율이 파장 λ0의 단파장측으로 장파장측보다 서서히 하강하도록 설정한 것이다.
이 구성에 의해, 사이드모드 억압비가 크게 취할 수 있고, 파이버 그레이팅 의 파장 λfg에 의해 정해지는 발진파장으로, 반도체 레이저장치를 안정하게 발진시킬 수 있다. 나아가서는 파이버 그레이팅에 의해 규정되는 발진파장으로 안정하여 발진하는 반도체 레이저장치를 간단히 구성할 수 있다.
(실시예 11)
이 실시예 11은, 등가굴절률 nc가 nc=3.37의 반도체 레이저의 전단면에, 실시형태 2에 기재한 4층막의 저코팅막(90)을 형성한 것이다.
저코팅막(90)의 구성은, 제1층으로서 굴절률 n1=1.62의 Al2O3막을 막두께 25.23nm 형성하고, 제2층으로서 굴절률 n2=2.057의 Ta2O5막을 막두께 24.69nm 형성하며, 제3층으로서 굴절률 n1=1.62의 Al2O5막을 막두께37.84nm 형성하고, 제4층으로서 굴절률 n2=2.057의 Ta2O5막을 막두께 37.04nm 형성한 것이다.
도 28은 본 발명의 일실시형태에 관한 반도체 레이저장치의 반사율의 파장의존성을 나타내는 그래프이다.
도 28에서, 파장 λ0=980nm에서 반사율은 제로가 되고, 단파장측 및 장파장측에 변동함에 따라 반사율은 증가한다. 단지 반사율의 증가는 파장 λ0=950nm를 중심으로 하여 대상이 아니라, 장파장측의 파장의 변화에 따른 반사율의 변화쪽이 단파장측의 파장의 변화에 따른 반사율의 변화에 비해 서서히 변화하고 있다.
도 29는 본 발명의 일실시예인 실시예 11의 파이버 그레이팅을 동반하는 반도체 레이저장치의 손실과 이득을 나타내는 그래프이다.
도 29에서, 점선은 토탈손실 αt, 실선은 이득 g이다. 또한 λ0은 반사율이 극소가 되는 파장으로, λfg는 파이버 그레이팅의 파장이다.
도 29에 나타나는 바와 같이, 토탈손실의 변화는 파장 λ0의 장파장측으로 완만하게 된다. 따라서, 파이버 그레이팅의 파장 λfg를 저반사 또는 무반사가 되는 파장 λ0보다 장파장측에 설정하면 반도체 레이저의 이득이 단파장에서는 손실과 같아지기 어렵게 사이드모드 억압비를 크게 취할 수 있게 된다.
(실시형태 9)
이 실시형태 9는, 이미 기술한 실시형태 2의 실시예 5를 더 확장한 것이다.
이 실시형태 9는, 실시형태 2의 실시예 5와 같이, 굴절률 n1의 재료로 막두께를 a0×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a0×d2로 하한 코팅막으로 이루어지는 기저 코팅막쌍의 위에, 굴절률이 n1로 계수 ak(k=1, 2·· m)을 양의 실수로 했을 때에 막두께가 ak×d1인 제3 피복막과 이 제3 피복막 상에 배치된 굴절률이 n2로 막두께가 ak×d2인 제4 피복막을 갖는 피복막쌍을, k=1, 2·· m으로 변화시켜 또 m 쌍으로 중첩하여 형성하고, 최상층의 피복막쌍의 제4 피복막표면에, 굴절률 n1의 재료로 막두께를 b1×d1로 한 제5 피복막을 형성하는 것이다.
그리고 이 실시형태 9에서는, 7층막인 실시예를 증가시킴과 동시에, 9층막으로 더 확장한 실시예를 제시했다.
도 30은 본 발명의 일실시예에 관한 반도체 레이저장치의 모식도이다.
도 30에서, 100은 반도체 레이저장치, 102는 제2 코팅막쌍(32)의 위에 형성된 제3 코팅막쌍으로, 102a는 제3 피복막으로서의 제7층 코팅막으로, 굴절률 n1의 재료로 막두께를 a3d1로 한 것이다. 102b는 제4 피복막으로서의 제8층 코팅막으로, 굴절률 n2의 재료로 막두께를 a3d2로 한 것이다. a3은 파라미터로 양의 실수이다.
38은 굴절률 n1의 재료로 막두께를 b1d1(파라미터 b1은 양의 실수)로 한 제5 피복막으로서의 표면층 코팅막이다.
제3 코팅막쌍(102)은 제7층 코팅막(102a)과 제8층 코팅막(102b)으로 구성된다. 표면층 코팅막(38)의 한쪽의 계면은 제8층 코팅막(102b)에 밀착하여, 또 한 쪽의 계면은, 이 실시형태에서는, 굴절률 n0이 n0=1의 자유공간에 접하고 있다.
무반사조건의 산출은 실시형태 2의 경우와 마찬가지로, 저반사 코팅막(14)이 배치된 단면의 진폭반사율 r의 실수부와 허수부가 제로가 되도록 막두께 d1, d2를 정한다.
또한, n1과 n2 중 어느 한쪽이, (nc×n0)1/2보다 작고, 다른쪽이 (nc×n0)1/2보다 크게 설정한다. 지금은 n0=1이므로, n1과 n2의 값의 중간에 (nc)1/2이 존재하도록 설정한다.
특히 이 실시형태에서는, (nc×n0)1/2보다 작은 굴절률을 가진 재료로 구성되는 코팅막을 반도체 레이저소자(12)의 단면에 밀착시켜 저반사 코팅막(14)을 구성하고 있다.
이와 같이 구성함으로써, 저반사막의 설계의 자유도가 높아지는 것은 이미 기술한 실시형태와 동일하다.
더욱이 반사율이 1% 이하가 되는 저반사영역이 대단히 넓은 피복막을 용이하 게 구성할 수 있으므로, 복수파장의 광을 전파시키는 광 반도체장치의 피복막으로서 사용하기 쉬워진다.
또한, 반사율이 1% 이하가 되는 저반사영역이 매우 넓고, 또한 피복막의 토탈 막두께를 전파하는 광의 파장의 1/4에 해당하는 막두께(이하, λ0/4 막두께라 함) 보다 용이하게 두껍게 할 수 있으므로, 광 반도체소자의 단면에서의 열전도성이 좋게 열 열화가 적은 광 반도체장치를 구성할 수 있다. 나아가서는, 넓은 파장영역의 광의 전파가 가능하고 열 안정성이 뛰어난 광 반도체장치를 구성할 수 있다.
또한, 실시형태 7에서 기재한, 파이버 그레이팅을 설치한 반도체 레이저장치에 사용되는 반도체 레이저의 출사단면에, 이 실시형태에서 기술하는 반사율이 1% 이하가 되는 저반사영역이 대단히 넓은 피복막을 사용하면, 넓은 파장범위에 걸쳐 파이버 그레이팅의 손실을 반도체 레이저 단면반사율로 구하는 손실보다도 작게 할 수 있으므로, 반도체 레이저의 이득과 단면반사율로부터 결정되는 반도체 레이저장치의 발진을 억제할 수 있고, 나아가서는 사이드모드 억압비가 작아지는 것을 막을 수 있어, 레이저특성이 좋은 반도체 레이저장치를 구성할 수 있다.
(실시예 12)
이 실시예 12는 도 5에 나타난 구성과 동일한 구성이 된다.
도 5에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 표면층 코팅막(38)을 굴절률이 n1=1.62인 산화 알루미늄(Al2O3)으로 형성한다.
제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=2.057인 산화탄탈(Ta2O5)로 형성한다.
제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2, 표면층 코팅막(38)의 막두께 Ds를 b1×d1로 했을 때, a0=0.8, a1=2.0, a2=2.0 및 b1=2.0으로 하고, 산화 알루미늄 및 산화탄탈 각각의 위상변화 Φ1, Φ2가, Φ1=0.695388, Φ2=1.05768일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때 각 층의 막두께는, D1=53.56nm, D2=64.16nm, D3=133.90nm, D4=160.40nm, D5=133.90nm, D6=160.40nm 및 Ds=133.90nm가 되고 (이하, D1/D2/D3/D4/D5/D6/Ds=53.56/64.16/133.90/160.40/133.90/160.40/133.90nm와 같이 약기함), 토탈 막두께(n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6+n1×Ds)는 1529.38nm이다. 이것은 λ0/4 막두께 245nm의 약 6.2배로 매우 두껍게 되어 있다.
도 31은 본 발명의 일실시예 12에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 31에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브(bathtub) 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 150nm로 넓게 되어 있다.
(실시예 13)
실시예 12의 반도체 레이저를 먼저 기술한 바와 같은 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다. 요컨대 반도체 레이저광의 파장 λ0과 반사율이 1%인 파장영역 폭의 중심파장을 합치시키는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는 저반사 코팅막(14)의 구성은 실시예 12와 동일하게 하여, a0=0.8, a1=2.0, a2=2.0 및 b1=2.0으로 하고, 산화 알루미늄 및 산화탄탈 각각의 위상변화 Φ1, Φ2를, Φ1=0.695388, Φ2=1.05768로 하여, 파장 λ=944nm에서 무반사로 하면 된다.
또한 이때, 실시예 12와 a0, a1, a2 및 b1의 값 및 위상변화 Φ1, Φ2의 값이 동일한 경우, 무반사가 되는 파장이 변화되는 것에 대응하여, d1, d2의 값이 변화하고, 따라서, 각 층의 막두께 D1, D2, D3, D4, D5, D6, Ds의 값이 변화한다.
즉, 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=51.59/61.80/128.98/154.51/128.98/154.51/128.98nm가 된다. 이것은 이하에 기술하는 다른 실시예에서도 동일하다.
도 32는 본 발명의 일실시예 13에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 32에서, 반사율이 1% 이하의 파장영역 폭은 144nm이다.
(실시예 14)
이 실시예 14는 도 30에 나타난 구성과 동일한 구성이 된다.
도 30에서, 반도체 레이저의 등가굴절률 nc=3.37로 하고, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a), 제7층 코팅막(102a) 및 표면층 코팅막(38)을, 굴절률이 n1=1.62인 산화 알루미늄(Al2O3)으로 형성한다.
제2층 코팅막(22b), 제4층 코팅막(24b), 제6층 코팅막(32b) 및 제8층 코팅막(102b)을 굴절률이 n2=2.057인 산화탄탈(Ta2O5)로 형성한다.
제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2, 제7층 코팅막(38)의 막두께 D7을 a3×d1, 제8층 코팅막(102b)의 막두께 D8을 a3×d2, 그리고 표면층 코팅막(38)의 막두께 Ds를 b1×d1로 했을 때, a0=0.8, a1=2.15, a2=1.8, a3=2.08 및 b1=2.0으로 하고, 산화 알루미늄 및 산화탄탈 각각의 위상변화 Φ1, Φ2가, Φ1=0.471712, Φ2=1.3307일 때는, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때의 각 층의 막두께는, D1/D2/D3/D4/D5/D6/D7/D8/Ds=36.33/80.72/97.64/216.94/81.75/181.62/94.47/209.87/9 0.83nm이다.
그리고 토탈 막두께(n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6+n1×D7+n2×D8+n1×Ds)는 2067.23nm이다. 이것은 λ0/4 막두께 245nm의 약 8.4배로 매우 두 껍게 되어 있다.
도 33은 본 발명의 일실시예 14에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 33에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 127nm로 넓게 되어 있다.
(실시예 15)
실시예 14의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 14와 동일하게 하여, a0=0.8, a1=2.15, a2=1.8, a3=2,08 및 b1=2.0으로 하고, 산화 알루미늄 및 산화탄탈 각각의 위상변화 Φ1, Φ2를, Φ1=0.471712, Φ2=1.3307로 하여, 파장 λ=945nm에서 무반사로 하면 된다.
또한, 이때, 각 층의 막두께는, D1/D2/D3/D4/D5/D6/D7/D8/Ds=35.04/77.84/94.16/209.19/78.83/175.13/91.0 9/202.38/87.59nm이다.
도 34는 본 발명의 일실시예 15에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 34에서, 반사율이 1% 이하의 파장영역 폭은 122nm이다.
(실시예 16)
이 실시예 16은 도 5에 나타난 구성과 동일한 구성이 된다. 실시예 12와의 상위는, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=2.954의 실리콘(Si)으로 형성하는 점에서, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 표면층 코팅막(38)을 굴절률이 n1=1.62의 산화 알루미늄(Al2O3)으로 형성하는 점은 실시예 12와 동일하다.
이 실시예 16에서는, a0=0.66, a1=2.5, a2=2.0 및 b1=2.0으로 하고, 산화 알루미늄 및 실리콘각각의 위상변화 Φ1, Φ2가, Φ1=0.561105, Φ2=1.33856일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=35.65/46.65/135.06/176.69/108.05/141.35/108.05nm가 된다.
또한, 토탈 막두께는 1703.92nm이다. 이것은 λ0/4 막두께 245nm의 약 7.0배로 매우 두껍게 되어 있다.
도 35는 본 발명의 일실시예 16에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 35에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 127nm로 넓게 되어 있다.
(실시예 17)
실시예 16의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 16과 동일하게 하여, a0=0.66, a1=2.5, a2=2.0 및 b1=2.0으로 하고, 산화 알루미늄 및 실리콘각각의 위상변화 Φ1, Φ2를, Φ1=0.561105, Φ2=1.33856으로 하여, 파장 λ=993nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=36.13/47.27/136.85/179.03/109.48/143.23/109.48nm이다.
도 36은 본 발명의 일실시예 17에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 34에서, 반사율이 1% 이하의 파장영역 폭은 129nm이다.
(실시예 18)
이 실시예 18은 도 5에 나타난 구성과 동일한 구성이 된다. 실시예 12와의 상위는, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 표면층 코팅막(38)을 굴절률이 n1=1.45의 석영(SiO2)으로 형성하는 점에서, 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 굴절률이 n2=2.057의 산화탄탈(Ta2O5)로 형성하는 점은 실시예 12와 동일하다.
이 실시예 18에서는, a0=0.74, a1=2.0, a2=2.0 및 b1=2.0으로 하고, 석영 및 산화탄탈 각각의 위상변화 Φ1, Φ2가, Φ1=0.516451, Φ2=l.33632일 때는, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=41.11/74.98/111.11/202.65/111.11/202.65/111.11nm가 된다.
또한, 토탈 막두께는 1530.87nm이다. 이것은 λ0/4 막두께 245nm의 약 6.2배로 매우 두껍게 되어 있다.
도 37은 본 발명의 일실시예 18에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 37에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 137nm로 넓게 되어 있다.
(실시예 19)
실시예 18의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 18과 동일하게 하여, a0=0.74, a1=2.0, a2=2.0 및 b1=2.0으로 하고, 석영 및 산화탄탈 각각의 위상변화 Φ1, Φ2를, Φ1=0.516451, Φ2=1.33632로 하여, 파장 λ=978nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=41.03/74.83/110.88/202.34/110.88/202.34/110.88nm이다.
도 38은 본 발명의 일실시예 19에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 38에서, 반사율이 1% 이하의 파장영역 폭은 137nm이다.
(실시예 20)
이 실시예 20은 도 5에 나타난 구성과 동일한 구성이 된다. 실시예 12와의 상위는, 제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 표면층 코팅막(38)을 굴절률이 n1=1.45의 석영(SiO2)으로 형성하는 것 및 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을 굴절률이 n2=2.954의 실리콘(Si)으로 형성하는 것이다.
이 실시예 20에서는, a0=0.55, a1=2.3, a2=2.0 및 b1=2.0으로 하고, 석영 및 실리콘 각각의 위상변화 Φ1, Φ2가, Φ1=0.570164, Φ2=1.4274일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=33.73/41.45/141.06/173.34/122.66/150.73/122,66nm가 된다.
또한, 토탈 막두께는 1688.92nm이다. 이것은 λ0/4 막두께2 45nm의, 약6.9배로 대단히 두껍게 되어 있다.
도 39는 본 발명의 일실시예 20에 관한 반도체 레이저의 단면에서의 반사율 의 파장의존성을 나타내는 그래프이다.
도 39에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 112nm로 넓게 되어 있다.
(실시예 21)
실시예 20의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ02980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 20과 동일하게 하여, a0=0.55, a1=2.3, a2=2.0 및 b1=2.0으로 하고, 석영 및 실리콘 각각의 위상변화 Φ1, Φ2를, Φ1=0.570164, Φ2=1.4274로 하여, 파장 λ=992nm에서 무반사라로 하면 된다.
또한 이때, 각 층의 막두께는, D1/D2/D3/D4/D5/D6/Ds=34.15/41.96/142.79/175.47/124.16/152.58/124.16nm이다.
도 40은 본 발명의 일실시예 21에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 40에서, 반사율이 1% 이하의 파장영역 폭은 114nm이다.
(실시형태 10)
이 실시형태 10은, 반도체 레이저소자(12)의 단면에, 굴절률 n2의 재료로 막 두께를 c1×d1(c1은 양의 실수)로 한 제6 피복막으로서의 예비층 코팅막을 먼저 형성하고, 이 예비층 코팅막 상에, 굴절률 n1의 재료로 막두께를 a0×d1로 한 코팅막과 굴절률 n2의 재료로 막두께를 a0×d2로 한 코팅막으로 이루어지는 기저 코팅막쌍을 형성하며, 이 기저 코팅막쌍의 위에, 굴절률이 n1로 계수 ak(k=1, 2··m)를 양의 실수로 했을 때에 막두께가 ak×d1인 제3 피복막과 이 제3 피복막 상에 배치된 굴절률이 n2로 막두께가 ak×d2인 제4 피복막을 갖는 피복막쌍을, k=1, 2··m으로 변화시켜 그 위에 m쌍 중첩하여 형성하는 것이다.
도 41은 본 발명의 일실시예에 관한 반도체 레이저장치의 모식도이다.
도 41에서, 110은 반도체 레이저로, 반도체 레이저소자(12)의 단면 상에 7층의 코팅막이 형성되어 있다.
112는 예비층 코팅막으로, 예비층 코팅막(112)은 반도체 레이저소자(12)의 단면에 밀착하여 형성되고, 예비층 코팅막(112)의 계면 상에는 굴절률 n1의 재료로 막두께를 a0×d1로 한 제1층 코팅막(22a)이 밀착하여 형성되어 있다.
제1층 코팅막(22a) 상에는, 굴절률 n2의 재료로 막두께를 a0×d2로 한 제2층 코팅막(22b)이 형성되어 기저 코팅막쌍(22)을 형성하고 있다. 이 기저 코팅막쌍(22) 위에는, 굴절률 n1의 재료로 막두께를 a1×d1로 한 제3층 코팅막(24a)과 굴절률 n2의 재료로 막두께를 a1×d2로 한 제4층 코팅막(24b)을 한쌍으로 한 제1 코팅막쌍(24) 및 굴절률 n1의 재료로 막두께를 a2×d1로 한 제5층 코팅막(32a)과 굴절률 n2의 재료로 막두께를 a2×d2로 한 제6층 코팅막(32b)을 한쌍으로 한 제2 코팅막쌍(32)을 더 중첩하여 형성하고, 코팅막쌍을 3단으로 하여, 예비코팅막(112)과 합쳐서 7층의 코팅막으로 이루어지는 저반사 코팅막(14)이 형성되어 있다.
제6층 코팅막(32b)의 한쪽의 계면은 제5층 코팅막(32a)에 밀착하여, 또 한 쪽의 계면은, 이 실시형태에서는, 굴절률 n0이 n0=1의 자유공간에 접하고 있다.
도 42는 본 발명의 일실시예에 관한 반도체 레이저장치의 모식도이다.
도 42에서, 120은 반도체 레이저장치이다.
반도체 레이저장치(120)는, 반도체 레이저소자(12)의 단면에 밀착하여 형성된 예비층 코팅막(112) 상에 기저 코팅막쌍(22), 제1 코팅막쌍(24), 제2 코팅막쌍(32)이 형성되고, 또한 이 제2 코팅막쌍(32)의 위에 제3 코팅막쌍(102)이 형성되며, 예비코팅막(112)과 합쳐서 9층의 코팅막으로 이루어지는 저반사 코팅막(14)이 형성되어 있다.
제3 코팅막쌍(102)의 제8층 코팅막(102b)은 한쪽의 계면이 제7층 코팅막(102a)에 밀착하고, 또 한쪽의 계면은, 이 실시형태에서는, 굴절률 n0이 n021의 자유공간에 접하고 있다.
도 41에서 나타난 저반사 코팅막(14)도, 도 42에서 나타난 저반사 코팅막(14)과 함께, 무반사조건의 산출은 실시형태 2의 경우와 동일하고, 저반사 코팅막(14)이 배치된 단면의 진폭반사율 r의 실수부와 허수부가 제로가 되도록 막두께 d1, d2를 정한다.
또한, n1과 n2 중 어느 한쪽이, (nc×n0)1/2보다 작고, 다른쪽이(nc×n0)1/2보 다 크게 설정한다. 지금은 n0=1이므로, n1과 n2의 중간에 (nc)1/2이 존재하도록 설정한다.
특히 이 실시형태에서는, (nc×n0)1/2보다 작은 굴절률을 가진 재료로 구성되는 코팅막을 반도체 레이저소자(12)의 단면에 밀착시켜 저반사 코팅막(14)을 구성하고 있다.
이와 같이 구성함으로써, 이 실시형태 10에서도, 실시형태 9와 동일한 효과를 발휘한다.
또한, 예를 들면 (nc×n0)1/2보다 작은 굴절률을 가진 재료로 구성되는 코팅막을 반도체 레이저소자(12)의 단면에 밀착시켜 저반사 코팅막(14)을 구성하는 경우에는, 반도체 레이저소자(12)의 단면에 가장 근접하고 있는 코팅막(실시형태 9에서는 제1층 코팅막(22a), 실시예 10에서는 예비층 코팅막(112))의 막두께가 강하게 반사율 분포에 영향을 준다.
이 때문에, 실시형태 9의 효과에 부가하여, 실시형태 9와 같이 제1층 코팅막(22a)과 제2층 코팅막(22b)을 쌍으로 설정할 필요가 있는 경우에 비해, 이 실시예 10에서는, 반도체 레이저소자(12)의 단면에 가장 근접하고 있는 코팅막을 비교적 자유도 높게 설정할 수 있으므로, 반사율이 1% 이하가 되는 부분의 형상을 보다 자유롭게 설정할 수 있다는 효과가 있다. 예를 들면 반사율이 1% 이하가 되는 부분의 베스터브 형상을 보다 단정한 형상으로 하는 것이 할 수 있다.
따라서, 피복막 층이 배치된 단면에서의 반사율의 파장의존성의 설정의 자유 도를 더 높일 수 있다. 나아가서는 보다 광범한 원하는 반사율의 파장의존성을 갖는 저반사 피복막 층을 구비한 광 반도체장치를 간단히 구성할 수 있다.
또한, 광 반도체소자의 단면에 가장 근접하는 피복막의 굴절률이, 이 피복막의 상층에 인접하는 피복막의 굴절률보다도 작게 한 것으로, 이 구성에 의해, 피복막의 막두께를 두껍게 구성하며 동시에 저반사영역을 넓게 할 수 있다. 나아가서는 열 전도성이 좋은 광 반도체소자의 단면에서의 열 열화가 적은 광 반도체장치를 구성할 수 있다.
더욱이 광 반도체소자의 단면에 가장 근접하여 배치된 피복막을 산화 알루미늄에 의해, 또한 이 산화 알루미늄의 피복막에 인접하여 배치된 피복막을 산화탄탈에 의해 각각 구성한 것으로, 간단한 재료구성으로 피복막의 막두께를 두껍게 구성하며 동시에 저반사영역을 넓게 할 수 있다. 나아가서는 광 반도체소자의 단면에서의 열 열화가 적은 광 반도체장치를 저렴하게 제공할 수 있다.
(실시예 22)
이 실시예 22는 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=1.62인 산화 알루미늄(Al2O3)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.057인 산화탄탈(Ta2O5)로 형성한다.
예비층 코팅막(112)의 막두께 D0을 c1×d2, 제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2로 했을 때, c1=0.38, a0=2.0, a1=2.0 및 a2=2.0으로 하여, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.52568, Φ2=0.96328일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=35.24/79.72/185.49/79.72/185.49/79.72/185.49nm가 되고, 토탈 막두께(n2×D0+n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6)는 1450.50nm이다. 이것은 λ0/4 막두께 245nm의 약 5.9배로 매우 두껍게 되어 있다.
도 43은 본 발명의 일실시예 22에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 43에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 150nm로 넓게 되어 있다.
(실시예 23)
실시예 22의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 22와 동일하게 하여, c1=0.38, a0=2.0, a1=2.0 및 a2=2.0으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.52568, Φ2=0.963283으로 하여, 파장 λ=956nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=34.38/77.77/180.95/77.77/180.95/77.77/180.95nm이다.
도 44는 본 발명의 일실시예 23에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 44에서, 반사율이 1% 이하의 파장영역 폭은 146nm이다.
(실시예 24)
이 실시예 24는 도 42에 나타난 9층막의 구성이다.
도 42에서, 반도체 레이저소자의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b), 제6층 코팅막(32b) 및 제8층 코팅막(102b)을, 굴절률이 n2=1.62인 산화 알루미늄(Al2O3)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 제7층 코팅막(102a)을 굴절률이 n1=2.057인 산화탄탈(Ta2O5)로 형성한다.
예비층 코팅막(112)의 막두께 D0을 c1×d2, 제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두 께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2, 제7층 코팅막(102a)의 막두께 D7을 a3×d1, 제8층 코팅막(102b)의 막두께 D8을 a3×d2로 했을 때, c1=0.58, a0=2.0, a1=2.0, a2=2.0 및 a3=2.0으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.382042, Φ2=1.05165일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6/D7/D8=58.73/57.94/202.50/57.94/202.50/57.94/202.50/57.94/202.50nm가 되고, 토탈 막두께(n2×D0+n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6+n1×D7+n2×D8)는 1884.06nm이다. 이것은 λ0/4 막두께 245nm의 약 7.7배로 매우 두껍게 되어 있다.
도 45는 본 발명의 일실시예 24에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 45에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 100nm로 넓게 되어 있다.
(실시예 25)
실시예 24의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해 서는, 저반사 코팅막(14)의 구성은 실시예 24와 동일하게 하여, c1=0.58, a0=2.0, a1=2.0, a2=2.0 및 a3=2.0으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.382042, Φ2=1.05165일 때, 파장 λ=978nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6/D7/D8=58.61/57.82/202.09./57.82/202.09/57.82/202.09/57.82/202.09nm이다.
도 46은 본 발명의 일실시예 25에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 46에서, 반사율이 1% 이하의 파장영역 폭은 100nm이다.
(실시예 26)
이 실시예 26은 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=1.62인 산화 알루미늄(Al2O3)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.954의 실리콘(Si)으로 형성한다.
이 실시예 26에서는, c1=0.75, a0=1.98, a1=2.0 및 a=22.0으로 하고, 실리콘 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.182114, Φ2=1.08902일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=78.64/19.04/207.60/19.23/209.70/19.23/209.70nm가 되고, 토탈 막두께는 1312.99nm이다. 이것은 λ0/4 막두께 245nm의 약 5.4배로 매우 두껍게 되어 있다.
도 47은 본 발명의 일실시예 26에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 47에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 140nm로 넓게 되어 있다.
(실시예 27)
실시예 26의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 26과 동일하게 하여, c1=0.75, a0=1.98, a1=2.0 및 a2=2.0으로 하고, 실리콘 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.182114, Φ2=1.08902일 때, 파장 λ=1002nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=80.40/19.47/212.26/19.66/214.41/19.66/214.41nm이다.
도 48은 본 발명의 일실시예 27에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 48에서, 반사율이 1% 이하의 파장영역 폭은 143nm이다.
(실시예 28)
이 실시예 28은 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=1.45의 석영(SiO2)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.057인 산화탄탈(Ta2O5)로 형성한다.
이 실시예 28에서는, c1=0.2, a0=2.7, a1=2.0 및 a2=2.0으로 하고, 산화탄탈 및 석영 각각의 위상변화 Φ1, Φ2가, Φ1=0.302025, Φ2=1.0705일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=23.03/61.83/310.91/45.80/230.30/45.80/230.30nm가 되고, 토탈 막두께는 1437.69nm이다. 이것은 λ0/4 막두께 245nm의 약 5.9배로 매우 두껍게 되어 있다.
도 49는 본 발명의 일실시예 28에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 49에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 134nm로 넓게 되어 있다.
(실시예 29)
실시예 28의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 28과 동일하게 하여, c1=0.2, a0=2.7, a1=2.0 및 a2=2.0으로 하고, 산화탄탈 및 석영 각각의 위상변화 Φ1, Φ2가, Φ1=0.302025, Φ2=1.0705일 때, 파장=966nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=22.70/60.95/306.46/45.15/227.01/45.15/227.01nm이다.
도 50은 본 발명의 일실시예 29에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 50에서, 반사율이 1% 이하의 파장영역 폭은 133nm이다.
(실시예 30)
이 실시예 30은 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코 팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=1.45의 석영(SiO2)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.954의 실리콘(Si)으로 형성한다.
이 실시예 30에서는, c1=0.5, a0=2.5, a1=2.0 및 a2=2.0으로 하고, 실리콘 및 석영 각각의 위상변화 Φ1, Φ2가, Φ1=0.131051, Φ2=1.16158일 때, 파장 λ0=980nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=62.47/17.30/312.37/13.84/249.90/13.84/249.90nm가 되고, 토탈 막두께는 1401.10nm이다. 이것은 λ0/4 막두께 245nm의 약 5.7배로 매우 두껍게 되어 있다.
도 51은 본 발명의 일실시예 30에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 51에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역 폭은 134nm로 넓게 되어 있다.
(실시예 31)
실시예 30의 반도체 레이저를 파이버 그레이팅과 조합하는 경우에는, 반도체 레이저의 광의 파장 λ0을 베스터브 형상을 한 반사율 분포의 중심으로 하는 것이 바람직하다.
이 경우, λ0=980nm를 반사율이 1%인 파장영역 폭의 중심파장으로 하기 위해서는, 저반사 코팅막(14)의 구성은 실시예 30과 동일하게 하여, c1=0.5, a0=2.5, a1=2.0 및 a2=2.0으로 하고, 실리콘 및 석영 각각의 위상변화 Φ1, Φ2가, Φ1=0.131051, Φ2=1.16158일 때, 파장 λ=969nm에서 무반사로 하면 된다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=61.77/17.10/308.86/13.68/247.09/13.68/247.09nm이다.
도 52는 본 발명의 일실시예 31에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 52에서, 반사율이 1% 이하의 파장영역 폭은 132nm이다.
(실시형태 11)
이 실시형태 11은, 실시형태 6을 더 발전시킨 것이다.
실시형태 11에 관한 반도체 레이저장치는, 반도체 레이저의 활성층으로부터 결정되는 발진파장보다도 무반사가 되는 파장을 장파장측으로 한 구성을 갖는다. 즉, 반도체 레이저의 공진기의 출사단면에 피복막을 설치하여 반사율이 소정의 파장 λ0에 대응하여 극소값을 가지도록 하고, 반도체 레이저의 이득이 최대가 되는 파장을 피복막 층의 반사율이 극소가 되는 파장보다도 단파장측에 설정함으로써, 파장이 길어짐에 따라 단면의 반사율이 낮아지는 영역에서, 반도체 레이저의 총손실과 반도체 레이저의 이득을 같게 한 것이다.
그리고 이 반도체 레이저장치의 피복막의 구성을, 실시예 10에서 제시한 구 성으로 하고 있다. 즉 이 실시예 11의 반도체 레이저장치의 구성은, 도 41에 나타낸 7층 구성의 저반사 코팅막(14)을 갖는 반도체 레이저장치(110) 혹은 도 42에 나타낸 9층 구성의 저반사 코팅막(14)을 갖는 반도체 레이저장치(120)의 구성을 하고 있다.
(실시예 32)
이 실시예 32는 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절률이 n2=163인 산화 알루미늄(Al2O3)으로 형성한다. 제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.00인 산화탄탈(Ta2O5)로 형성한다.
예비층 코팅막(112)의 막두께 D0을 c1×d2, 제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제3층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2로 했을 때, c1=0.30, a0=1.75, a1=2,00 및 a2=2.00으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.788239, Φ2=0.826943일 때, 파장 λ0=1000nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=24.22/109.77/141.30/125.45/161.49,/125.45/161.49nm가 되고, 토탈 막두께(n2×D0+n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6)는 1517.60nm이다. 이것은 λ0/4 막두께 250nm의 약 6.1배로 매우 두껍게 되어 있다.
도 56은 본 발명의 일실시예 32에 관한 반도체 레이저의 단면에서의 반사율의, 파장의존성을 나타내는 그래프이다.
도 56에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역은 954nm에서 1114nm에 걸쳐 있고, 반사율이 1% 이하의 파장영역의 중심파장은 1034nm이다. 따라서 무반사가 되는 파장 1000nm는 반사율이 1% 이하의 파장영역의 중심파장의 단파장측에 존재한다.
이와 같이 무반사가 되는 파장이, 반사율이 1% 이하의 파장영역의 중심파장보다도 단파장측에 존재하는 경우에는, 장파장측에 존재하는 경우보다도, 저반사 코팅막(14)을 구성하는 재료의 굴절률이나 막두께 등이 설계값으로부터 다소 변동했다고 해도, 저반사 코팅막(14)의 반사율의 설계값으로부터의 편차로의 영향이 적어진다. 이 때문에 저반사 코팅막(14)의 재료선정, 장착 등 실제적인 제조가 행해지기 쉬워진다. 이것은 이하에 기술하는 실시예 33 및 실시예 34에서도 동일하다.
(실시예 33)
이 실시예 33도 도 41에 나타난 7층막의 구성이다.
도 41에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b) 및 제6층 코팅막(32b)을, 굴절 률이 n2=1.63의 산화 알루미늄(Al2O3)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a) 및 제5층 코팅막(32a)을 굴절률이 n1=2.00인 산화탄탈(Ta2O5)로 형성한다.
예비층 코팅막(112)의 막두께 D0을 c1×d2, 제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2로 했을 때, c1=0.20, a0=1.80, a1=2.10 및 a2=2.00으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.800845, Φ2=0.785781일 때, 파장 λ0=1000nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6=15.34/114.71/138.10/133.83/161.12/127.46/153.45nm가 되고, 토탈 막두께(n2×D0+n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6)는 1514.85nm이다. 이것은 λ0/4 막두께 250nm의 약 6.1배로 매우 두껍게 되어 있다.
도 57은 본 발명의 일실시예 33에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 57에서 알 수 있는 바와 같이, 반사율의 파장의존성은 U자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역은 944nm에서 1098nm에 걸쳐 있고, 반사율이 1% 이하의 파장영역의 중심파장은 1021nm이다. 따라서 무반사가 되는 파장 1000nm는 반사율이 1% 이하의 파장영역의 중심파장의 단파장측에 존재한다.
(실시예 34)
이 실시예 34는 도 42에 나타난 9층막의 구성이다.
도 42에서, 반도체 레이저소자(12)의 등가굴절률 nc=3.37로 하고, 예비층 코팅막(112), 제2층 코팅막(22b), 제4층 코팅막(24b), 제6층 코팅막(32b) 및 제8층 코팅막(102b)을, 굴절률이 n2=1.63의 산화 알루미늄(Al2O3)으로 형성한다.
제1층 코팅막(22a), 제3층 코팅막(24a), 제5층 코팅막(32a) 및 제7층 코팅막(102a)을 굴절률이 n1=2.00인 산화탄탈(Ta2O5)로 형성한다.
예비층 코팅막(112)의 막두께 D0을 c1×d2, 제1층 코팅막(22a)의 막두께 D1을 a0×d1, 제2층 코팅막(22b)의 막두께 D2를 a0×d2, 제3층 코팅막(24a)의 막두께 D3을 a1×d1, 제4층 코팅막(24b)의 막두께 D4를 a1×d2, 제5층 코팅막(32a)의 막두께 D5를 a2×d1, 제6층 코팅막(32b)의 막두께 D6을 a2×d2, 제7층 코팅막(102a)의 막두께 D7을 a3×d1, 제8층 코팅막(102b)의 막두께 D8을 a3×d2로 했을 때, c1=0.58, a0=1.95, a1=2.00, a2=2.00 및 a3=2.00으로 하고, 산화탄탈 및 산화 알루미늄 각각의 위상변화 Φ1, Φ2가, Φ1=0.40465, Φ2=1.12054일 때, 파장 λ0=1000nm에서 무반사로 할 수 있다.
또한 이때, 각 층의 막두께는, D0/D1/D2/D3/D4/D5/D6/D7/D8=63.46/62.79/213.35/64.40/218.82/64.40/218.82/64.40/218.82nm가 되고, 토탈 막두께(n2×D0+n1×D1+n2×D2+n1×D3+n2×D4+n1×D5+n2×D6+n1×D7+n2×D8)는 2033.22nm이다. 이것은 λ0/4 막두께 250nm의 약 8.1배로 매우 두껍게 되어 있다.
도 58은 본 발명의 일실시예 34에 관한 반도체 레이저의 단면에서의 반사율의 파장의존성을 나타내는 그래프이다.
도 58에서 알 수 있는 바와 같이, 반사율의 파장의존성은 W자형을 한 베스터브 형상에 가깝고 반사율이 1% 이하의 파장영역은 979nm에서 121nm에 걸쳐 있고, 반사율이 1% 이하의 파장영역의 중심파장은 1050nm이다. 따라서 무반사가 되는 파장 1000nm는 반사율이 1% 이하의 파장영역의 중심파장의 단파장측에 존재한다.
실시예 32, 33 및 34는 실시예 10에 나타낸 저반사 코팅막(14)을 갖는 반도체 레이저장치의 구성이지만, 반도체 레이저장치의 저반사 코팅막의 구성이 반드시 실시예 10의 저반사 코팅막의 구성이 아니어도 되며, 실시형태 1, 2 및 9에서 기술한 저반사 코팅막을 사용해도 되고, 또한 1층의 저반사 코팅막을 사용해도 된다.
도 59는 본 발명의 일실시예에 관한 반도체 레이저의 일례의 이득분포를 나타내는 그래프이다.
이 도 59에 나타나 있는 반도체 레이저(12)의 이득이 최대가 되는 파장, 요컨대 이득피크파장은 약 972nm이다. 또, 이 이득분포를 나타내는 그래프는 단면의 저반사 코팅막(14)을 설치하기 전의 것으로, 후에 기술하는 종래의 반도체 레이저장치에서도 동일한 이득분포를 나타내고 있다고 생각할 수 있다.
이 반도체 레이저(12)의 이득피크파장을, 저반사 코팅막(14)이 형성된 출사단면에서의 반사율이 무반사가 되는 파장 1000nm보다, 항상 단파장측이 되도록 설정한다. 이것에 의해 파장이 길어짐에 따라 반도체 레이저장치의 손실이 증대한 파 장영역에서, 반도체 레이저(12)의 이득과 반도체 레이저장치의 손실을 같게 할 수 있다. 그 결과, 주위온도 및 주입전류가 변화된 경우에서의 반도체 레이저장치의 발진파장의 변화를 작게 할 수 있다.
도 60은 본 발명의 일실시예에 관한 반도체 레이저장치의 손실과 이득과의 관계를 나타내는 모식도이다.
도 60에서, 실선 a1은 본 발명에 관한 반도체 레이저장치의 토탈손실을, 실선 b1, b2는 본 발명에 관한 반도체 레이저장치의 이득을 나타낸다. 또한 Sl은 저온에서의 총 이득, Sh는 고온에서의 총 이득이며, 각각 주입전류에 비례하는 값이다.
또한, 비교를 위해 종래의 980nm대역의 반도체 레이저장치에 대하여, 토탈손실을 점선 a10에 의해, 이득을 점선 b10, b20에 의해 나타낸다. 또한 Sl0은 종래의 반도체 레이저장치에 대한 저온에서의 총 이득, Sh0은 종래의 반도체 레이저장치에 대한 고온에서의 총 이득이며, 각각 주입전류에 비례하는 값이다.
종래의 반도체 레이저장치에서는, 토탈손실인 점선 a10은 파장의 변화에 거의 의존하지 않는다. 저온시에 이득과 토탈손실이 같아지는 것은 A점이기 때문에 파장 λ10에서 발진한다. 고온시에는 밴드갭의 수축에 의해 장파장으로부터 이득이 발생하고, 이 때문에 이득과 손실이 같아지는 것은 B점이 되어, 파장 λh0에서 발진한다. 따라서 발진파장 차는 λh0-λl0이다.
한편, 이 실시예에 관한 반도체 레이저장치에서는, 미러손실에 파장의존성이 있고, 게다가 실선 a1로 표시되는 바와 같이 파장이 길어짐에 따라 토탈손실이 증가한다. 이 때문에 C점으로 표시되는 바와 같이 저온일 때는 작은 이득으로 손실과 같아져, 파장 λl에서 발진한다. 고온일 때는 반대로 큰 이득을 필요로 하여, D점으로 표시되는 λh에서 발진하게 된다. 따라서 발진파장 차는 λh-λl이다.
여기서 도 60에서 명백해지는 바와 같이, λh-λ1<λh0-λl0이다.
종래의 반도체 레이저장치에서의 고온시와 저온시의 이득의 차는 Sh0-Sl0이며, 이 실시예에 관한 반도체 레이저장치에서의 고온시와 저온시의 이득의 차는 Sh-Sl이다. 그리고 Sh-Sl> Sh0-Sl0이다.
따라서, 온도변화 또는 주입전류변화에 대한 파장변화를, 종래의 반도체 레이저장치과 이 실시예에 관한 반도체 레이저장치에서 비교하면,
(λh-λl)/(Sh-Sl)<<(λh0-λl0)/(Sh0-Sl0)
이 되고, 이 실시예에 관한 반도체 레이저장치의 온도변화 및 주입전류변화에 대한 파장변화는 종래의 반도체 레이저장치의 그것에 비해 극단적으로 작게 할 수 있다.
도 61은 본 발명의 일실시예에 관한 반도체 레이저장치의 반사율의 파장의존성과 미러손실의 파장의존성을 나타내는 그래프이다.
도 61에서 비교를 위해 종래의 반도체 레이저장치의 반사율의 파장의존성과 미러손실의 파장의존성을 나타내고 있다.
도 61에서의 A군의 곡선은 미러손실의 값으로, 실선 a1은 이 실시예에 관한 반도체 레이저장치의 미러손실의 파장의존성을, 또한 점선 a2는 종래의 반도체 레이저장치의 미러손실의 파장의존성을 나타내고 있다.
또한 B군의 곡선은 반사율의 값으로, 실선 b1은 이 실시예에 관한 반도체 레이저장치의 반사율의 파장의존성을, 또한 점선 b2는 종래의 반도체 레이저장치의 반사율의 파장의존성을 나타내고 있다.
도 61에 나타나는 바와 같이, 종래의 반도체 레이저장치의 미러손실의 값 및 반사율의 값은, 그 정도 파장에 의존하지 않게 되어 있다.
한편, 이 실시예에 관한 반도체 레이저장치에서는, 파장이 길어짐에 따라, 반사율의 값은 작아지고, 반대로 미러손실의 값은 커지고 있다.
도 61에 나타난 이 실시예에 관한 반도체 레이저장치의, 파장변화에 대한 미러손실의 변화 △α/△λ는 약 0.18cm-1/nm이다.
도 62는 본 발명의 일실시예에 관한 반도체 레이저장치에서의 발진파장의 온도 및 주입전류에 대한 의존성을 나타내는 그래프이다.
온도는 5℃에서 85℃까지 10단계 변화시켜, 주입전류는 100mA에서 600mA까지 변화시켜, 50mA 간격으로 측정하고 있다.
도 62에서는, 온도가 5℃, 주입전류가 100mA인 경우로부터 온도가 85℃, 600mA인 경우까지의 그 동안의 발진파장의 변화 △λL은 11.2nm이다.
도 63은 종래의 반도체 레이저장치에서의 발진파장의 온도 및 주입전류에 대한 의존성을 나타내는 그래프이다. 이 실시예에 관한 반도체 레이저장치의 발진파장의, 온도 및 주입전류에 대한 의존성과 비교를 위해 나타내고 있다.
측정방법은 이 실시예에 관한 반도체 레이저장치의 경우와 동일하다.
도 63에서는, 온도가 5℃, 주입전류가 100mA인 경우로부터 온도가 85℃, 600mA인 경우까지의 그 동안의 발진파장의 변화 △λL은 33.5nm이다. 도 62와 도 63과의 비교로부터 이 실시예에 관한 반도체 레이저장치에서는 종래의 반도체 레이저장치에 비해 온도 및 주입전류에 대한 발진파장의 변화는 대략 1/3정도로 되어 있다.
도 64는 본 발명의 일실시예에 관한 반도체 레이저장치에서의 광출력-전류특성(이하, P-I 특성이라 한다. )의 온도의존성을 나타내는 그래프이다.
P-I 특성의 측정은 온도 25℃에서 85℃까지 10단계로 변화시켜 연속동작(CW)으로 행해졌다.
도 65는 종래의 반도체 레이저장치에서의 P-I 특성의 온도의존성을 나타내는 그래프이다.
종래의 반도체 레이저장치에서의 P-I 특성의 측정도, 이 실시예에 관한 반도체 레이저장치의 경우와 동일하게 실시되어 있다.
이 실시예의 반도체 레이저장치에서의 P-I 특성과 반도체 레이저장치에서의 P-I 특성을 비교하면, 이 실시예의 반도체 레이저장치에서는 종래의 반도체 레이저장치보다도 P-I 특성의 곡선군이 조잡하게 분산되어 있을 때, 임계치전류의 변화가 크다.
도 64 및 도 65의 P-I 특성 및 도 62 및 도 63의 발진파장의 온도 및 주입전류에 대한 의존성으로부터 감안하면, 이 실시예의 반도체 레이저장치에서는, 밴드필터링 효과에 의해 임계치전류 변화가 커지는 대신에 발진파장변화가 억제되어 있게 된다.
도 66은 본 발명의 실시예에 관한 반도체 레이저장치에서 반사율을 지표로 한 경우의 파장변화 억제효과를 나타내는 그래프이다.
이 실시예에 관한 반도체 레이저장치에서, 여러가지의 이득피크파장을 갖는 반도체 레이저와 저반사 코팅막을 갖는 반도체 레이저장치에 대하여 각각 발진파장변화가 억제되어 있지만, 도 66에서는 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하가 되는 출사단면의 반사율을 하나의 지표로서 발진파장변화의 효과를 판정하고 있다.
도 66에서, ○표인 것이 종래의 반도체 레이저장치에 비교하여 발진파장변화, 가 1/2 이하로 된 것으로, □표인 것은 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하가 되지 않았던 것이다. 따라서 반도체 레이저장치의 출사단면의 반사율이 대략 4% 이하가 되면, 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하로 되어 있다. 도 66의 점선이 반사율 4%의 경계선으로, 화살표가 바람직한 영역을 나타내고 있다.
도 67은 본 발명의 실시예에 관한 반도체 레이저장치에서 파장변화에 대한 미러손실변화를 지표로 한 경우의 파장변화 억제효과를 나타내는 그래프이다.
도 67에서는, 이득피크파장 근방에서의 파장변화에 대한 미러손실변화 △α/△λ을 하나의 지표로서, 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하가 되는 경우의 △α/△λ에 의해 발진파장변화의 효과를 판정하고 있다.
도 67의 ○표인 것이 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2이하로 된 것으로, □표인 것은 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하가 되지 않았던 것이다. 따라서 반도체 레이저장치의 파장변화에 대한 미러손실변화 △α/△λ가 0.13cm-1/nm 이상이 되면, 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하로 되어 있다.
이상 기술한 바와 같이, 이 실시예에서는, 반도체 레이저의 공진기의 출사단면에 피복막을 설치하여 반사율이 소정의 파장 λ0에 대응하여 극소값을 가지도록 하여, 반도체 레이저의 이득이 최대가 되는 파장이 피복막 층의 반사율이 극소가 되는 파장보다도 단파장측에 설정함으로써, 파장이 길어짐에 따라 반사율이 낮아지는 영역에서, 반도체 레이저의 총손실과 반도체 레이저의 이득을 같게 함으로써, 주위온도 및 주입전류가 변화한 경우에서의 반도체 레이저장치의 발진파장의 변화를 작게 할 수 있다.
더욱이, 출사단면의 반사율을 대략 4% 이하로 하고, 또한 이득파장 근방의 파장변화에 대한 미러손실변화 △α/△λ를 0.13cm-1/nm 이상으로 함으로써 종래의 반도체 레이저장치에 비해 발진파장변화가 1/2 이하로 되어, 현저한 발진파장변화의 억제효과를 갖는 반도체 레이저장치를 구성할 수 있다.
이상 기술한 실시예에서는, 9층의 저반사 코팅막까지 기재했지만, 또한 다층의 막 구성이어도 된다.
또한 파라미터 ak, b1, c1은 여기에 기재한 것에 한정할만한 것은 아니다.
또한 각 실시예의 광 반도체장치의 전파하는 광을, 980nm 근방의 광을 예로서, 기술하고 있지만, 이 파장에 한정되지 않고, 다른 파장의 가시광, 적외선, 원 적외선에도 실시할 수 있다.
또한, 여기서는 예로서 반도체 레이저장치를 예로서 설명했지만, 다른 광 반도체장치, 예를 들면 반도체광 증폭기(SOA), 수퍼 루미네센스 다이오드(SLD), 광 변조기 등에 적용할 수 있는 것은 말할 필요도 없다.
본 발명에 관한 광 반도체장치는 이상으로 설명한 바와 같은 구성을 구비하고 있으므로, 이하와 같은 효과를 갖는다.
본 발명에 관한 광 반도체장치에서는, 광을 입사 또는 출사하는 단면을 가지며, 등가굴절률 nc를 갖는 광 반도체소자와, 이 광 반도체소자의 단면 상에 배치되고, 굴절률이 n1로 계수 a0을 양의 실수로 했을 때에, 막두께가 a0×d1인 제1 피복막과 이 제1 피복막 상에 배치된 굴절률이 n2로 막두께가 a0×d2인 제2 피복막을 갖는 피복막 층을 구비하고, 피복막 층의 표면 상의 자유공간의 굴절률을 n0으로 했을 때에, 광 반도체소자를 전파하는 광의 파장 λ0에 대하여, 이 파장 λ0, 굴절률 n1, n2, 막두께 a0×d1, a0×d2에 의해 규정되는 진폭반사율의 실수부 및 허수부가 제로로 됨과 동시에 n1, n2 중 어느 한쪽만이 nc와 n0과의 곱의 평방근보다 작으므로, 이 구성에 의해, 파장 λ0에 대하여 이상적 단층막의 치환과는 다른 저반사 피복막 층을 배치할 수 있다. 이 때문에 저반사 피복막 층의 재료선정의 자유도를 높일 수 있다. 나아가서는 원하는 저반사 피복막 층을 구비한 광 반도체장치를 간단히 구성할 수 있다.
(또한, 본 발명에 관한 광 반도체장치는, 반도체 레이저를 가지며, 이 반도체 레이저의 단면에 저반사 피복막을 갖고, 이 저반사 피복막의 반사율이 소정의 파장 λ0에 대응하여 극소값을 가지며, 이 저반사 피복막의 굴절률과 막두께와의 곱의 합이 반도체 레이저의 소정의 레이저광의 파장 λ0의 1/4를 초과하고, 또한 반도체 레이저의 소정의 레이저광의 파장 λ0 근방에서의 파장영역에서 저반사 피복막의 반사율이 1% 이하가 되는 파장영역 폭을 55nm 이상으로 한 것으로, 방열성이 되며, 주위온도나 주입전류를 변경해도 발진파장변화가 적은 반도체 레이저를 구비한 광 반도체장치를 구성할 수 있다. 나아가서는 발진파장의 안정한 반도체 레이저를 구비한 광 반도체장치를 간단히 구성할 수 있다.
또한, 본 발명에 관한 광 반도체장치는, 반도체 레이저를 가지며, 이 반도체 레이저의 공진기 단면의 한쪽의 반사율이 소정의 파장 λ0에 대응하여 극소값을 갖고, 파장이 길어짐에 따라 반사율이 낮아지는 영역에서, 반도체 레이저의 총손실과 반도체 레이저의 이득을 같게 한 것으로, 주위온도나 주입전류를 변경해도 발진파장변화가 적은 반도체 레이저를 구성할 수 있다. 나아가서는 발진파장의 안정한 반도체 레이저를 간단하게 구성할 수 있다.

Claims (3)

  1. 광을 입사 또는 출사하는 단면을 가지며, 등가굴절률 nc를 갖는 광 반도체소자와,
    이 광 반도체소자의 단면 상에 배치되고, 굴절률이 n1에서 계수 a0을 양의 실수로 하였을 때, 막두께가 a0 ×d1인 제1 피복막과 이 제1 피복막 상에 배치된 굴절률이 n2이고 막두께가 a0 ×d2인 제2 피복막을 갖는 피복막 층을 구비하며,
    상기 피복막 층의 표면 상의 자유공간의 굴절률을 n0으로 하였을 때, 상기 광 반도체소자를 전파하는 광의 파장 λ0에 대하여, 이 파장 λ0, 상기 굴절률 n1, n2, 상기 막두께 a0 ×d1, a0 ×d2에 의해 규정되는 진폭반사율을 r로 하였을 때에, r의 실수부 및 허수부가 제로로 됨과 동시에 상기 n1, n2 중 어느 한쪽만이 상기 nc와 n0의 곱의 평방근보다 작은 것을 특징으로 하는 광 반도체장치.
    다만, 제1의 피복막에 있어서의 위상변화 a0 ×Φ1을
    a0ㆍΦ1 = (2πㆍn1ㆍa0ㆍd1)/λ............................(1)
    제2의 피복막에 있어서의 위상변화 a0×Φ2를
    a0ㆍΦ2 = (2πㆍn1ㆍa0ㆍd2)/λ............................(2)
    로 하였을 때에 진폭반사율r은
    r = (A - iB) / (C - iD)....................................(3)
    으로 표시되고, 여기서,
    A = (nc - 1)cos(a0ㆍΦ1)cos(a0ㆍΦ2)
    + {(n1/n2) - (n2·nc)/n1}sin(a0ㆍΦ1)sin(a0ㆍΦ2)........(4)
    B = ((nc/n2) - n2)cos(a0ㆍΦ1)sin(a0ㆍΦ2)
    + ((nc/n1) - n1)sin(a0ㆍΦ1)cos(a0ㆍΦ2).................(5)
    C = (nc + 1)cos(a0ㆍΦ1)cos(a0ㆍΦ2)
    - {(n1/n2) + (n2·nc)/n1}sin(a0ㆍΦ1)sin(a0ㆍΦ2)........(6)
    D = ((nc/n2) + n2)cos(a0ㆍΦ1)sin(a0ㆍΦ2)
    + ((nc/n1) + n1)sin(a0ㆍΦ1)cos(a0ㆍΦ2).................(7)
    이고, i는 허수단위이다.
  2. 제 1 항에 있어서,
    피복막 층은, 제2 피복막의 표면 상에 순차 배치되고 굴절률이 n1이고 계수 ak(k=1, 2,ㆍㆍ, m)를 양의 실수로 하였을 때 막두께가 ak×d1인 제3 피복막과 이 제3 피복막 상에 배치된 굴절률이 n2이고 막두께가 ak×d2인 제4 피복막을 갖는 피복막쌍을, k=1, 2, ㆍ ㆍ, m으로 변화시켜 m쌍을 더 중첩함과 동시에,
    ak ×d1, ak ×d2를 포함하여 진폭반사율 rk를 규정하는 것을 특징으로 하는 광 반도체장치.
    다만, 진폭반사율rk는,
    rk = {(m11 + m12)nc - (m21 + m22)}/{(m11 + m12)nc + (m21 + m22)}...(8)
    로 표시되고, 여기서,
    Figure 112005040764774-pat00069
    ..................(9)
    이다.
  3. 반도체 레이저의 활성층으로부터 결정되는 발진파장보다도 무반사로 되는 파장을 장파장측으로 구성한 광 반도체장치에 있어서,
    상기 반도체 레이저의 공진기의 출사단면에 피복막을 설치하여 반사율이 소정의 파장 λ0에 대응하여 극소값을 갖고, 상기 반도체 레이저의 이득이 최대가 되는 파장을 피복막층의 반사율이 극소가 되는 파장 보다도 단파장측에 설치하여 파장이 길어짐에 따라 반사율이 낮아지는 영역에서, 상기 반도체 레이저의 총손실과 반도체 레이저의 이득이 같아지는 것을 특징으로 하는 광 반도체장치.
KR1020030014333A 2002-03-08 2003-03-07 광 반도체장치 KR100562059B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00063891 2002-03-08
JP2002063891 2002-03-08
JP2002185105 2002-06-25
JPJP-P-2002-00185105 2002-06-25
JPJP-P-2002-00364244 2002-12-16
JP2002364244A JP2004088049A (ja) 2002-03-08 2002-12-16 光半導体装置

Publications (2)

Publication Number Publication Date
KR20030074307A KR20030074307A (ko) 2003-09-19
KR100562059B1 true KR100562059B1 (ko) 2006-03-17

Family

ID=27792048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030014333A KR100562059B1 (ko) 2002-03-08 2003-03-07 광 반도체장치

Country Status (5)

Country Link
US (1) US6946684B2 (ko)
JP (1) JP2004088049A (ko)
KR (1) KR100562059B1 (ko)
CN (1) CN1286227C (ko)
TW (1) TWI225722B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087815A (ja) * 2002-08-27 2004-03-18 Mitsubishi Electric Corp 半導体レーザ装置
JP2005072488A (ja) 2003-08-27 2005-03-17 Mitsubishi Electric Corp 半導体レーザ装置
JP2006156729A (ja) * 2004-11-30 2006-06-15 Mitsubishi Electric Corp コーティング膜の膜厚設計方法及び半導体光装置
JP2006310413A (ja) * 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd 半導体レーザ装置
JP4923489B2 (ja) * 2005-09-05 2012-04-25 三菱電機株式会社 半導体レーザ装置
JP2008244300A (ja) * 2007-03-28 2008-10-09 Mitsubishi Electric Corp 半導体レーザ
KR101449000B1 (ko) * 2007-09-06 2014-10-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010210945A (ja) * 2009-03-10 2010-09-24 Seiko Epson Corp 光学多層フィルムおよびその製造方法
JP2015103740A (ja) * 2013-11-27 2015-06-04 キヤノン株式会社 面発光レーザ、およびそれを用いた光干渉断層計
US11828934B1 (en) 2019-07-10 2023-11-28 X Development Llc High-dispersion optical components and methods for making the same
US11011884B1 (en) * 2019-08-29 2021-05-18 X Development Llc Systems and methods for designing optical devices having mode selective facets
US11455443B1 (en) 2019-08-29 2022-09-27 X Development Llc Methods and systems for designing image processing devices
US11604957B1 (en) 2019-09-20 2023-03-14 X Development Llc Methods for designing hybrid neural networks having physical and digital components
US11092746B1 (en) 2019-12-18 2021-08-17 X Development Llc Post-fabrication photonic performance tuning
US11835715B1 (en) 2019-12-19 2023-12-05 X Development Llc Multimodal photonic components
DE102020202018A1 (de) * 2020-02-18 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser und verfahren zu dessen herstellung
US20230072452A1 (en) * 2020-03-17 2023-03-09 Panasonic Holdings Corporation Semiconductor laser element
US11842129B1 (en) 2020-05-28 2023-12-12 X Development Llc Finite floating-point numerical simulation and optimization

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147409A (en) * 1976-11-22 1979-04-03 Optical Coating Laboratory, Inc. Laser reflector with reduced electric field intensity
JPS62238679A (ja) * 1986-04-09 1987-10-19 Mitsubishi Electric Corp 光半導体素子
JPS62260120A (ja) * 1986-05-07 1987-11-12 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体外部光変調器
GB8621510D0 (en) * 1986-09-06 1986-10-15 British Aerospace Ring laser gyroscopes
JPH0750814B2 (ja) * 1988-09-27 1995-05-31 三菱電機株式会社 多点発光型半導体レーザ装置
EP0404551A3 (en) * 1989-06-20 1992-08-26 Optical Measurement Technology Development Co. Ltd. Optical semiconductor device
US5334854A (en) * 1990-07-11 1994-08-02 Canon Kabushiki Kaisha Optical semiconductor device with wavelength selectivity and method for amplifying or emitting the light using the same
JPH04107976A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp 半導体レーザ装置
US5347533A (en) * 1991-09-17 1994-09-13 Fujitsu Limited Optical semiconductor device, method of producing the optical semiconductor device, and laser device using optical semiconductor devices
JP3014208B2 (ja) 1992-02-27 2000-02-28 三菱電機株式会社 半導体光素子
DE69316375T2 (de) * 1992-09-08 1998-05-28 British Telecomm Nichtlineare halbleitende optische vorrichtung
USRE37377E1 (en) * 1992-10-09 2001-09-18 Asahi Glass Company, Ltd. LCD device including an illumination device having a polarized light separating sheet between a light guide and the display
US5393994A (en) * 1993-02-08 1995-02-28 Matsushita Electric Industrial Co., Ltd. Optical semiconductor device for neural network
JP3449516B2 (ja) * 1996-08-30 2003-09-22 株式会社リコー 半導体多層膜反射鏡および半導体多層膜反射防止膜および面発光型半導体レーザおよび受光素子
JPH10186104A (ja) * 1996-10-24 1998-07-14 Takeshi Kamiya 多層反射防止膜および光素子
US6327554B1 (en) * 1997-12-15 2001-12-04 Tdk Corporation Simulation method and system for organic electroluminescent device, and electroluminescent device
JPH11214799A (ja) * 1998-01-26 1999-08-06 Furukawa Electric Co Ltd:The 半導体レーザモジュール
JP3697903B2 (ja) * 1998-07-06 2005-09-21 富士ゼロックス株式会社 面発光レーザおよび面発光レーザアレイ
KR20020081237A (ko) * 1999-12-27 2002-10-26 코닝 오.티.아이. 에스피에이 발산영역을 가진 반도체 레이저 엘리먼트
JP2001257413A (ja) * 2000-03-14 2001-09-21 Toshiba Electronic Engineering Corp 半導体レーザ装置及びその製造方法

Also Published As

Publication number Publication date
KR20030074307A (ko) 2003-09-19
CN1444317A (zh) 2003-09-24
JP2004088049A (ja) 2004-03-18
TWI225722B (en) 2004-12-21
US6946684B2 (en) 2005-09-20
US20030168667A1 (en) 2003-09-11
TW200306688A (en) 2003-11-16
CN1286227C (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
KR100562059B1 (ko) 광 반도체장치
JP3729170B2 (ja) 半導体レーザ
JP2009076942A (ja) 分布帰還型半導体レーザ、分布帰還型半導体レーザアレイ及び光モジュール
US8233514B2 (en) Semiconductor laser device
JP2002217481A (ja) 半導体光装置
JP5143985B2 (ja) 分布帰還型半導体レーザ素子
JP3547344B2 (ja) 半導体発光素子
JP5024474B2 (ja) 光半導体素子のコーティング膜の設計方法
US11165222B2 (en) Optically matched vertical-cavity surface-emitting laser (VCSEL) with passivation
KR100754956B1 (ko) 반도체 레이저장치 및 레이저시스템
US5224113A (en) Semiconductor laser having reduced temperature dependence
JP2001196685A (ja) 半導体光素子装置
JP2004281968A (ja) 面発光型半導体レーザ素子
JPH11238940A (ja) 半導体レーザの製造方法および該方法による半導体レーザ
US8295663B2 (en) Super-luminescent light emitting diode
JPS63228795A (ja) 分布帰還型半導体レ−ザ
JP2006128475A (ja) 半導体レーザ
US5031186A (en) Semiconductor laser device
JP2003152272A (ja) 分散位相シフト構造分布帰還型半導体レーザ
WO2023119366A1 (ja) 半導体レーザ
JPH09129979A (ja) 半導体レーザ装置
JP2001042169A (ja) 光学装置
JP4053101B2 (ja) 発光素子モジュール
JP2600490B2 (ja) 分布帰還型半導体レーザ
US7286588B2 (en) Semiconductor laser with grating structure for stabilizing the wavelength of optical radiation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee