KR100543930B1 - 카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치 - Google Patents

카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치 Download PDF

Info

Publication number
KR100543930B1
KR100543930B1 KR1020030076796A KR20030076796A KR100543930B1 KR 100543930 B1 KR100543930 B1 KR 100543930B1 KR 1020030076796 A KR1020030076796 A KR 1020030076796A KR 20030076796 A KR20030076796 A KR 20030076796A KR 100543930 B1 KR100543930 B1 KR 100543930B1
Authority
KR
South Korea
Prior art keywords
output
signal
unit
auto precharge
timing
Prior art date
Application number
KR1020030076796A
Other languages
English (en)
Other versions
KR20050041580A (ko
Inventor
임재혁
이운복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34545652&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100543930(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030076796A priority Critical patent/KR100543930B1/ko
Priority to US10/877,038 priority patent/US7057951B2/en
Priority to TW093118421A priority patent/TWI267081B/zh
Publication of KR20050041580A publication Critical patent/KR20050041580A/ko
Application granted granted Critical
Publication of KR100543930B1 publication Critical patent/KR100543930B1/ko
Priority to US13/335,234 priority patent/USRE44218E1/en
Priority to US13/892,840 priority patent/US8804447B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 카스레이턴시 모드를 가지는 메모리 장치에서 라이트회복시간을 동작클럭의 주파수에 따라 조절할 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 셋팅된 카스레이턴시 모드에 대응하여 카스레이턴시 제어신호를 출력하는 카스레이턴시 모드 감지수단; 및 오토프리차지 동작의 실행타이밍을 상기 카스레이턴시 제어신호에 대응하여 조절하기 위한 오토프리차지 제어수단을 구비하는 메모리 장치를 제공한다.
반도체, 메모리, 라이트회복시간, 프리차지, 카스레이턴시.

Description

카스레이턴시에 따라서 라이트회복시간의 조절이 가능한 메모리 장치{MEMORY DEVICE FOR CONTROLLING WRITE RECOVERY ABOUT CAS LATENCY}
도1은 통상적인 메모리 장치를 나타내는 블럭구성도.
도2는 종래기술에 의해서 도1에 도시된 오토프리차지 제어부를 나타내는 블럭구성도.
도3은 도2에 도시된 타이밍 조정부를 나타내는 회로도.
도4는 도3에 도시된 오토프리차지 타이밍디코더를 나타내는 회로도.
도5는 본 발명의 바람직한 실시예에 따른 메모리 장치의 오토프리차지 제어부를 나타내는 블럭구성도.
도6은 도5에 도시된 카스레이턴시 모드 감지부를 나타내는 회로도.
도7은 도5에 도시된 오토프리차지 타이밍디코더를 나타내는 회로도.
도8은 도5에 도시된 오토프리차지 타이밍제어부를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
I1 ~I34 : 인버터
T1 ~ T6 : 전송게이트
ND1 ~ ND11 : 낸드게이트
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 오토프리차지 동작을 수행하는 데 있어서, 카스레이턴시 모드에 따라 오토프리차지 동작을 수행하는 타이밍을 조절하는 동기식 메모리 장치에 관한 것이다.
메모리 장치가 점점 고속으로 동작하도록 요구되고 있는데, 메모리 장치의 동작성능을 나타내는 스펙중에서 '라이트회복시간'이라는 항목이 있다.
라이트회복시간(Write Recovery Time, tDPL; data-in to precharge command 라고도 하며, 이하 tWR)은 메모리 장치의 단위셀에 데이터를 저장하고 난 뒤 프리차지 동작이 수행되는 시간까지를 말하는 것이다. 즉, tWR은 액티브되어 있는 뱅크에 저장되는 데이터가 프리차지 명령을 방해받지 않고 충분히 저장될 최소한의 시간을 말한다.
예컨대 동기식으로 tWR이 조절되는 메모리 장치인 경우, 버스트 길이(Burst Length)가 2로 메모리 장치의 MRS(Mode Register Set)에 설정되고 라이트동작을 수행한 경우, 두 번째 데이터가 입력되는 클록의 상승에지로부터 프리차지 명령을 인가하는 클록의 상승에지까지의 시간이 tWR이 되는 것이다.
메모리 장치를 개발하는 데 있어서, tWR을 조절하는 방법은 라이트 동작을 수행하여 내부 버스트길이(burst length) 구간 이후에 일정한 양의 동작클럭수에 맞추어 오토프리차지 동작을 수행하게 하는 동기식 방법과, 라이트명령어에 대한 동작을 수행하고 버스트길이 구간 이후 일정한 지연시간에 맞추어 오토프리차지 동작을 수행하게 하는 비동기식 방법, 동기식 방법에 비동기식의 방법을 추가한 복합적인 방법등이 있다.
이러한 각 방법은 메모리의 동작주파수 및 사용되는 용도, 그리고 PVT(process, voltage, temperature)의 변화에 대하여 각각 적절하게 선택된다.
기술 개발 초기 공정변화가 많은 공정상황이나 환경일 경우에는 클럭에 동기시켜 동작시키는 동기식 방법으로 tWR를 조절하는 방법을 사용하고, 동작 주파수 대역을 넓게 사용하는 경우에는 비동기식 방식으로 tWR을 조절하는 것이 바람직하다.
도1은 통상적인 메모리 장치를 나타내는 블럭구성도이다.
도1을 참조하여 살펴보면, 메모리 장치는 다수의 단위셀을 구비하는 메모리 셀블럭(30)과, 오토프리차지 동작을 실행하기 위한 제어신호(PC)를 출력하는 오토프리차지 제어부(10)와, 오트프리자지 제어부(10)에서 출력되는 제어신호(PC)를 입력받아 메모리 셀블럭이 프리차지 동작을 수행할 수 있도록 제어하고, 메모리 셀블럭에 데이터를 저장하고, 저장된 데이터를 출력하도록 제어하는 제어부(20)를 구비한다.
통상적으로 메모리 장치에 데이터를 억세스하는 동작을 살펴보면, 먼저 입력된 명령어에 대응하여 선택된 단위셀에 저장된 데이터를 감지증폭하여 센스앰프에 래치시킨다.
이어서 실행중인 명령이 리드명령어인 경우에는 센스앰프에 래치된 데이터를 외부로 출력하고, 라이트명령어인 경우에는 라이트명령어에 대응하여 입력된 데이터를 센스앰프에 래치시킨다. 이 때 최초 센스앰프에 래치되어있던 데이터와 라이트 명령어에 대응하여 입력되는 데이터가 같으면, 센스앰프는 래치된 데이터를 그대로 유지하고, 최초 센스앰프에 래치되어있던 데이터와 라이트 명령어에 대응하여 입력된 데이터와 다르다면, 센스앰프에 래치된 데이터를 반전시킨다.
이어서 센스앰프에 래치된 데이터는 단위셀로 다시 저장시키게 된다.
이어서 센스앰프를 프리차지시키는 동작을 수행하게 된다. 프리차지 동작은 센스앰프가 단위셀에 저장된 데이터를 한번 감지증폭하고 나서 다음 명령어에 대응하여 다시 감지증폭동작을 수행하기 전에 진행되는 동작이다.
이전에는 외부에서 메모리 장치로 프리차지 동작을 수행하도록 프리차지 명령을 따로 입력하고, 메모리 장치는 프리차지 명령어에 대응하여 프리차지 동작을 수행하였다. 그러나 현재는 메모리 장치가 점점 더 고속으로 동작하게 되면서, 내부적으로 오토프리차지 명령어가 생성되어, 한번의 명령어에 대응하는 동작을 수행하고 일정한 시간 이후에 프리차지 동작이 자동으로 이루어지도록 되어 있다.
도2는 종래기술에 의해서 도1에 도시된 오토프리차지 제어부를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 오토프리차지 제어부(10)는 설계시와 실제 제조완료된 메모리 장치의 오토프리차지 타이밍을 비교하여 오토프리차지 타이밍을 조정 하기 위한 조정신호(apcg1,apcg2)를 생성하여 출력하는 타이밍 조정부(11)와, 조정신호(apcg1,apcg2)를 디코딩하여 출력하는 오토프리차지 타이밍디코더(12)와, 오토프리차지 타이밍디코더(12)에서 출력되는 디코딩된 신호(A,B,C)에 응답하여 입력되는 오토프리차지 실행신호(apcgpb)의 출력타이밍을 조절하여 출력하는 오토프리차지 타이밍 제어부(13)을 구비한다. 여기서 타이밍 조정부(11)에서 출력되는 조정신호(apcg1,apcg2)는 전술한 바와 같이 실제 제조시와 설계시와의 차이를 보정하기 위해서 사용되기도 하지만, 임의로 오토프리차지 동작의 실행타이밍을 조절하기 위해 사용한다.
도3은 도2에 도시된 타이밍조정부를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 타이밍조정부(11)는 다수의 퓨즈(f1,f2)를 구비하여 선택적으로 퓨즈를 블로잉(blowing)함으로서 앤코딩된 조정신호(apcg1,apgc2)를 생성하여 출력하게 된다.
하나의 조정신호(apcg1)를 생성하여 출력하는 단위 타이밍조정부(11a)를 살펴보면, 전원전압(VDD)에 일측이 접속된 퓨즈(f1)와, 퓨즈(f1)의 타측에 입력단이 연결된 인버터(I1)와, 퓨즈(f1)의 타측과 접지전압(VSS)을 연결하며, 게이트가 인버터(I1)의 출력단과 연결된 모스트랜지스터(MN1)와, 퓨즈(f1)의 타측과 접지전압(VSS)를 연결하는 캐패시터(C1)과, 인버터(I1)의 출력을 버퍼링하여 조정신호(apcg1)를 출력하는 두 인버터(I2,I3)를 구비한다. 단위 타이밍보정부(11b)도 단위 타이밍보정부(11a)와 같은 구성이다.
웨이퍼레벨에서 테스트시에 오토프리차지 타이밍을 조절할 필요가 생겨서 퓨 즈(f1)에 레이저를 조사하여 블로잉시키면, 조정신호(apcg1)가 하이레벨로 활성화되어 출력되는 것이다. 이는 퓨즈(f1)이 블로잉되면 캐패시터(C1)에 충전된 전하의 방전이 일어나고, 인버터(I1)의 입력노드가 접지전압 레벨이 되기 때문이다. 퓨즈(f1)가 블로잉되지 않은 상태에서는 조정신호(apcg1)가 로우레벨로 비활성화되어 출력된다.
여기서 도3에는 단위 타이밍보정부(11b)를 2개 도시하였으나, 오토프리차지 동작이 수행되는 타이밍을 조절하는 단계에 따라서 단위 타이밍보정부를 더 구비할 수 있다.
도4는 도3에 도시된 오토프리차지 타이밍디코더를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 오토프리차지 타이밍디코더(12)는 조정신호(apcg1, apcg2)를 디코딩하여 출력하도록 인버터(I7,I8)과 낸드게이트(ND1, ND2, ND3)를 구비하고 있다.
타이밍디코더(12)는 조정신호(apca1, apcg2)를 디코딩하여 출력신호(A,B,C)중 하나를 활성화시켜 출력한다. 이어서, 오토프리차지 타이밍제어부(13)는 입력되는 신호(A,B,C)에 대응하여 오토프리차지 실행신호(apcgpb)를 소정시간 지연시켜 출력하게 된다.
한편, 전술한 바와 같이 오토프리차지 동작이 진행되는 타이밍은 라이트회복시간(tWR)에 의해 결정된다. 라이트회복시간(tWR)은 라이트명령어에 대응하는 데이터가 입력되고 나서 프리차지 동작이 수행될 때까지의 시간을 말하는 것이다.
한편, 라이트회복시간(tWR)은 카스레이턴시(CAS LATENCY, CL) 모드에 따라서 조금씩 그 값이 달라지게 된다. 카스레이턴시라는 것은 메모리 장치의 입력되는 명령어에 대응하는 데이터가 출력될 때 까지의 동작클럭 수를 나타내는 것이다.
그러나 카스레이턴시 모드에 관계없이 일정한 라이트회복시간(tWR)을 유지하게 하여, 일정한 타이밍에 프리차지 동작을 수행하게 메모리 장치를 동작시키면 카스레이터시 모드가 변화할 때 동작상의 에러가 유발될 수 있다.
통상적으로 메모리 장치는 동작클럭의 주파수가 변화할 때에 적절하게 동작이 되도록, 카스레이턴시 모드를 변화시켜 동작하게 된다. 종래기술에 의한 메모리 장치는 카스레이턴시에 대응하여 오토프리차지 동작을 조정하는 부분이 없어서, 동작클럭의 주파수가 변화하여 카스레이턴시 모드가 변화될 때에도 일정한 타이밍에 오토프리차지 동작이 수행되어 동작상의 에러가 자주 발생하였다.
본 발명은 카스레이턴시 모드를 가지는 메모리 장치에서 라이트회복시간을 동작클럭의 주파수에 따라 조절할 수 있는 메모리 장치를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명은 셋팅된 카스레이턴시 모드에 대응하여 카스레이턴시 제어신호를 출력하는 카스레이턴시 모드 감지수단; 및 오토프리차지 동작의 실행타이밍을 상기 카스레이턴시 제어신호에 대응하여 조절하기 위한 오토프리차지 제어수단을 구비하는 메모리 장치를 제공한다.
또한 본 발명은 카스레이턴시 모드를 가지고 있는 메모리 장치의 구동방법에 있어서, 셋팅된 카스레이턴시 모드에 대응하여 프리차지 동작 타이밍을 조절하는 것을 특징으로 하는 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 메모리 장치의 오토프리차지 제어부를 나타내는 블럭구성도이다.
도5를 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 셋팅된 카스레이턴시 모드에 대응하여 카스레이턴시 제어신호(CL_S1 ~ CL_S2)를 출력하는 카스레이턴시 모드 감지부(100)와, 오토프리차지 동작의 실행타이밍을 카스레이턴시 제어신호(CL_S1 ~ CL_S4)에 대응하여 조절하기 위한 오토프리차지 제어부(1000)를 구비한다.
오토프리차지 제어부(1000)는 오토프리차지 동작의 실행타이밍을 조정하기 위한 조정신호(apcg1, apcg2)를 출력하는 타이밍조정부(200)와, 카스레이턴시 제어신호(CL_S1 ~ CL_S4)와 조정신호(apcg1, apcg2)를 디코딩하여 다수의 출력신호(A ~D)중 선택된 하나를 활성화시켜 출력하는 오토프리차지 타이밍디코더(300)와, 오토프리차지 동작을 수행하기 위한 오트프리차지 실행신호(apcgpb를 입력받아 버퍼 링하여 출력하는 출력타이밍을 오토프리차지 타이밍디코더의 출력신호(A ~ D)에 응답하여 조절하기 위한 오트프리차지 타이밍제어부(400)를 구비한다.
타이밍조정부(200)는 다수의 퓨즈를 구비하고, 퓨즈의 블로잉 여부에 의해 엔코딩된 조정신호(apcg1, apcg2)를 출력하는 것을 특징으로 한다.(도3 참조)
도6은 도5에 도시된 카스레이턴시 모드 감지부를 나타내는 회로도이다.
도6을 참조하여 살펴보면, 카스레이턴시 모드 감지부(100)는 셋팅된 카스레이턴시 모드(예를 들어 CL=3)가 2개의 연속된 카스레이턴시 모드(CL=2,3)중 하나인 경우에 하나의 카스레이턴시 제어신호(CL_S1)를 활성화시켜 출력하는 다수의 단위 카스레이턴시 모드감지부(110,120)를 구비한다.
단위 카스레이턴시 모드감지부(110)는 제1 카스레이턴시 모드 신호(CL2)와 제1 카스레이턴시 모드(CL)와 연속되는 제2 카스레이턴시 모드 신호(CL3)를 논리곱하여 출력하는 논리곱 로직게이트(ND4)를 구비한다. 여기서의 카스레이턴시 모드 감지부(100)는 카스레이턴시 모드(CL=2 ~ 5)까지 동작되는 메모리 장치에 대한 일예를 도시한 것으로, 보다 더 넓은 범위의 카스레이턴시 모드인 경우(예를 들어 CL=2~9)는 단위 카스레이턴시 모드감지부를 더 구비하면 된다. 또한 적용되는 메모리 장치에 따라서 입력되는 카스레이턴시 모드 신호를 서로 다르게 조합할 수도 있다.
도7은 도5에 도시된 오토프리차지 타이밍디코더를 나타내는 회로도이다.
도7을 참조하여 살펴보면, 오토프리차지 타이밍 디코더(300)는 조정신호(apcg1, apcg2)를 디코딩하여 출력하는 내부디코더(310)와, 내부디코더(310)에서 출력되는 다수의 신호와 다수의 상기 카스레이턴시 모드 제어신호(Cl_S1,CL_S2)를 각각 논리곱하여 출력하는 신호조합부(320)를 구비한다.
도8은 도5에 도시된 오토프리차지 타이밍제어부를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 오토프리차지 타이밍제어부(400)는 다수의 단위지연부(411 ~ 414)를 구비하여, 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)에 대응하는 갯수의 단위지연부(예를 들어 B인 경우 2개의 단위지연부)로 오토프리차지 실행신호(apcgpb)를 통과시켜 출력하기 위한 지연블럭(410)과, 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D) 모두가 비활성화상태에서는 오토프리차지 실행신호(apcgpb)를 전달하고, 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호(A~D)중 적어도 하나가 활성화된 상태에서는 지연블럭(410)의 출력을 전달하는 신호출력부(420)를 구비한다.
지연블럭(410)은 오토프리차지 실행신호(apcgpb)를 지연시켜 출력하는 지연부(411)와, 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)중 제1 출력신호(A)에 턴온되어 지연부(411)의 출력을 전달하는 전송게이트(T1)와, 지연부(411)의 출력을 지연시켜 출력하는 지연부(412)와, 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)중 제2 출력신호(B)에 턴온되어 지연부(412)의 출력을 전달하는 전송게이트(T2)와, 지연부(412)의 출력을 지연시켜 출력하는 지연부(413)와, 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)중 출력신호(C)에 턴온되어 지연부(413)의 출력을 전달하는 전송게이트(T3)와, 지연부(413)의 출력을 지연시켜 출력하는 지연부(414)와, 오토프 리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)중 출력신호(D)에 턴온되어 지연부(414)의 출력을 전달하는 전송게이트(T4)와, 전송게이트(T1~T4)의 출력을 래치하기 위한 래치(I31,I32)를 구비한다.
신호출력부(420)는 오토프리차지 타이밍디코더(300)에서 출력되는 다수의 출력신호(A~D)를 논리합하여 입력받는 논리합 로직게이트(NOR1,I34)와, 논리합 로직게이트(NOR1,I34)의 출력이 로우레벨인 경우 턴온되어 오토프리차지 실행신호(apcgpb)를 전달하는 전송게이트(T6)와, 논리합 로직게이트(NOR1,I34)가 하이레벨인 경우 턴온되어 지연블럭(410)의 출력을 전달하는 전송게이트(T5)를 구비한다.
이하에서는 도5 내지 도8을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.
먼저 카스레이턴시 모드 감지부(100)은 셋팅된 카스레이턴시 모드에 대응하여 입력되는 모드신호(CL2 ~ CL9)를 감지하여 대응하는 카스레이턴시 제어신호(CL_S1, CL_S2)를 활성화시켜 출력한다. 현재 셋팅된 카스레이턴시 모드가 CL=3 이라면 카스레이턴시 제어신호(CL_S1)를 활성화시켜 출력하게 되는 것이다.
한편, 타이밍 조정부(200)는 오토프리차지 동작 타이밍을 조정하기 위한 조정신호(apcg1,apcg2)를 앤코딩하여 출력한다. 타이밍조정부(200)는 통상 다수의 퓨즈를 구비하고, 구비된 퓨즈를 선택적으로 블로잉함으로 조정신호(apcg1,apcg2)를 엔코딩(apcg1,apcg2)하여 출력하고 있다.
이어서 오토프리차지 타이밍디코더(300)는 내부디코더(310)에서 조정신호(apcg1,apcg2)를 디코딩하여 출력하고, 신호조합부(310)에서는 내부디코더에서 출력되는 디코딩된 신호와 카스레이턴시 제어신호(CL_S1, CL_S2)를 논리곱하여 출력신호(A~D)중 하나를 활성화시켜 출력한다.
이어서 프리차지 타이밍제어부(400)는 타이밍디코더(300)에서 입력되는 신호(A~D)중 활성화된 하나의 신호에 대응하는 지연값만큼 프리차지 실행신호(apcpb)를 지연시켜 출력한다.
예를 들어 타이밍디코더(300)에서 입력되는 신호(A~D)중 세번째 신호(C)가 활성화되어 입력된다면 전송게이트(T3,T5)는 턴온되고, 나머지 전송게이트(T1,T2,T4,T6)은 턴온된다. 따라서 오토프리차지 실행신호(apcgpb)는 지연부(411,412,413)을 통과하여 출력되는 것이다. 만약 타이밍디코더(300)에서 입력되는 신호(A~D) 모두가 비활성화상태라면 전송게이트(T6)만 턴온되고, 나머지 전송게이트(T1 ~ T5)는 턴오프상태가 되어 지연시간없이 오토프리차지 실행신호(pacgpb)는 바로 출력되는 것이다.
프리차지 타이밍제어부(400)에서 출력되는 신호(pc)가 활성화되어 출력되면 메모리 장치는 오토프리차지 동작을 수행하게 된다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 메모리 장치는 오토프리차지 동작을 수행하기 위한 신호를 생성하여 출력하는 데 있어서, 카스레이턴시 모드에 따라서 조절하여 출력하게 된다. 이로 인하여 메모리 장치의 카스레이턴 모드가 변하더라도 적절한 타이밍에 오토프리차지 동작을 수행할 수 있는 것이다.
전술한 바와 같이 오토프리치 동작을 카스레이턴시 모드에 따라 적절하게 수 행할 수 있다는 것을 라이트회복시간을 카스레이턴시 모드에 따라서 조절할 수 있는 것을 말한다. 즉, 본 발명의 메모리 장치는 카스레이턴시 모드가 변하여 라이트회복시간을 변화시켜할 필요가 있을 때, 별도의 설계 변경없이 라이트 회복시간(tWR)을 변화시킬 수 있게 되는 것이다.
카스레이턴시 모드를 변화시키는 주된 이유는 동작클럭의 주파수가 변화하기 때문인데, 본 발명의 메모리 장치는 동작클럭 주파수의 변화에 따라 적절하게 라이트회복시간(tWR)을 조절할 수 있어 동작클럭의 주파수가 변화되어 카스레이턴시 모드가 변화하더라도 신뢰성있고 안정적으로 동작을 기대할 수 있는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 메모리 장치의 카스레이턴시 모드가 변화하더라도 변화한카스레이턴시 모드에 따라 적절한 타이밍에 프리차지 동작을 수행하게 하여 라이트회복시간을 조절할 수 있게 되었다. 이로 인하여 다양한 카스레이턴시 모드가 적용되는 메모리 장치에서 필요에 따라 라이트회복시간을 조절함으로서, 동작주파수가 변화되어 카스레이턴시 모드가 변화되더라도, 안정적인 메모리 장치의 동작을 기대할 수 있다.

Claims (11)

  1. 셋팅된 카스레이턴시 모드에 대응하여 카스레이턴시 제어신호를 출력하는 카스레이턴시 모드 감지수단; 및
    오토프리차지 동작의 실행타이밍을 상기 카스레이턴시 제어신호에 대응하여 조절하기 위한 오토프리차지 제어수단
    을 구비하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 오토프리차지 제어수단은
    상기 오토프리차지 동작의 실행타이밍을 조정하기 위한 조정신호를 출력하는 타이밍조정부;
    상기 카스레이턴시 제어신호와 상기 조정신호를 디코딩하여 다수의 출력신호중 선택된 하나를 활성화시켜 출력하는 오토프리차지 타이밍디코더; 및
    오토프리차지 동작을 수행하기 위한 오트프리차지 실행신호의 출력타이밍을상기 오토프리차지 타이밍디코더의 출력신호에 응답하여 조절하기 위한 오트프리차지 타이밍제어부를 구비하는 것을 특징으로 하는 메모리 장치.
  3. 제 2 항에 있어서,
    상기 타이밍조정부는
    다수의 퓨즈를 구비하고, 퓨즈의 블로잉 여부에 의해 엔코딩된 상기 조정신호를 출력하는 것을 특징으로 하는 메모리 장치.
  4. 제 2 항에 있어서,
    카스레이턴시 모드 감지수단은
    셋팅된 카스레이턴시 모드가 소정개수의 연속된 카스레이턴시 모드중 하나인 경우에 하나의 카스레이턴시 제어신호를 활성화시켜 출력하는 다수의 단위 카스레이턴시 모드감지부를 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제 4 항에 있어서,
    상기 단위 카스레이턴시 모드감지부는
    제1 카스레이턴시 모드 신호와 상기 제1 카스레이턴시 모드와 연속되는 제2 카스레이턴시 모드 신호를 논리곱하여 출력하는 논리곱 로직게이트를 구비하는 것을 특징으로 하는 메모리 장치.
  6. 제 2 항에 있어서,
    상기 오토프리차지 타이밍 디코더는
    상기 조정신호를 디코딩하여 출력하는 내부디코더; 및
    상기 내부디코더에서 출력되는 다수의 신호와 다수의 상기 카스레이턴시 모드 제어신호를 각각 논리곱하여 출력하는 신호조합부를 구비하는 것을 특징으로 하는 메모리 장치.
  7. 제 6 항에 있어서,
    상기 오토프리차지 타이밍 제어부는
    다수의 단위지연부를 구비하여, 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호에 대응하는 갯수의 단위지연부로 상기 오토프리차지 실행신호를 통과시켜 출력하기 위한 지연수단; 및
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호 모두가 비활성화상태에서는 상기 오토프리차지 실행신호를 전달하고, 상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호중 적어도 하나가 활성화된 상태에서는 상기 지연수단의 출력을 전달하는 신호출력부를 구비하는 것을 특징으로 하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 지연수단은
    상기 오토프리차지 실행신호를 지연시켜 출력하는 제1 지연부;
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호중 제1 출력신호에 턴온되어 상기 제1 지연부의 출력을 전달하는 제1 전송게이트;
    상기 제1 지연부의 출력을 지연시켜 출력하는 제2 지연부;
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호중 제2 출력신호에 턴온되어 상기 제2 지연부의 출력을 전달하는 제2 전송게이트;
    상기 제2 지연부의 출력을 지연시켜 출력하는 제3 지연부;
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호중 제3 출력신호에 턴온되어 상기 제3 지연부의 출력을 전달하는 제3 전송게이트;
    상기 제3 지연부의 출력을 지연시켜 출력하는 제4 지연부;
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호중 제4 출력신호에 턴온되어 상기 제4 지연부의 출력을 전달하는 제4 전송게이트; 및
    상기 제1 내지 제4 전송게이트의 출력을 래치하기 위한 래치를 구비하는 것을 특징으로 하는 메모리 장치.
  9. 제 7 항에 있어서,
    상기 신호출력부는
    상기 오토프리차지 타이밍디코더에서 출력되는 다수의 출력신호를 논리합하여 입력받는 논리합 로직게이트;
    상기 논리합 로직게이트의 출력이 로우레벨인 경우 턴온되어 상기 오토프리차지 실행신호를 전달하는 제1 전송게이트; 및
    상기 논리합 로직게이트의 출력이 하이레벨인 경우 턴온되어 상기 지연수단의 출력을 전달하는 제2 전송게이트를 구비하는 것을 특징으로 하는 메모리 장치.
  10. 삭제
  11. 카스레이턴시 모드를 가지고 있는 메모리 장치의 구동방법에 있어서,
    셋팅된 카스레이턴시 모드를 감지하는 제1 단계;
    상기 제1 단계에서 감지한 카스레이턴시 모드에 대응하는 지연신호를 출력하는 제2 단계;
    상기 지연신호에 대응하는 갯수의 단위지연부를 활성화시켜, 오토프리차지 신호를 상기 활성화된 단위지연부에 의해 지연시켜 출력하는 제3 단계; 및
    상기 오토프리차지 신호에 대응하여 오토프리차지 동작을 수해아는 제4 단계를 포함하여,
    셋팅된 카스레이턴시 모드에 대응하여 프리차지 동작 타이밍을 조절하는 것을 특징으로 하는 메모리 장치의 구동방법.
KR1020030076796A 2003-10-31 2003-10-31 카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치 KR100543930B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030076796A KR100543930B1 (ko) 2003-10-31 2003-10-31 카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치
US10/877,038 US7057951B2 (en) 2003-10-31 2004-06-24 Semiconductor memory device for controlling write recovery time
TW093118421A TWI267081B (en) 2003-10-31 2004-06-25 Semiconductor memory device for controlling write recovery time
US13/335,234 USRE44218E1 (en) 2003-10-31 2011-12-22 Semiconductor memory device for controlling write recovery time
US13/892,840 US8804447B2 (en) 2003-10-31 2013-05-13 Semiconductor memory device for controlling write recovery time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076796A KR100543930B1 (ko) 2003-10-31 2003-10-31 카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치

Publications (2)

Publication Number Publication Date
KR20050041580A KR20050041580A (ko) 2005-05-04
KR100543930B1 true KR100543930B1 (ko) 2006-01-20

Family

ID=34545652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076796A KR100543930B1 (ko) 2003-10-31 2003-10-31 카스레이턴시에 따라서 라이트회복시간의 조절이 가능한메모리 장치

Country Status (3)

Country Link
US (3) US7057951B2 (ko)
KR (1) KR100543930B1 (ko)
TW (1) TWI267081B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593149B1 (ko) * 2005-05-12 2006-06-28 주식회사 하이닉스반도체 안정적인 오토 프리차지 신호를 발생하는 반도체 메모리장치의 클럭 동기형 오토 프리차지 제어 회로
US7609584B2 (en) * 2005-11-19 2009-10-27 Samsung Electronics Co., Ltd. Latency control circuit and method thereof and an auto-precharge control circuit and method thereof
KR100699406B1 (ko) 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법
KR100746620B1 (ko) * 2006-06-29 2007-08-08 주식회사 하이닉스반도체 오토프리차지 신호 생성회로
KR100875671B1 (ko) * 2006-09-27 2008-12-26 주식회사 하이닉스반도체 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100925030B1 (ko) * 2007-04-03 2009-11-03 주식회사 하이닉스반도체 신호 선택회로 및 이를 포함하는 반도체 메모리장치
KR20090098295A (ko) * 2008-03-13 2009-09-17 주식회사 하이닉스반도체 입력 래치회로
US8040747B2 (en) * 2009-12-30 2011-10-18 Hynix Semiconductor Inc. Circuit and method for controlling precharge in semiconductor memory apparatus
KR20210041158A (ko) 2019-10-04 2021-04-15 삼성전자주식회사 기입 오류가 발생한 데이터를 복구하는 메모리 시스템 및 호스트의 동작 방법
US11232830B1 (en) * 2020-12-11 2022-01-25 Micron Technology, Inc. Auto-precharge for a memory bank stack

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36532E (en) * 1995-03-02 2000-01-25 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having an auto-precharge function
JP3272914B2 (ja) * 1995-08-31 2002-04-08 富士通株式会社 同期型半導体装置
US6487648B1 (en) * 1999-12-15 2002-11-26 Xilinx, Inc. SDRAM controller implemented in a PLD
CA2307240C (en) * 2000-05-01 2011-04-12 Mosaid Technologies Incorporated Matchline sense circuit and method
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
US7697343B2 (en) * 2007-09-27 2010-04-13 Intel Corporation Circuit and method for pre-charging from both ends of an array in a read operation in NAND flash memory
US7733724B2 (en) * 2007-11-30 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling global bit line pre-charge time for high speed eDRAM

Also Published As

Publication number Publication date
TWI267081B (en) 2006-11-21
US8804447B2 (en) 2014-08-12
USRE44218E1 (en) 2013-05-14
KR20050041580A (ko) 2005-05-04
US20050099837A1 (en) 2005-05-12
TW200519946A (en) 2005-06-16
US20130242679A1 (en) 2013-09-19
US7057951B2 (en) 2006-06-06

Similar Documents

Publication Publication Date Title
US7512033B2 (en) Apparatus and method for controlling clock signal in semiconductor memory device
US8804447B2 (en) Semiconductor memory device for controlling write recovery time
JP2006048917A (ja) 半導体メモリ装置
KR100387530B1 (ko) 에코 클럭 경로를 가지는 반도체 메모리 장치
JP2003331582A (ja) センスアンプイネーブル信号発生回路及びこれを含む半導体メモリ装置
KR100297708B1 (ko) 클락동기프리차아지데이터입출력선을가지는반도체메모리장치및이를이용한데이터입출력선프리차아지방법
KR100540484B1 (ko) 라이트회복시간이 줄어든 메모리 장치
KR100668755B1 (ko) 반도체 장치
KR20000020012A (ko) 칼럼 선택 속도가 개선된 칼럼 선택 라인 구동회로와 이를 구비한 메모리 장치 및 그들의 구동방법
US9336844B2 (en) Semiconductor device
US7733739B2 (en) Synchronous semiconductor memory device
US5970021A (en) Synchronous semiconductor memory device having function of inhibiting output of invalid data
KR100523507B1 (ko) 반도체메모리장치
KR100391151B1 (ko) 동기 반도체 메모리 장치 및 그의 동작방법
US5648932A (en) Output control circuit for semiconductor memory
US6310823B1 (en) Circuit for generating internal column strobe signal in synchronous semiconductor memory device
KR100582411B1 (ko) 출력되는 데이터의 스큐 및 타이밍 에러를 방지할 수 있는반도체 메모리 장치
US8149636B2 (en) Semiconductor memory device with pulse width determination
KR100646941B1 (ko) 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
KR100593149B1 (ko) 안정적인 오토 프리차지 신호를 발생하는 반도체 메모리장치의 클럭 동기형 오토 프리차지 제어 회로
KR100668750B1 (ko) 반도체 장치의 데이터 입력회로
KR100892342B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치
KR20010070377A (ko) 반도체 집적 회로
US20070080722A1 (en) Buffer
KR0172248B1 (ko) 센싱 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee