KR100541553B1 - 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자및 그 제조 방법 - Google Patents

Abstract

소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자를 제공한다. 이 소자는, 반도체 기판, 상기 반도체 기판 내에 형성되되, 상대적으로 폭이 넓은 상부영역 및 상대적으로 폭이 좁은 하부영역으로 이루어지는 소자분리막을 포함한다. 또한, 이 소자는 상기 소자분리막의 상부영역 및 하부영역 사이의 상기 반도체 기판 내에 형성되어 상기 소자분리막의 하부영역을 둘러싸는 제1 도핑영역을 포함한다.

소자분리, 트렌치, 상부영역, 하부영역, 도핑영역

Description

소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자 및 그 제조 방법{Semiconductor device having a doped region surrounding an isolation layer and a method of fabricating the same}

도 1은 종래 반도체 소자의 구조를 보이는 단면도이다.

도 2는 본 발명의 실시예에 따른 반도체 소자의 구조를 보이는 단면도이다.

도 3a는 본 발명의 실시예에 따른 반도체 소자의 트렌치들 및 도핑영역의 위치 관계를 설명하기 위한 평면도이다.

도 3b는 도 3a의 'I' 선을 따른 단면도이다.

도 4a 내지 도 4f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 보이는 단면도들이다.

* 도면의 주요 부분에 대한 도면 부호의 설명 *

100: 반도체 기판 110: 패드 산화막

120: 산화방지막 130, 135, 160: 도핑영역

140: 스페이서 150: 절연막

200: 소자분리막 210: 상부영역

220: 하부영역 t1, t2: 트렌치

본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자 및 그 제조 방법에 관한 것이다.

반도체 소자의 집적도 향상에 따라 소자분리영역 또한 감소되고 있다. 종래 반도체 소자의 소자분리막은 기판을 국부적으로 산화시키는 로코스(Local Oxidation of Silicon, LOCOS) 공정으로 형성한다. 그러나, 로코스 공정으로 형성된 소자분리막은 가장자리 부분에 버즈 빅(bird's beak)이 형성되어 소자분리막의 면적을 증대시키면서 누설전류를 발생시키는 문제점이 있다.

이에 따라, STI(shallow trench isolation) 공정을 이용하여 소자분리막을 좁게 형성하는 방법이 이용되고 있다.

도 1은 종래 STI 공정에 따라 형성된 소자분리막을 갖는 반도체 소자를 보이는 단면도이다. 상기 반도체 소자는 반도체 기판(10) 내에 형성된 트렌치(t) 및 상기 트렌치(t)를 채우는 소자분리막(11)을 포함한다. 또한 상기 반도체 소자는, 상기 소자분리막(11)에 인접한 상기 반도체 기판(10) 내에 형성된 도핑영역(12)을 포함할 수 있다.

상기 도핑영역(12) 내의 도펀트들(dopants)은 후속되는 열처리 과정에서 확산된다. 이에 따라 도핑영역(12)의 저면은 점점 더 깊어진다. 도 1에서 도면부호 'A' 및 'B'는 확산 전, 후 도핑영역(12)의 저면의 위치를 나타낸다. 따라서, 트렌치(t)의 깊이(d1)는 확산 후 도핑영역(12)의 깊이(d2) 보다 깊어야 한다.

이와 같이 종래 STI 공정에 따라 형성된 소자분리막(11)의 소자분리 특성은 실재 트렌치 깊이(d1)에 의존한다. 따라서, 소자의 집적도가 높아질수록 트렌치(t)가 좁아지고 깊어질 수밖에 없다. 그에 따라, 좁고 깊은 트렌치(t) 내에 소자분리막(11)이 불량하게 매립되어 보이드(V)가 발생하는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자를 제공하는데 있다.

본 발명이 이루고자 하는 또 다른 기술적 과제는, 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자의 제조 방법을 제공하는데 있다.

본 발명의 실시예는 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자를 제공한다. 이 소자는, 반도체 기판, 상기 반도체 기판 내에 형성되되, 상대적으로 폭이 넓은 상부영역 및 상대적으로 폭이 좁은 하부영역으로 이루어지는 소자분리막을 포함한다. 또한, 이 소자는 상기 소자분리막의 상부영역 및 하부영역 사이의 상기 반도체 기판 내에 형성되어 상기 소자분리막의 하부영역을 둘러싸는 제1 도핑영역을 포함한다.

본 발명의 다른 실시예는 소자분리막을 둘러싸는 도핑영역을 구비하는 반도체 소자의 제조 방법을 제공한다. 이 방법은, 반도체 기판을 선택적으로 식각하여 제1 트렌치를 형성하는 것을 포함한다. 상기 제1 트렌치 저면에 제1 도핑영역을 형성한다. 상기 제1 트렌치 측면에 스페이서를 형성한다. 상기 스페이서 사이에 노출 된 상기 제1 트렌치 저면의 상기 반도체 기판을 선택적으로 식각하여 상기 제1 트렌치로부터 연장되는 제2 트렌치를 형성한다. 상기 제1 트렌치 및 상기 제2 트렌치를 채우며 상기 스페이서 저면의 상기 반도체 기판에 잔류하는 도핑영역으로 둘러싸이는 소자분리막을 형성한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명에 따른 반도체 소자의 구조를 보이는 단면도이다. 상기 반도체 소자는, 반도체 기판(100), 상기 반도체 기판(100) 내에 형성된 제1 트렌치(t1), 상기 제1 트렌치(t1) 저면에 형성되어 상기 제1 트렌치(t1) 보다 폭이 좁은 제2 트렌치(t2)를 포함한다. 소자분리막(200)은 상기 제1 트렌치(t1) 및 상기 제2 트렌치(t2)를 채운다. 이에 따라, 상기 소자분리막(200)은 상대적으로 폭이 넓은 상부영역(210) 및 상대적으로 폭이 좁은 하부영역(220)을 갖는다. 또한, 상기 반도체 소자는 상기 소자분리막(200)의 상부영역(210) 및 하부영역(220) 사이의 상기 반도체 기판(100) 내에 형성된 제1 도핑영역(135)을 포함한다. 또한, 상기 반도체 소자는 상기 소자분리막(200) 양단의 상기 반도체 기판(100) 내에 형성된 제2 도핑영역(160)을 포함할 수도 있다. 상기 제2 도핑영역(160)은 트랜지스터의 소오 스/드레인을 이룰 수 있다. 상기 제1 도핑영역(135)과 상기 제2 도핑영역(160)은 서로 반대 도전형으로 형성하는 것이 바람직하다.

상기 제1 도핑영역(135)은 상기 소자분리막(200)의 하부영역(220)을 둘러싼다. 도 3a는 상기 반도체 기판(100) 내의 상기 제1 및 제2 트렌치들(t1, t2)과 상기 도핑영역(135)의 위치관계를 설명하기 위한 평면도이고, 도 3b는 도 3a의 'I' 선을 따른 단면도이다. 도 3a 및 도 3b에 보이는 바와 같이, 상기 도핑영역(135)은 제1 트렌치(t1)와 제2 트렌치(t2) 사이의 상기 반도체 기판(100) 내에 형성된다. 따라서, 상기 제1 트렌치(t1) 및 상기 제2 트렌치(t2)를 채우는 소자분리막(200)의 하부영역(220)은 상기 제1 도핑영역(135)에 의해 둘러싸일 수 있다.

이와 같이 본 발명에 따른 반도체 소자는 소자분리막(200)이 제2 도핑영역(160)과 반대 도전형을 갖는 제1 도핑영역(135)으로 둘러싸임에 따라 제2 도핑영역들(160)을 보다 효과적으로 분리할 수 있다. 이에 따라, 열처리 과정에서 제2 도핑영역(160) 내의 도펀트들이 확산될 경우에도 보다 효과적으로 소자분리를 이룰 수 있다. 도 2에서 도면부호 'C' 및 'D'는 각각 확산 전, 후의 제2 도핑영역(160)의 저면을 나타낸다.

이하, 도 2 그리고 도 4a 내지 도 4f를 참조하여 본 발명의 실시예에 따른 반도체 소자 제조 방법을 설명한다.

먼저 도 4a를 참조하면, 실리콘 기판 등과 같은 반도체 기판(100) 상에 패드산화막(110) 및 산화방지막(120)을 차례로 적층한다. 이어서, 상기 산화방지막(120) 상에 소자분리영역을 오픈시키는 포토레지스트 패턴(PR)을 형성한 다.

본 발명의 실시예에 따라 상기 산화방지막(120)은 실리콘 질화막으로 형성할 수 있다. 상기 패드 산화막(110)은 상기 산화방지막(120)과 상기 반도체 기판(100) 사이의 스트레스를 완충시키기 위하여 형성한다. 따라서, 상기 산화방지막(120)을 이루는 물질에 따라 상기 패드 산화막(110)의 형성은 생략될 수 있다.

도 4b를 참조하면, 상기 포토레지스트 패턴(PR)을 식각마스크로 상기 산화방지막(120) 및 상기 패드산화막(110)을 패터닝하여, 산화방지막 패턴(125) 및 패드 산화막 패턴(115)을 형성한다. 이어서, 상기 산화방지막 패턴(125) 및 상기 패드 산화막 패턴(115) 형성 후 노출된 상기 반도체 기판(100)을 일부 식각하여 상기 반도체 기판(100) 내에 제1 트렌치(t1)를 형성한다. 다음으로, 상기 제1 트렌치(t1) 저면의 상기 반도체 기판(100) 내에 이온을 주입하여 도핑영역(130)을 형성한다.

도 4c를 참조하면, 상기 포토레지스트 패턴(PR)을 제거하고, 상기 산화방지막 패턴(125), 상기 패드 산화막 패턴(115) 및 상기 제1 트렌치(t1) 측면에 스페이서(140)를 형성한다.

도 4d를 참조하면, 상기 스페이서(140) 사이에 노출된 상기 반도체 기판(100)을 선택적으로 식각하여 상기 제1 트렌치(t1) 저면으로부터 연장되는 제2 트렌치(t2)를 형성한다. 상기 제2 트렌치(t2)의 형성에 따라, 일부 도핑영역(135) 만이 상기 제1 트렌치(t1)와 제2 트렌치(t2) 사이의 상기 반도체 기판(100) 내에 잔류한다.

도 4e를 참조하면, 상기 제1 트렌치(t1) 및 상기 제2 트렌치(t2)를 채우는 절연막(150)을 형성한다. 이에 따라, 상기 제1 트렌치(t1)의 측면 상에 잔류하는 상기 스페이서(140) 및 상기 절연막(150)을 포함하는 소자분리막(200)이 얻어진다.

도 4f를 참조하면, 상기 산화방지막 패턴(125) 및 상기 패드 산화막 패턴(115)을 제거한다.

이후, 도 2에 보이는 바와 같이 상기 소자분리막(200) 양단의 상기 반도체 기판(100) 내에 제2 도핑영역(160)을 형성할 수도 있다.

상기와 같이 이루어지는 본 발명은 소자분리막을 둘러싸는 이온주입영역을 형성함에 따라 트렌치의 깊이의 증가없이도 소자분리특성을 보다 향상시킬 수 있다.

Claims (6)

1. 반도체 기판;

   상기 반도체 기판 내에 형성되되, 상대적으로 폭이 넓은 상부영역 및 상대적으로 폭이 좁은 하부영역으로 이루어지는 소자분리막; 및

   상기 소자분리막의 상부영역 및 하부영역 사이의 상기 반도체 기판 내에 형성되어 상기 소자분리막의 하부영역을 둘러싸는 제1 도핑영역을 포함하는 반도체 소자.
2. 제 1 항에 있어서,

   상기 소자분리막 양단의 상기 반도체 기판 내에 형성된 제2 도핑영역을 더 포함하는 반도체 소자.
3. 제 2 항에 있어서,

   상기 제1 도핑영역과 상기 제2 도핑영역의 도전형은 서로 반대인 것을 특징으로 하는 반도체 소자.
4. 반도체 기판을 선택적으로 식각하여 제1 트렌치를 형성하는 단계;

   상기 제1 트렌치 저면에 제1 도핑영역을 형성하는 단계;

   상기 제1 트렌치 측면에 스페이서를 형성하는 단계;

   상기 스페이서 사이에 노출된 상기 제1 트렌치 저면의 상기 반도체 기판을 선택적으로 식각하여 상기 제1 트렌치로부터 연장되는 제2 트렌치를 형성하는 단계; 및

   상기 제1 트렌치 및 상기 제2 트렌치를 채우며 상기 스페이서 저면의 상기 반도체 기판에 잔류하는 도핑영역으로 둘러싸이는 소자분리막을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
5. 제 4 항에 있어서,

   상기 소자분리막 양단의 상기 반도체 기판 내에 제2 도핑영역을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
6. 제 5 항에 있어서,

   상기 제1 도핑영역과 상기 제2 도핑영역은 서로 반대 도전형으로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.

Images