KR100539739B1 - 엘씨디용 스케일러 - Google Patents

엘씨디용 스케일러 Download PDF

Info

Publication number
KR100539739B1
KR100539739B1 KR10-2003-0092712A KR20030092712A KR100539739B1 KR 100539739 B1 KR100539739 B1 KR 100539739B1 KR 20030092712 A KR20030092712 A KR 20030092712A KR 100539739 B1 KR100539739 B1 KR 100539739B1
Authority
KR
South Korea
Prior art keywords
error
signal
line
output
output line
Prior art date
Application number
KR10-2003-0092712A
Other languages
English (en)
Other versions
KR20050060970A (ko
Inventor
박진우
박종범
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0092712A priority Critical patent/KR100539739B1/ko
Publication of KR20050060970A publication Critical patent/KR20050060970A/ko
Application granted granted Critical
Publication of KR100539739B1 publication Critical patent/KR100539739B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 엘씨디용 스케일러에 관한 것으로, 외부 메모리가 없는 엘씨디용 스케일러에서, 출력클럭에 비례하여 입력과 출력의 비를 조절하여 디지탈적으로 버퍼를 조절함으로써, 라인 단위로 에러를 확산시켜 다양한 출력포맷에 대한 적응적으로 대처하도록 한 것이다. 이를 위하여 본 발명은 화소데이터를 입력받아 저장하고, 동기 및 액티브신호에 동기하여 그 화소데이터를 출력하는 라인 메모리와; 상기 라인메모리에 출력되는 화소데이터를, 수직 방향으로 스케일링하고,오차를 연산하기 위한 에러체크신호를 일정주기 간격으로 출력하는 수직포맷변환기(VFC:Verti cal Format Converter)와; 상기 에러체크신호에 의해, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 근거한 에러신호를 연산하여 출력하는 에러연산부와; 상기 에러신호에 의해, 매출력 라인의 주기를 결정하고, 그 매출력 라인의 주기에 근거하여 전체 출력라인의 주기를 결정하기 위한 동기신호 및 액티브신호를 출력하는 동기부를 포함하여 구성한다.

Description

엘씨디용 스케일러{SCALER FOR LCD}
본 발명은 엘씨디용 스케일러에 관한 것으로, 특히 외부 메모리가 없는 엘씨디용 스케일러에서, 출력클럭에 비례하여 입력과 출력의 비를 조절하여 디지탈적으로 버퍼를 조절하도록 한 엘씨디용 스케일러에 관한 것이다.
일반적으로, LCD 모니터는 프리앰프, A/D 컨버터, 스케일러, 마이콤 및 LCD 패널등을 구비하여, PC의 비디오 카드(Video Card)로부터 입력되는 Red, Green, Blue로 이루어지는 영상신호들을 적절히 처리하여 LCD 패널로 출력하게 된다.
이하, 첨부된 도 1을 참조하여, 전술한 LCD 모니터를 이루는 각 구성요소에 대해 개략적으로 살펴 본다. 도 1은 일반적인 모니터의 내부 회로를 개략적으로 도시한 블록도이다.
먼저, 모니터(110)의 구성요소인 프리앰프(Pre-Amp;112)는 PC내에 장착된 비디오 카드(Video Card;100)로부터 Red, Green, Blue의 영상신호를 입력받고, 입력된 영상신호들을 A/D 변환하기에 적합한 레벨로 조정하고, 콘트라스트를 조정하기도 한다.
다음, A/D 컨버터(114)는 전술한 프리앰프에서 적절한 레벨로 조정된 영상신호들을 아날로그 신호에서 디지털 신호로 변환시켜 출력하게 된다. 그 결과, PC로부터 입력된 아날로그의 영상신호들은 8비트의 디지털 신호로 변환되게 된다.
한편, 디지털 비디오 프로세서(Digital Video processor)는, 혹은 스케일러 (Scaler; 116)라고 불리우는 것으로서, A/D 컨버터(114)에서 출력되는 R, G, B 각각의 8 비트 디지털 신호를 LCD 패널(118)에 알맞은 포맷으로 변환하여 준다.
또한, 상기 스케일러(116)는 입력되는 다양한 해상도의 영상신호를 LCD 패널의 해상도로 변경시켜주는 역할도 한다. 즉, 해상도가 800×600인 신호가 입력되면, LCD 패널의 해상도, 예컨대 1024×768에 맞게 입력된 신호를 변경시키게 된다.
즉, 스케일러(116)는 R,G,B의 영상신호를 프리앰프, A/D 컨버터를 통해 입력받아 적절하게 신호처리하여 LCD 패널상에 디스플레이되는 것이다.
상술한 스케일러는, 외부에 메모리가 있어서, 입력영상을 메모리에 저장한 다음, 출력클럭에 동기하여 상기 메모리에 저장한 입력 영상을 읽어들여 스케일링을 한다.
또한, 상기 스케일러의 가격을 줄이기 위하여, 외부에 메모리를 없애고 출력과 입력의 라인/래이트를 맞추기 위하여 출력클럭을 조절하는데, 이렇게 출력클럭을 조절하는 것은 아날로그적으로 구현하기 어려워서 출력과 입력의 라인/래이트가 틀어져서 에러가 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 외부 메모리가 없는 엘씨디용 스케일러에서, 출력클럭에 비례하여 입력과 출력의 비를 조절하여 디지탈적으로 버퍼를 조절함으로써, 라인 단위로 에러를 확산시켜 다양한 출력포맷에 대한 적응적으로 대처하도록 한 엘씨디용 스케일러를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 화소데이터를 입력받아 저장하고, 동기 및 액티브신호에 동기하여 그 화소데이터를 출력하는 라인 메모리와; 상기 라인메모리에 출력되는 화소데이터를, 수직 방향으로 스케일링하고,오차를 연산하기 위한 에러체크신호를 일정주기 간격으로 출력하는 수직포맷변환기(VFC :Vertical Format Converter)와; 상기 에러체크신호에 의해, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 근거한 에러신호를 연산하여 출력하는 에러연산부와; 상기 에러신호에 의해, 매출력 라인의 주기를 결정하고, 그 매출력 라인의 주기에 근거하여 전체 출력라인의 주기를 결정하기 위한 동기신호 및 액티브신호를 출력하는 동기부를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 엘씨디용 스케일러의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
우선, 본 발명은 본 발명이 적용되는 외부 메모리가 제거된 엘씨용 스케일러의 경우에, 입력 1프레임에 대하여 출력이 1프레임으로 고정되어 있고, 스케일링되는 비만큼 입출력 데이터비가 일정해야 하는데, 즉 640×480의 영상이 입력으로 들어오고 출력으로 1024×768의 영상이 나간다면, 입력 1라인에 대한 출력 1라인의 길이의 대한 비로 출력라인 주기를 결정하면 되는 것에 착안하였음을 밝혀두는 바이다.
도2는 본 발명 엘씨디용 스케일러에 대한 구성을 보인 블록도이다.
도2에 도시한 바와같이, 본 발명은 화소데이터(Pixel Data)를 입력받아 저장하고, 동기 및 액티브신호에 동기하여 그 화소데이터(Pixel Data)를 출력하는 라인 메모리(10)와; 상기 라인메모리(10)에서 출력되는 화소데이터(Pixel Data)를, 수직 방향으로 스케일링하고,오차를 연산하기 위한 에러체크신호를 일정주기 간격으로 출력하는 수직포맷변환기(VFC:Vertical Format Converter)(20) 와; 상기 에러체크신호에 의해, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 근거한 에러신호를 연산하여 출력하는 에러연산부(30)와; 상기 에러신호에 의해, 매출력 라인의 주기를 결정하고, 그 매출력 라인의 주기에 근거하여 전체 출력라인의 주기를 결정하기 위한 동기신호 및 액티브신호를 출력하는 동기부(40)로 구성하며, 이와같은 본 발명의 동작을 설명한다.
먼저, 라인메모리(10)는, 화소데이터(Pixel Data)를 입력받아 저장하고, 동기신호 및 액티브신호에 동기하여 그 화소데이터(Pixel Data)를 수직포맷변환기 (VFC:Vertical Format Converter)(20) 에 인가한다.
상기 동기신호는 수평동기신호(H_sync)와 수직동기신호(V_sync)를 포함한다.
이에 따라, 수직포맷변환기(VFC:Vertical Format Converter) 는 상기 라인메모리(10)에서 출력되는 화소데이터(Pixel Data)를, 수직 방향으로 스케일링하고,오차를 연산하기 위한 에러체크신호(Check_Period)를 일정주기 간격으로 출력한다.
이때, 에러연산부(30)는, 상기 수직포맷변환기(VFC:Vertical Format Conver ter)(20)에서 출력되는 에러체크신호(Check_Period)에 의해, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 근거한 에러신호(Period_error)를 연산하여 동기부(40)에 인가한다.
즉, 상기 에러연산부(30)는, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 따라 발생하는 에러들을 누적 연산하여 그 누적 연산한 값을 출력라인 주기의 오차 보상분인 에러신호(Period_error)로 출력한다.
이때, 상기 에러연산부(30)는 초기에 출력라인이 시작하는 위치와 일정주기 간격으로 출력라인이 시작하는 위치의 차를 구한 다음, 그 구한 차이값을 주기로 나누어서 매 라인마다의 에러를 구한다.
이에 따라, 동기부(40)는, 상기 에러연산부(30)에서 출력되는 상기 에러신호 (Period_error)에 의해, 매출력 라인의 주기를 결정하고, 그 매출력 라인의 주기에 근거하여 전체 출력라인의 주기를 결정하기 위한 동기신호 및 액티브신호를 상기 라인메모리(10)에 인가한다.
이때, 상기 동기부(40)는, 상기 매출력 라인의 주기에 맞추어 블랭크 구간을 조절하여 전체 출력라인의 주기를 결정한다.
다시 말해서, 본 발명은 입력신호에 대한 출력신호의 라인주기의 에러를 계속 저장하여, 특정주기 간격으로 에러를 보상하여 지속적으로 라인메모리의 오버 플로우와 언더플로우를 방지함으로써, 원활한 스케일링을 구현한다.
상기 본 발명의 상세한 설명에서 행해진 구체적인 실시 양태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확하게 하기 위한 것으로 이러한 구체적 실시예에 한정해서 협의로 해석해서는 안되며, 본 발명의 정신과 다음에 기재된 특허 청구의 범위내에서 여러가지 변경 실시가 가능한 것이다.
이상에서 상세히 설명한 바와같이 본 발명은, 외부 메모리가 없는 엘씨디용 스케일러에서, 출력클럭에 비례하여 입력과 출력의 비를 조절하여 디지탈적으로 라인 메모리를 조절함으로써, 라인 단위로 에러를 확산시켜 다양한 출력포맷에 대하여 적응적으로 대처하는 효과가 있다.
도1은 일반적인 엘씨디 모니터의 구성을 보인 블록도.
도2는 본 발명 엘씨디용 스케일러의 구성을 보인 블록도.
*****도면의 주요부분에 대한 부호의 설명*****
10:라인메모리 20:수직포맷변환기
30:에러연산부 40:동기부

Claims (4)

  1. 화소데이터를 입력받아 저장하고, 동기 및 액티브신호에 동기하여 그 화소데이터를 출력하는 라인 메모리와;
    상기 라인메모리에 출력되는 화소데이터를, 수직 방향으로 스케일링하고,오차를 연산하기 위한 에러체크신호를 일정주기 간격으로 출력하는 수직포맷변환기 (VFC:Vertical Format Converter) 와;
    상기 에러체크신호에 의해, 초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 근거한 에러신호를 연산하여 출력하는 에러연산부와;
    상기 에러신호에 의해, 매출력 라인의 주기를 결정하고, 그 매출력 라인의 주기에 근거하여 전체 출력라인의 주기를 결정하기 위한 동기신호 및 액티브신호를 출력하는 동기부를 포함하는 것을 특징으로 하는 엘씨디용 스케일러.
  2. 제1 항에 있어서, 에러연산부는,
    초기에 출력라인이 시작하는 위치를 기준으로, 일정주기 간격으로 출력라인이 시작하는 위치를 검사하고, 그 검사결과에 따라 발생하는 에러들을 누적 연산하여 그 누적 연산한 값을 출력라인 주기의 오차 보상분인 에러신호로 출력하는 것을 특징으로 하는 엘씨디용 스케일러
  3. 제2 항에 있어서, 에러연산부는,
    초기에 출력라인이 시작하는 위치와 일정주기 간격으로 출력라인이 시작하는 위치의 차를 구한 다음, 그 구한 차이값을 라인단위의 주기로 나누어서 매 라인마다의 에러를 구하는 것을 특징으로 하는 엘씨디용 스케일러.
  4. 제1 항에 있어서, 동기부는, 상기 매출력 라인의 주기에 맞추어 블랭크 구간을 조절하여 전체 출력라인의 주기를 결정하는 것을 특징으로 하는 엘씨디용 스케일러.
KR10-2003-0092712A 2003-12-17 2003-12-17 엘씨디용 스케일러 KR100539739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092712A KR100539739B1 (ko) 2003-12-17 2003-12-17 엘씨디용 스케일러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092712A KR100539739B1 (ko) 2003-12-17 2003-12-17 엘씨디용 스케일러

Publications (2)

Publication Number Publication Date
KR20050060970A KR20050060970A (ko) 2005-06-22
KR100539739B1 true KR100539739B1 (ko) 2005-12-29

Family

ID=37253602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0092712A KR100539739B1 (ko) 2003-12-17 2003-12-17 엘씨디용 스케일러

Country Status (1)

Country Link
KR (1) KR100539739B1 (ko)

Also Published As

Publication number Publication date
KR20050060970A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR100771616B1 (ko) 투사형 디스플레이 장치 및 그 제어방법
US8896705B2 (en) Measuring device and associated method for measuring response speed of display panel
EP1330131A3 (en) Color non-uniformity correction for lcos
KR20060049768A (ko) 화상의 특징에 따른 계조 특성 제어
US7633494B2 (en) Apparatus and method for controlling display state
KR100609056B1 (ko) 디스플레이장치 및 그 제어방법
EP1081937A3 (en) Image processing apparatus
KR100251151B1 (ko) 디스플레이소자의비선형특성보정장치및그보정방법
KR100539739B1 (ko) 엘씨디용 스케일러
JPH11177847A (ja) 画像調整方法および自動画像調整装置
US8107008B2 (en) Method and system of automatically correcting a sampling clock in a digital video system
CN101404734B (zh) 图像信号处理装置及图像信号处理方法
KR19990025691U (ko) 엘씨디(lcd) 모듈의 감마 특성 자동 보정 장치
JP2008017321A (ja) 画像処理装置及び画像処理方法
KR100225040B1 (ko) 프로젝션 티브이(Projection TV)의 주변부 밝기 보정장치
JP4446527B2 (ja) スキャンコンバータ及びそのパラメータ設定方法
JP2001357394A (ja) 色むら補正データ作成システムおよび画像表示装置
US20140327695A1 (en) Image processing apparatus and control method therefor
JPS6339280A (ja) 画像処理装置
EP1734495B1 (en) Picture signal processing device
KR20050055512A (ko) 에이/디 컨버터 검사용 신호처리시스템 및 신호처리방법
KR100719106B1 (ko) 오프셋/게인 조정장치 및 그 방법
JPH0816128A (ja) ディスプレイ装置
KR100450180B1 (ko) 오차 확산법에 의한 표시 개시 위치의 어긋남을 보정하는표시 개시 위치 보정 회로
JP3451216B2 (ja) 画像表示装置及びサンプリング周波数調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee