KR20050055512A - 에이/디 컨버터 검사용 신호처리시스템 및 신호처리방법 - Google Patents

Abstract

본 발명은 A/D 컨버터의 오프셋과 이득을 보정할 수 있는 신호 처리 시스템에 관한 것이다. 본 발명은 R,G,B 영역중 하나 이상의 영역과 블랙 영역으로 구성되는 테스트 패턴 프레임을 디지털 디스플레이 패널을 통하여 디스플레이하는 신호 처리 시스템에 있어서, 제1 테스트 패턴 신호를 디지털 신호로 변환하는 A/D 컨버터, 디지털 신호를 디지털 디스플레이 패널에 적합한 제2 테스트 패턴 신호로 변환하는 포맷 변환부, A/D 컨버터가 이상적으로 작동할 때 R 영역의 R 계조값, G 영역의 G 계조값 및 B 영역의 B 계조값 중 하나 이상의 계조값과 블랙 영역의 계조값을 저장하는 정보 저장부, 제2 테스트 패턴 신호를 이용하여 R영역, G영역 및 B영역 중 하나 이상의 영역과 블랙 영역으로 분할한 후 각 영역에 포함된 픽셀의 계조값들의 평균값인 APL 값을 계산하는 APL 계산부 및 블랙영역의 APL 값이 정보 저장부에 저장된 블랙 영역의 계조값이 되게 오프셋 값을 보정하고 각 영역의 APL 값이 정보 저장부에 저장된 해당 영역의 계조값이 되도록 이득 값을 보정하는 연산 제어부를 포함하는 것을 특징으로 한다.

Description

에이/디 컨버터 검사용 신호처리시스템 및 신호처리방법{Signal Processing System for Testing A/D Converter and Method thereof}

본 발명은 A/D 컨버터 검사용 신호처리시스템 및 검사방법에 관한 것으로, 더욱 자세하게는 A/D 컨버터를 자동으로 검사할 수 있는 신호처리시스템 및 신호처리방법에 관한 것이다.

LCD 또는 PDP 등과 같은 최근의 디지털 디스플레이 장치는 평판 패널을 이용하여 우수한 화질을 제공할 뿐만 아니라 R,G,B 아날로그 신호와 같은 PC 신호나 S-VHS, Composite 또는 HDTV 신호와 같은 A/V 신호 등을 재생함으로써 다른 장치의 활용도를 극대화시킨다.

이 때, 다른 장치에서 출력된 A/V 신호는 일반적으로 아날로그 신호이며 PC 신호는 아날로그 신호일 경우가 있고 디지털 신호일 경우가 있다. 따라서, 디지털 디스플레이 장치를 통하여 아날로그 신호가 재생되기 위해서는 아날로그 신호가 디지털 신호로 변환되어야 하며, 이러한 신호 변환 과정은 디지털 디스플레이 장치 내에 장착된 A/D 컨버터에 의하여 이루어진다.

아날로그 신호가 정확하게 디지털 신호로 변환되기 위해서는 A/D 컨버터의 오프셋(offset)과 이득(gain)이 정확하게 설정되어야 한다. 그런데, 같은 A/D 컨버터일지라도 변환된 신호들 사이에는 편차가 발생한다. 따라서, 정확한 디지털 신호가 출력되기 위해서는 개별 A/D 컨버터의 오프셋과 이득이 정확하게 설정되어야 하는 어려움이 있다.

이 때, A/D 컨버터의 오프셋과 이득이 설정되기 위해서는 보정용 제어 컴퓨터와 같은 별도의 외부 장치가 사용되거나 개발자 또는 관리자가 직접 수동으로 설정하므로 오프셋과 이득의 설정에 많은 시간이 소요되고 설정 절차의 편의성도 크게 떨어지는 문제점이 발생한다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 디지털 디스플레이 장치에 장착되어 있는 A/D 컨버터를 자동으로 검사 및 보정할 수 있는 신호처리시스템 및 신호처리방법을 제공하기 위한 것이다.

상기 목적을 달성하기 위하여 R,G,B 영역중 하나 이상의 영역과 블랙 영역으로 구성되는 테스트 패턴 프레임을 디지털 디스플레이 패널을 통하여 디스플레이하는 신호 처리 시스템에 있어서, 본 발명에 따른 신호 처리 시스템은 A/D 컨버터, 포맷 변환부, 정보 저장부, APL 계산부 및 연산 제어부를 포함한다.

A/D 컨버터는 제1 테스트 패턴 신호를 디지털 신호로 변환한다.

포맷 변환부는 디지털 신호를 디지털 디스플레이 패널에 적합한 제2 테스트 패턴 신호로 변환한다.

정보 저장부는 A/D 컨버터가 이상적으로 작동할 때 R 영역의 R 계조값, G 영역의 G 계조값 및 B 영역의 B 계조값 중 하나 이상의 계조값과 블랙 영역의 계조값을 저장한다.

APL 계산부는 제2 테스트 패턴 신호를 이용하여 R영역, G영역 및 B영역 중 하나 이상의 영역과 블랙 영역으로 분할한 후 각 영역에 포함된 픽셀의 계조값들의 평균값인 APL 값을 계산한다.

연산 제어부는 블랙영역의 APL 값이 정보 저장부에 저장된 블랙 영역의 계조값이 되게 오프셋 값을 보정하고 각 영역의 APL 값이 정보 저장부에 저장된 해당 영역의 계조값이 되도록 이득 값을 보정한다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.

도 1은 본 발명에 따른 신호처리시스템의 블록 구성도이다. 도 1에 도시된 바와 같이, 신호 발생부(100)로부터 아날로그 PC 신호 형태의 제1 테스트 패턴 신호(test pattern signal)를 입력받는 본 발명의 신호처리시스템은 A/D 컨버터(110), 포맷 변환부(130), 정보 저장부(140), APL(Average Picture Level) 계산부(150) 및 연산 제어부(170)를 포함한다.

〈A/D 컨버터〉

A/D 컨버터(110)는 아날로그 신호 형태의 제1 테스트 패턴 신호를 R,G,B에 해당하는 3개의 채널을 통하여 입력받아 디지털 신호로 변환한다.

〈포맷 변환부〉

포맷 변환부(130)는 변환된 디지털 신호를 PDP 패널이나 LCD 패널 등과 같은 디지털 디스플레이 패널(200)에 알맞은 형태의 RGB 출력 신호인 제2 테스트 패턴 신호로 변환한다.

〈정보 저장부〉

정보 저장부(140)는 상기 A/D 컨버터(110)가 이상적으로 작동할 때 R 영역의 R 계조값, G 영역의 G 계조값 및 B 영역의 B 계조값 중 하나 이상의 계조값과 블랙 영역의 계조값을 저장한다.

〈APL 계산부〉

APL 계산부(150)는 디지털 형태의 제2 테스트 패턴 신호를 입력받은 후 이를 일정 개수의 픽셀을 포함하는 영역으로 분할한 다음 각 영역별로 APL 값을 계산하여 출력한다.

다음으로 도면을 참조하여 A/D 컨버터(110)와 APL 계산부(150)의 동작을 보다 상세히 설명한다.

도 2는 본 발명의 신호처리를 위하여 사용되는 테스트 패턴 신호에 따른 테스트 패턴 프레임의 일례이다. 도 2에 도시된 바와 같이 테스트 패턴 프레임은 4개의 영역으로 나뉘어져 있으며, 괄호 안의 숫자는 해당 영역의 픽셀(pixel)이 가지는 R, G, B의 계조값을 나타낸다.

즉, 블랙 영역의 계조값 조합인 (0,0,0)은 검은 색에 해당하고, R 영역의 계조값 조합인 (255,0,0)은 Red에 해당하고, G 영역의 계조값 조합인 (0,255,0)은 Green에 해당하고, B 영역의 계조값 조합인 (0,0,255)은 Blue에 해당한다.

이 때, 블랙 영역은 A/D 컨버터(110)의 R, G, B에 해당하는 각 채널에 대한 오프셋을 조정하기 위한 것이다. 그리고, A/D 컨버터(110)의 R, G, B에 해당하는 각 채널에 대해 이득을 조정하기 위하여 테스트 패턴 신호에 따라 해당 채널의 계조값이 255인 영역이 디스플레이된다.

만약, 상기 A/D 컨버터(110)가 최적화 되지 않는다면 포맷 변환부(130)에 의하여 출력된 제2 테스트 패턴 신호에 따른 각 영역에 대한 계조값의 조합은 원래의 값과 다르게 된다.

다시 말해서, A/D 컨버터(110)의 오프셋과 이득이 최적화되었을 때, 제2 테스트 패턴 신호를 구성하는 블랙 영역에서 B 영역에 이르는 계조값의 조합은 도2에 도시된 바와 같이 각각 (0,0,0), (255,0,0), (0,255,0) 및 (0,0,255)이 되어야 한다.

이 때, 테스트 패턴 프레임이 도 2와 같이 N개(, N은 정수)의 영역으로 분할되어 있을 경우, APL 계산부(150)는 한 프레임이 디스플레이되는 전체 시간의 1/N에 해당하는 시간이 될 때마다 영역을 분할하고 각 영역별로 APL 값을 계산한다.

예를 들어, 테스트 패턴 프레임이 4개의 영역으로 분할되어 있는 경우, 테스트 패턴 프레임이 디스플레이되는 전체 시간은 16.67ms(초당 60프레임인 경우)이므로 APL 계산부(150)는 4.1675ms(16.67÷4)마다 테스트 패턴 프레임의 영역을 설정한다.

APL 계산부(150)에서 출력하는 APL 값은 테스트 패턴 프레임의 해당 영역에서의 R, G, B 계조값에 대한 평균값으로서 해당 영역의 전반적인 밝기를 나타낸다. 즉, 해당 영역이 가로 m개의 픽셀과 세로 n개의 픽셀을 가지는 영역에 대해서 그 영역의 APL 값은 다음의 수학식1과 같이 계산된다.

APL 값 = ( m x n 개 픽셀의 계조값의 총합) / ( m x n)

따라서, 도 2에 도시된 블랙 영역의 APL 값은 블랙에 대한 APL 값이고, R 영역의 APL 값은 Red의 계조값만을 고려했을 때의 APL 값(APL_R)이고, G 영역의 APL 값은 Green의 계조값만을 고려했을 때의 APL 값이고(APL_G), B 영역의 APL 값은 Blue의 계조값만을 고려했을 때의 APL(APL_B)이다.

〈연산 제어부〉

연산 제어부(170)는 APL 계산부(150)로부터 얻은 영역별 APL 값을 이상적인 영역별 APL 값과 비교하여 R,G,B 채널별로 오프셋과 이득의 가감 정도를 계산하고 계산된 가감정도에 해당하는 보정 명령을 A/D 컨버터(110)에 전달한다.

이 때, 이상적인 영역별 APL 값이란 A/D 컨버터(110)가 최적화되어 이상적으로 작동할 때, 포맷 변환부(130)에 의하여 출력된 제2 테스트 패턴 신호를 이용하여 계산되는 각 영역별 APL 값을 의미한다.

도 3은 본 발명에 따른 A/D 컨버터 검사용 신호처리방법을 도시한 순서도이다. 도 3에 도시된 순서도는 도 2에 도시된 테스트 패턴 프레임의 블랙 영역과 R 영역의 APL 값을 이용하여 A/D 컨버터(110)의 R 채널에 대한 오프셋과 이득을 보정하기 위한 것이다.

먼저, 연산 제어부(170)는 A/D 컨버터(110)의 R 채널에 대한 오프셋 값을 최대값으로 설정한다(S210).

다음으로 연산 제어부(170)는 포맷 변환부(130)로부터 출력된 제2 테스트 패턴 신호를 이용하여 블랙 영역의 APL_R 값을 계산하고, 이 APL_R 값이 0보다 크지 판단한다(S220).

A/D 컨버터(110)가 최적화되어 이상적으로 작동한다면, 포맷 변환부(130)를 통하여 출력된 제2 테스트 패턴 신호에 따른 블랙 영역의 APL_R 값은 0과 같아야 하므로 연산 제어부(170)가 블랙 영역의 APL_R 값이 0보다 큰 지를 판단한다. 또한, 연산 제어부(170)는 오프셋 값은 음의 값이 될 수도 있기 때문에 A/D 컨버터의 오프셋 값을 최대값으로 설정한다.

연산 제어부(150)의 판단 결과 포맷 변환부(130)로부터 출력된 제2 테스트 패턴 신호에 따른 블랙 영역의 APL_R 값이 0보다 크면 연산 제어부(170)는 A/D 컨버터의 오프셋 값을 1감소시킨다(S230).

계속해서 연산 제어부(170)는 A/D 컨버터(110)와 포맷 변환부(130)를 통하여 출력된 제2 테스트 패턴 신호에 따른 블랙 영역의 APL_R이 0보다 큰 지를 판단한다(S220).

만약, APL_R 값이 0과 같으면 연산 제어부(170)는 A/D 컨버터(110)의 오프셋 값이 최적화 되었다고 판단하여 이득 보정 과정을 진행하고, APL_R 값이 0과 같지 않으면 다시 S230을 수행한다.

연산 제어부(170)는 A/D 컨버터(110)의 이득값을 최소값으로 설정한다(S240).

이후 연산 제어부(170)는 이득값이 최소값으로 설정된 A/D 컨버터(110)와 포맷 변환부(130)를 통하여 출력된 제2 테스트 패턴 신호에 따른 APL_R 값을 상기 수학식1에 따라 계산하여 255보다 작은 지를 판단한다(S250).

즉, A/D 컨버터(110)의 이득이란 최소 계조에서 최대 계조를 잇는 직선의 기울기를 의미하므로 앞서의 단계에서 APL_R이 0이 되었을 경우 오프셋이 최적화되었으므로 APL_R이 255가 되면 게인이 최적화된다. 또한, 이득은 1보다 클 수 있으므로 초기의 이득값 설정은 최소값으로 한다.

연산 제어부(170)는 제2 테스트 패턴 신호에 따른 R 영역의 APL_R 값이 255보다 작으면 이득값을 1 증가시킨다(S260).

이후 연산 제어부(170)는 APL_R 값이 255가 될 때가지 이득값을 1씩 증가시킨다.

이러한 과정을 통하여 제2 테스트 패턴 신호에 따른 R 영역의 APL_R 값이 255가 되면 연산 제어부(170)는 A/D 컨버터(110)의 게인값이 최적화되었다고 판단하여 종료한다.

이와 같이 A/D 컨버터(110)의 G 채널에 대한 오프셋 값과 이득값은 블랙 영역과 G 영역의 APL_G 값을 이용하여 보정되고, A/D 컨버터(110)의 B 채널에 대한 오프셋 값과 이득값은 블랙 영역과 B 영역의 APL_B 값을 이용하여 보정된다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서와 같이 본 발명에 따른 A/D converter의 자동 검사 시스템 및 자동 검사 방법은 신호 발생부를 제외한 별도의 외부 장치의 자동으로 A/D 컨버터의 각 채널에 대한 오프셋값과 이득값을 보정할 수 있음으로써 A/D 컨버터 보정의 효율성과 편의성을 향상시킨다.

도 1은 본 발명에 따른 신호처리시스템의 블록 구성도이다.

도 2는 본 발명의 신호처리를 위하여 사용되는 테스트 패턴 신호에 따른 테스트 패턴 프레임의 일례이다.

도 3은 본 발명에 따른 A/D 컨버터 검사용 신호처리방법을 도시한 순서도이다.

Claims (8)

1. R,G,B 영역중 하나 이상의 영역과 블랙 영역으로 구성되는 테스트 패턴 프레임을 디지털 디스플레이 패널을 통하여 디스플레이하는 신호 처리 시스템에 있어서,

   상기 신호 처리 시스템은,

   제1 테스트 패턴 신호를 디지털 신호로 변환하는 A/D 컨버터;

   상기 디지털 신호를 상기 디지털 디스플레이 패널에 적합한 제2 테스트 패턴 신호로 변환하는 포맷 변환부;

   상기 A/D 컨버터가 이상적으로 작동할 때 상기 R 영역의 R 계조값, 상기 G 영역의 G 계조값 및 상기 B 영역의 B 계조값 중 하나 이상의 계조값과 블랙 영역의 계조값을 저장하는 정보 저장부;

   상기 제2 테스트 패턴 신호를 이용하여 상기 R영역, 상기 G영역 및 상기 B영역 중 하나 이상의 영역과 블랙 영역으로 분할한 후 각 영역에 포함된 픽셀의 계조값들의 평균값인 APL 값을 계산하는 APL 계산부; 및

   상기 블랙영역의 APL 값이 상기 정보 저장부에 저장된 블랙 영역의 계조값이 되게 오프셋 값을 보정하고 상기 각 영역의 APL 값이 상기 정보 저장부에 저장된 해당 영역의 계조값이 되도록 이득 값을 보정하는 연산 제어부를 포함하는 것을 특징으로 하는 신호 처리 시스템.
2. 제1항에 있어서,

   상기 연산 제어부는 상기 오프셋 값의 초기 설정을 최대값으로 설정하여 상기 블랙 영역의 APL 값이 상기 정보 저장부에 저장된 블랙 영역의 계조값이 될 때가지 상기 오프셋 값을 감소시키는 것을 특징으로 하는 신호 처리 시스템.
3. 제2항에 있어서,

   상기 연산 제어부는 상기 초기 설정된 최대 오프셋 값에서 1씩 감소시키는 것을 특징으로 하는 신호 처리 시스템.
4. 제1항에 있어서,

   상기 연산 제어부는 상기 이득 값의 초기 설정을 최소값으로 설정하여 해당 영역의 APL 값이 상기 정보 저장부에 저장된 해당 영역의 계조값이 될 때가지 상기 이득 값을 증가시키는 것을 특징으로 하는 신호 처리 시스템.
5. 제4항에 있어서,

   상기 연산 제어부는 상기 초기 설정된 최소 이득 값에서 1씩 증가시키는 것을 특징으로 하는 신호 처리 시스템.
6. A/D 컨버터가 이상적으로 작동할 때 R 영역의 R 계조값, G 영역의 G 계조값 및 B 영역의 B 계조값 중 하나 이상의 계조값과 블랙 영역의 계조값을 저장하는 정보 저장부를 포함하는 신호 처리 시스템에 의하여 이루어지는 신호 처리 방법에 있어서,

   아날로그 형태의 제1 테스트 패턴 신호를 디지털 신호로 변환하는 단계;

   상기 디지털 신호를 디지털 디스플레이 패널에 적합한 제2 테스트 패턴 신호로 변환하는 단계;

   상기 제2 테스트 패턴 신호를 이용하여 상기 R영역, 상기 G영역 및 상기 B영역 중 하나 이상의 영역과 상기 블랙 영역으로 분할한 후 각 영역에 포함된 픽셀의 계조값들의 평균값인 APL 값을 계산하는 단계;

   상기 블랙 영역의 APL 값이 상기 정보 저장부에 저장된 블랙 영역의 계조값이 되도록 오프셋 값을 보정하는 단계; 및

   상기 각 영역의 APL 값이 상기 정보 저장부에 저장된 계조값이 되도록 이득 값을 보정하는 단계를 포함하는 신호 처리 방법.
7. 제6항에 있어서,

   상기 오프셋 값의 초기 설정을 최대값으로 설정하여 상기 블랙 영역의 APL 값이 상기 정보 저장부에 저장된 블랙 영역의 계조값이 될 때가지 상기 오프셋 값을 감소시키는 것을 특징으로 하는 신호 처리 방법.
8. 제6항에 있어서,

   상기 이득 값의 초기 설정을 최소값으로 설정하여 해당 영역의 APL 값이 상기 정보 저장부에 저장된 해당 영역의 계조값이 될 때가지 상기 이득 값을 증가시키는 것을 특징으로 하는 신호 처리 방법.