KR100532626B1 - 테스트 핸들러 - Google Patents

테스트 핸들러 Download PDF

Info

Publication number
KR100532626B1
KR100532626B1 KR1020050042857A KR20050042857A KR100532626B1 KR 100532626 B1 KR100532626 B1 KR 100532626B1 KR 1020050042857 A KR1020050042857 A KR 1020050042857A KR 20050042857 A KR20050042857 A KR 20050042857A KR 100532626 B1 KR100532626 B1 KR 100532626B1
Authority
KR
South Korea
Prior art keywords
test
handler
matrix
window
fix board
Prior art date
Application number
KR1020050042857A
Other languages
English (en)
Inventor
심재균
나윤성
전인구
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37306413&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100532626(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020050042857A priority Critical patent/KR100532626B1/ko
Application granted granted Critical
Publication of KR100532626B1 publication Critical patent/KR100532626B1/ko
Priority to TW095105919A priority patent/TWI374511B/zh
Priority to PCT/KR2006/000669 priority patent/WO2006091051A2/en
Priority to US11/817,192 priority patent/US20080191687A1/en
Priority to US12/574,395 priority patent/US7816910B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명에 따른 테스트 핸들러(120)는, 핸들러 본체(122)와; (m x n)행렬(m, n은 0보다 큰 정수) 하이픽스 보드에 대응하는 규격으로 핸들러 본체의 일 면(140)에 형성된 윈도우(142)와; 핸들러 본체에 대해 탈착 가능하게 고정되어 윈도우의 일부분을 폐쇄함으로써 윈도우를 [m x (n-a)]행렬(a는 0보다 크고 n보다 작은 정수) 하이픽스 보드에 대응하는 규격의 테스트부(124, 126)로 변환시키는 덮개(170)를 포함하는 것을 특징으로 한다. 이러한 구성의 테스트 핸들러는, 핸들러 본체로부터 덮개를 분리함으로써 윈도우를 (m x n)행렬 하이픽스 보드에 대응하는 테스트부로 용이하게 전환할 수 있으므로, 외형 규격이 서로 다른 적어도 2개의 하이픽스 보드에 대해 모두 적용할 수 있다.

Description

테스트 핸들러{TEST HANDLER HAVING CHANGEABLE SIZES OF A TEST SITE}
본 발명은 테스트 핸들러에 관한 것으로, 더욱 상세하게는 반도체 소자 또는 패키지를 테스트하기 위한 반도체 소자 테스트 장비에 결합되어 반도체 소자의 반송과 양품 분류 등을 수행하는 테스트 핸들러에 관한 것이다.
반도체 소자의 제조 원가를 낮추기 위해서는 소자의 테스트 소요 시간을 가능한 한 줄여 테스트 비용을 최소화하여야 한다. 이러한 이유로 더 빠른 처리 성능을 갖는 테스트 장비가 개발되면, 신형 테스트 장비의 성능을 최대한 활용할 수 있도록 시간당 최대 처리량을 향상시킨 핸들러가 필요하게 된다.
대부분의 반도체 소자 테스트 장비는 (m x n)행렬의 소켓이 배열된 하이픽스 보드를 사용하여 반도체 소자의 테스트를 수행한다. 즉, 테스트 장비의 하이픽스 보드와 핸들러의 테스트부(test site)가 정합한 상태에서, 테스트트레이 상의 인서트 내에 안착된 반도체 소자와 하이픽스 보드 상의 소켓이 서로 접촉함으로써 (m x n)개의 반도체 소자가 동시에 테스트되는 것이다. 따라서 하이픽스 보드의 규격에 대응하여 테스트부와 테스트트레이의 규격을 정하는 것이 일반적이며, 이렇게 정해진 테스트부와 테스트트레이의 규격 중 특히 테스트부의 규격이 테스트 핸들러의 시간당 최대 처리량을 결정하는 중요한 요소로 작용한다.
도 1은 128개의 소켓(12)을 내장한 (8 x 16)행렬 하이픽스 보드(10)를 개략적으로 도시한 평면도이고, 도 2는 도 1의 하이픽스 보드(10)에 대응하는 규격을 갖는 종래의 수직식 테스트 핸들러(20)의 핸들러 본체(22)와 제 1 및 제 2 테스트부(24, 26)를 개략적으로 도시한 정면도이다.
제 1 및 제 2 테스트부(24, 26)는 핸들러 본체(22)의 일 면에 형성된 윈도우의 형태를 가지며, 각각의 테스트부(24, 26) 내에는 하나의 테스트트레이(28)가 위치할 수 있다. 상기 테스트트레이(28)는 핸들러(20)의 내부에 적재되어 있다가 소정의 내부 이송 단계 및/또는 가열/냉각 단계를 거쳐 상기 제 1 및 제 2 테스트부(24, 26) 내에 각각 또는 선택적으로 위치하게 된다. 테스트트레이(28)의 뒤쪽에는 워크프레스(work press)(도시하지 않음)가 위치하여 테스트트레이를 지지하고 있다. 테스트트레이(28)는 하이픽스 보드(10)의 소켓(12)에 대응하는 인서트(32)를 포함하는데, 상기 인서트(32)는 하이픽스 보드(10)의 소켓(12)과 동일하게 (8 x 16)행렬로 배열되어 있다. 각각의 인서트(32) 내에는 하나의 피검사 반도체 소자 또는 패키지(도시하지 않음)가 안착될 수 있다.
반도체 소자 테스트 장비(도시하지 않음)의 하이픽스 보드(10)가 예를 들어 제 1 테스트부(24)에 정합된 상태에서 테스트트레이(28) 뒤쪽의 워크프레스가 테스트트레이(28)를 전진시키면, 테스트트레이(28)의 인서트(32) 내에 안착되어 있는 반도체 소자가 하이픽스 보드(10)의 소켓(12)과 접촉함으로써 테스트가 진행된다.
테스트 장비의 하이픽스 보드(10)와 테스트트레이(28)가 서로 대응하는 구성이어야 하고 또한 하이픽스 보드(10)와 테스트 핸들러(20)의 테스트부(24, 26)가 서로 정합하여야 하므로, 테스트부(24, 26)와 테스트트레이(28)의 규격은 하이픽스 보드(10)의 규격에 따라 결정된다. 그런데, 하이픽스 보드(10)의 규격은 소켓(12)의 개수에 따라 결정되고 소켓(12)의 개수는 테스트 장비의 처리 속도와 테스트 종류에 따라 결정되므로, 결국 테스트 핸들러(10)의 테스트부(24, 26)와 테스트트레이(28)의 규격 역시 테스트 장비의 처리 속도 및 테스트 종류에 따라 결정된다고 보는 것이 타당하다.
예를 들어, 테스트 장비가 특정 테스트에 대해 1회에 최대 128개의 반도체 소자를 검사할 수 있는 처리 속도를 갖는 경우, 도 1과 같이 128개의 소켓(12)이 (8 x 16)행렬로 배열된 하이픽스 보드(10)를 사용하는 것이 보편적이다. (8 x 16)행렬의 소켓을 배열하기 위해 하이픽스 보드(10)가 404mm x 344mm의 외형 규격을 갖는다면, 테스트 핸들러(10)의 테스트부(24, 26)를 404mm x 344mm와 동일하거나 그보다 약간 큰 규격으로 형성하고, 테스트트레이(28) 내 인서트(32)의 크기 및 피치를 하이픽스 보드(10) 내 소켓(12)의 크기 및 피치와 동일하게 구성하여야 반도체 소자의 테스트가 가능하다.
테스트부(24, 26)와 테스트트레이(28)의 규격이 결정된 채로 제조되는 종래의 테스트 핸들러(20)는 상기 규격 결정의 기준이 된 테스트 장비(또는 그와 동등한 처리 속도를 갖는 테스트 장비) 및 그 전용 하이픽스 보드(10)에 대해서만 적용할 수 있고, 더 고성능인 테스트 장비나 더 대형의 하이픽스 보드에 대해서는 적용할 수 없는 것이 일반적이다. 예를 들어, 특정 테스트에 있어 1회에 128개의 반도체 소자를 동시에 테스트할 수 있는 테스트 장비 및 그 전용의 (8 x 16)행렬 하이픽스 보드(10)에 맞춰 설계된 종래의 테스트 핸들러(20)는 상기 테스트 장비와 (8 x 16)행렬 하이픽스 보드(10)에 대해서만 적용할 수 있고, 처리 속도가 더 빨라진 신형의 테스트 장비나 그에 따라 더 확장된 (8 x 20)행렬 하이픽스 보드에 대해서는 적용할 수 없는데, 이는 종래 테스트 핸들러(20)가 갖는 테스트부 및 테스트트레이의 구조적인 한계와 그에 따른 시간당 최대 처리량의 한계 때문이다.
즉, 신형의 테스트 장비가 특정 테스트에 있어 1회에 160개의 반도체 소자를 검사할 수 있는 성능을 갖고 있다 하더라도, 기존 테스트 핸들러의 테스트부와 테스트트레이가 160개의 소켓이 배열된 하이픽스 보드[또는 (8 x 20)행렬 하이픽스 보드]와 정합할 수 없다면 테스트 장비의 성능을 최대한 활용할 수 없게 된다. 특히, 종래의 테스트 핸들러 구조에서는 이미 형성된 테스트부를 변경하는 것이 사실상 불가능하므로, 반도체 소자 제조업체로서는 신형 테스트 장비에 대응하는 성능의 신형 핸들러까지 새로 구입하여야만 테스트 소요 시간을 단축시킬 수 있었다.
본 발명은 전술한 종래의 테스트 핸들러가 갖는 테스트부의 구조적인 한계를 극복하기 위한 것으로, 테스트부의 규격 전환이 비교적 용이한 테스트 핸들러를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 실시예에 따르면, 핸들러 본체와; (m x n)행렬(m, n은 0보다 큰 정수) 하이픽스 보드에 대응하는 규격으로 상기 핸들러 본체의 일 면에 형성된 윈도우와; 상기 핸들러 본체에 대해 탈착 가능하게 고정되어 상기 윈도우의 일부분을 폐쇄함으로써 상기 윈도우를 [m x (n-a)]행렬(a는 0보다 크고 n보다 작은 정수) 하이픽스 보드에 대응하는 규격의 테스트부로 변환시키는 덮개를 포함하는 테스트 핸들러가 제공된다.
상기 실시예에 있어, 핸들러 본체로부터 덮개를 분리함으로써 윈도우를 (m x n)행렬 하이픽스 보드에 대응하는 테스트부로 용이하게 전환할 수 있다.
도 3은 본 발명에 따른 테스트 핸들러(120)를 개략적으로 도시하는 사시도이고, 도 4는 테스트 핸들러(120)의 테스트부(124, 126)를 더 상세하게 도시하는 사시도이다.
핸들러 본체(122)의 일 면(140)에 윈도우(142)가 형성되어 있고 상기 윈도우(142) 내에는 내측 방향으로 연장된 하이픽스 보드 지지부(150, 152)가 설치되어 있다. 상기 하이픽스 보드 지지부(150, 152)는 일반적으로 수지로 형성되며 볼트(도시하지 않음) 등에 의해 핸들러 본체(122)에 결합된다. 윈도우(142)는 하이픽스 보드 지지부의 수평부(152)를 기준으로 상부 윈도우(142a)와 하부 윈도우(142b)로 구분되며, 상부 및 하부 윈도우(142a, 142b) 각각은 (m x n)행렬 하이픽스 보드(도시하지 않음, 예를 들어 m=8, n=20)의 외형 크기에 대응하는 규격을 갖는다.
윈도우(142)의 좌우측 주변에는 제 1 록킹 장치(160)와 제 2 록킹 장치(162)가 각각 볼트(도시하지 않음) 등에 의해 핸들러 본체(122)에 결합되어 있다. 제 1 및 제 2 록킹 장치(160, 162)는 윈도우(142) 내에 하이픽스 보드(도 1의 참조 부호 10)를 고정하는 데 사용된다. 제 1 록킹 장치(160)는 제 1 록킹 실린더(160a), 제 1 록킹 클램프(160b) 및 제 1 클램프 가이드 블록(160c)을 포함하며, 제 2 록킹 장치(162)는 제 2 록킹 실린더(162a), 제 2 록킹 클램프(162b) 및 제 2 클램프 가이드 블록(162c)을 포함한다. 본 실시예에서 제 2 록킹 실린더(162a)와 제 1 록킹 실린더(160a)는 실질적으로 동일한 부품이고, 제 2 록킹 클램프(162b) 및 제 2 클램프 가이드(162c)는 덮개(170)의 지지 등을 위해 제 1 록킹 클램프(160b) 및 제 1 클램프 가이드(160c)보다 길이 방향으로 더 연장된 구조이나, 본 발명의 테스트핸들러(120)가 이에 한정되는 것은 아니다.
윈도우(142)의 일부 영역은 기다란 덮개(170)에 의해 폐쇄되어 있는데, 상기 덮개(170)는 상부 및 하부 윈도우(142a, 142b)의 폭을 축소시키는 역할을 한다. 이렇게 덮개(170)에 의해 폭이 축소된 상부 및 하부 윈도우(142a, 142b)는 각각 제 1 테스트부(124)와 제 2 테스트부(126)를 형성하며, 이렇게 형성된 제 1 및 제 2 테스트부(124, 126) 각각은 [m x (n-a)]행렬 하이픽스 보드(예를 들어 m=8, n=20, a=4)에 대응하는 규격을 갖는다.
덮개(170)는 지지부(172)와 연장부(174)를 포함하는데, 지지부(172)는 핸들러 본체(122)와 동일 또는 유사한 금속 재질이고 연장부(174)는 하이픽스 보드 지지부(150, 152)와 동일 또는 유사한 절연 수지 재질이다. 본 실시예에서는 상기 지지부(172)가 제 2 록킹 장치(162)의 제 2 클램프 가이드 블록(162c)에 의해 핸들러 본체(122)에 고정되어 있으나, 본 발명은 이에 한정되지 않으며, 예를 들어 덮개(170)의 지지부(172)를 볼트 등에 의해 핸들러 본체(122)에 직접 고정할 수도 있다.
덮개(170)의 연장부(174)는 하이픽스 보드 지지부(150, 152)와 실질적으로 동일한 기능을 한다. 즉, 각각의 테스트부(124, 126)에 하이픽스 보드를 정합할 때 덮개(170)의 연장부(174)와 하이픽스 보드 지지부(150, 152)에 의해 하이픽스 보드의 테두리 부분이 지지되는 것이다.
전술한 본 발명에 따른 테스트 핸들러(120)에서 덮개(170)를 분리한다면 (m x n)행렬 하이픽스 보드의 외형 크기에 대응하는 상부 및 하부 윈도우(142a, 142b)가 노출되며, 이 상부 및 하부 윈도우(142a, 142b) 각각을 (m x n)행렬 하이픽스 보드용 테스트부로서 사용할 수 있다.
즉, 핸들러 본체(122)에 덮개(170)를 부착한 경우에는 [m x (n-a)]행렬 하이픽스 보드에 대응하는 제 1 및 제 2 테스트부(124, 126)가 형성되므로 본 발명에 따른 테스트 핸들러(120)를 [m x (n-a)]행렬 하이픽스 보드에 대해 적용할 수 있고, 반면에 덮개(170)를 분리한 경우에는 (m x n)행렬 하이픽스 보드의 외형 규격에 대응하는 상부 윈도우(142a)와 하부 윈도우(142b)가 노출되어 그대로 테스트부를 형성하므로 본 발명에 따른 테스트 핸들러(120)를 (m x n)행렬 하이픽스 보드에 대해서도 적용할 수 있게 된다. 여기서 (m x n)행렬 하이픽스 보드에 대해 본 발명에 따른 테스트 핸들러(120)를 적용하는 경우, 예를 들어 제 2 록킹 장치(162) 등의 부품과 (m x n)행렬 하이픽스 보드 사이에 간섭이 발생할 가능성이 있다면 해당 부품의 제거 또는 교체가 필요할 것이다.
도 5는 도 3에 도시된 본 발명에 따른 테스트 핸들러(120)에서 m=8, n=20, a=4인 경우에 제 1 및 제 2 테스트부(124, 126)를 통해 본 발명의 다른 실시예에 따른 테스트트레이(128, 130)가 노출된 상태를 도시하는 정면도이고, 도 6은 도 5의 제 1 테스트부(124) 및 이를 통해 외부로 노출된 테스트트레이(128)를 확대하여 도시한 평면도이다. 도 6에서 "o" 표시는 인서트(132)가 설치되어 검사에 사용하는 영역을 의미하며, "x" 표시는 인서트가 설치되지 않았거나 설치되었더라도 검사에 사용하지 않는 영역을 의미한다.
도 5와 도 6에 도시된 실시예의 테스트트레이(128)는 (8 x 16)행렬 하이픽스 보드에 적용할 수 있도록 (8 x 16)행렬의 인서트만을 적절한 위치에 실장하고 있으나, 이 테스트트레이(128)는 인서트의 추가 설치만을 통해 (8 x 20)행렬 하이픽스 보드에 대해서도 적용할 수 있다. 구체적으로, 본 발명에 따른 테스트트레이(128)를 (8 x 16)행렬 하이픽스 보드에 적용하는 경우에는 덮개(170)에 인접한 3열의 영역과(도 6에서 좌측 3열) 그 반대쪽 1열의 영역(도 6에서 우측 1열)을 제외한 나머지 영역에 인서트를 설치하여 사용하며, (8 x 20)행렬 하이픽스 보드에 적용하는 경우에는 전체 영역에 빠짐없이 인서트를 설치하여 사용한다. 모든 영역에 인서트를 설치한 테스트트레이(128)를 (8 x 16)행렬 하이픽스 보드에 그대로 적용하여도 무방하나, 인서트 자체의 단가가 높기 때문에 전술한 바와 같은 선택적인 설치 방법을 사용하는 것이 바람직하다. 즉, 본 발명에 따른 테스트트레이(128)를 (8 x 16)행렬 하이픽스 보드와 (8 x 20)행렬 하이픽스 보드에 대해 겸용할 수 있으므로, 부품 공용화에 따른 제조 원가 감소가 가능하다.
도 7은 본 발명에 따른 테스트핸들러(120)를 (8 x 20)행렬 하이픽스 보드에 대해 적용하기 위해 도 5의 덮개(170)를 제거한 상태를 도시하는 정면도이고, 도 8은 도 7에 도시된 테스트핸들러(120)의 테스트부 중 하나를 확대하여 도시하는 평면도이다. 도 7의 제 2 록킹 장치(180)는 제 1 록킹 장치(160)와 동일한 부품이거나, (8 x 20)행렬 하이픽스 보드와의 간섭을 방지하기 위해 도 4의 제 2 록킹 장치(162)에서 제 2 클램프(162b) 및 제 2 클램프 가이드 블록(162c)과 같은 일부 부품만을 제거 또는 교체한 것일 수 있다.
도 7에 도시한 바와 같이, 도 5의 덮개(170)를 제거하면 윈도우(142)의 전체 영역이 노출되므로, 도 5의 제 1 및 제 2 테스트부(124, 126)보다 폭이 확대된 상부 윈도우(142a)와 하부 윈도우(142b)를 각각 (8 x 20)행렬 하이픽스 보드에 대응하는 새로운 제 1 및 제 2 테스트부로 이용할 수 있다. 한편, 도 8에 도시한 바와 같이 테스트트레이(128)의 모든 영역에 인서트(132)가 설치되며, 각각의 인서트(132)는 (8 x 20)행렬 하이픽스 보드의 소켓과 크기 및 피치면에서 일대일 대응한다.
도 5내지 도 8을 통해 알 수 있듯이, 본 발명에 따른 테스트 핸들러(120)는 서로 다른 외형 규격을 갖는 적어도 2종류의 하이픽스 보드[예를 들어 (8 x 16)행렬 하이픽스 보드와 (8 x 20)행렬 하이픽스 보드]에 대해 용이하게 적용할 수 있다. 따라서, 본 발명에 따른 테스트 핸들러(120)를 사용한다면, 구형 테스트 장비를 처리 속도가 더 빠른 신형 테스트 장비로 교체하는 경우에도 테스트 핸들러의 교체 없이 테스트 현장에서의 간단한 작업을 통해 테스트 핸들러의 시간당 최대 처리량을 신형 테스트 장비의 처리 속도에 대응하여 증가시킬 수 있다. 또한, 신형 테스트 장비를 구매한 경우라도 실제로는 신형 테스트 장비와 구형 테스트 장비를 함께 사용하는 것이 일반적인데, 본 발명에 따른 테스트 핸들러는 하나의 모델로 신형 및 구형 테스트 장비에 대해 모두 적용할 수 있으므로, 테스트 핸들러를 교체하려는 반도체 제조업체로서는 본 발명의 테스트 핸들러에 대해 매력을 느끼지 않을 수 없다.
이상에서 설명한 바와 같은 본 발명에 따른 테스트 핸들러는 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명에 속하는 것이며, 예를 들어, 테스트부의 횡폭에 대한 규격전환뿐만 아니라 종폭에 대한 규격전환도 본 발명에 속하는 것임은 물론이다.
본 발명은, 덮개의 탈착과 같은 비교적 간단한 조작만으로 테스트부의 규격 전환이 가능한 테스트 핸들러를 제공하는 효과를 갖는다.
도 1은 128개의 소켓을 내장한 (8 x 16)행렬 하이픽스 보드를 개략적으로 도시한 평면도,
도 2는 도 1의 하이픽스 보드에 대응하는 규격을 갖는 종래의 수직식 테스트 핸들러의 핸들러 본체와 제 1 및 제 2 테스트부를 개략적으로 도시한 정면도,
도 3은 본 발명의 일 실시예에 따른 테스트 핸들러를 개략적으로 도시하는 사시도,
도 4는 도 3에 도시된 테스트 핸들러의 테스트부를 더 상세하게 도시하는 사시도,
도 5는 도 3에 도시된 테스트 핸들러에서 m=8, n=20, a=4인 경우에 제 1 및 제 2 테스트부를 통해 테스트트레이가 노출된 상태를 도시하는 정면도,
도 6은 도 5의 제 1 테스트부 및 이를 통해 외부로 노출된 테스트트레이를 확대하여 도시한 평면도,
도 7은 도 5의 테스트핸들러에서 덮개를 제거한 상태를 도시하는 정면도,
도 8은 도 7에 도시된 테스트핸들러의 테스트부 중 하나를 확대하여 도시하는 평면도.
<도면의 주요부분에 대한 부호의 설명>
120 : 테스트 핸들러 122 : 핸들러 본체
124 : 제 1 테스트부 126 : 제 2 테스트부
128, 130 : 테스트트레이 142 : 윈도우
170 : 덮개

Claims (8)

  1. 핸들러 본체와,
    (m x n)행렬(m, n은 0보다 큰 정수) 하이픽스 보드에 대응하는 규격으로 상기 핸들러 본체의 일 면에 형성된 윈도우와,
    상기 핸들러 본체에 대해 탈착 가능하게 고정되어 상기 윈도우의 일부분을 폐쇄함으로써 상기 윈도우를 [m x (n-a)]행렬(a는 0보다 크고 n보다 작은 정수) 하이픽스 보드에 대응하는 규격의 테스트부로 변환시키는 덮개를 포함하는
    테스트 핸들러.
  2. 제 1 항에 있어서,
    상기 핸들러 본체로부터 상기 덮개를 분리함으로써 상기 윈도우를 (m x n)행렬 하이픽스 보드에 대응하는 테스트부로 전환할 수 있는
    테스트 핸들러.
  3. 제 1 항에 있어서,
    m = 8, n = 20, a = 4인
    테스트 핸들러.
  4. 제 3 항에 있어서,
    상기 윈도우 내에 위치한 (8 x 20)행렬 테스트트레이를 더 포함하는
    테스트 핸들러.
  5. 제 4 항에 있어서,
    상기 (8 x 20)행렬 테스트트레이에서 상기 덮개에 인접한 3열 및 그 반대쪽 1열을 제외한 모든 영역에 128개의 인서트가 (8 x 16)행렬로 배열되어 있으며,
    상기 128개의 인서트가 상기 테스트부를 통해 모두 노출되는
    테스트 핸들러.
  6. 제 4 항에 있어서,
    상기 (8 x 20)행렬 테스트트레이의 전체 영역에 160개의 인서트가 (8 x 20)행렬로 배열되어 있는
    테스트 핸들러.
  7. 제 6 항에 있어서,
    상기 160개의 인서트 중에 적어도 128개의 인서트가 상기 테스트부를 통해 노출되고, 나머지 32개의 인서트 중의 일부는 상기 덮개에 의해 가려지는
    테스트 핸들러.
  8. 제 6 항에 있어서,
    상기 덮개를 제거하면 상기 160개의 인서트가 상기 윈도우를 통해 모두 노출되는
    테스트 핸들러.
KR1020050042857A 2005-02-28 2005-05-23 테스트 핸들러 KR100532626B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050042857A KR100532626B1 (ko) 2005-05-23 2005-05-23 테스트 핸들러
TW095105919A TWI374511B (en) 2005-02-28 2006-02-22 Test handler having size-changeable test site
PCT/KR2006/000669 WO2006091051A2 (en) 2005-02-28 2006-02-27 Test handler having size-changeable test site
US11/817,192 US20080191687A1 (en) 2005-02-28 2006-02-27 Test Handler Having Size-Changeable Test Site
US12/574,395 US7816910B2 (en) 2005-02-28 2009-10-06 Test handler having size-changeable test site

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042857A KR100532626B1 (ko) 2005-05-23 2005-05-23 테스트 핸들러

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20-2005-0005351U Division KR200383970Y1 (ko) 2005-02-28 2005-02-28 테스트 핸들러

Publications (1)

Publication Number Publication Date
KR100532626B1 true KR100532626B1 (ko) 2005-12-05

Family

ID=37306413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042857A KR100532626B1 (ko) 2005-02-28 2005-05-23 테스트 핸들러

Country Status (1)

Country Link
KR (1) KR100532626B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742214B1 (ko) 2006-01-20 2007-07-25 미래산업 주식회사 반도체 소자 테스트용 핸들러
CN103706577A (zh) * 2012-10-05 2014-04-09 泰克元有限公司 测试分选机

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742214B1 (ko) 2006-01-20 2007-07-25 미래산업 주식회사 반도체 소자 테스트용 핸들러
CN103706577A (zh) * 2012-10-05 2014-04-09 泰克元有限公司 测试分选机

Similar Documents

Publication Publication Date Title
KR100532626B1 (ko) 테스트 핸들러
KR200383970Y1 (ko) 테스트 핸들러
US7816910B2 (en) Test handler having size-changeable test site
JP2008039452A (ja) 検査装置
KR200156935Y1 (ko) 다중 패키지 인터페이스장치
KR101230626B1 (ko) 전자모듈칩 검사용 소켓
JP2004071430A (ja) 電気部品用ソケット及び電気部品用ソケットの使用方法
KR101511175B1 (ko) 위치조절이 가능한 핀 블록
FR2781066B1 (fr) Procedure de securisation de donnees dans une machine de test de composants electroniques
KR200451458Y1 (ko) 반도체소자 검사장비용 인터페이스보드
FR2800168B1 (fr) Procede de test de composants electroniques
KR100521259B1 (ko) 박막 트랜지스터 액정 표시 장치용 쇼팅 바
CN219084979U (zh) 一种多个电子器件同时加电老化实验工装
KR101288371B1 (ko) 프로브 검사 장치
KR950009876Y1 (ko) 반도체 테스트 장비의 테스트 보드장치
KR20020001944A (ko) 수직설치마더보드를 갖는 모듈아이씨 테스트용 피씨베이스 테스트 핸들러
KR200169513Y1 (ko) 반도체 소자 검사용 테스트 보드
KR100389804B1 (ko) 반도체 메모리 소자용 병렬 실장 검사 기판
KR100609238B1 (ko) 튜너 검사기
DE59914589D1 (de) Halbleiterbaustein für eine Burn-In-Testanordnung
JPH06109805A (ja) 半導体回路の欠陥検査装置
KR20010084797A (ko) 반도체 패키지 테스트용 소켓
JP2004022273A (ja) Ｉｃソケット
DE29820106U1 (de) Anordnung zum Testen von Halbleitersubstraten
KR20140003444U (ko) 기판 고정용 가변 지그

Legal Events

Date Code Title Description
A108 Dual application of patent
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
J204 Invalidation trial for patent
O074 Maintenance of registration after opposition [patent]: final registration of opposition
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20061018

Effective date: 20071224

Free format text: TRIAL NUMBER: 2006100002678; TRIAL DECISION FOR INVALIDATION REQUESTED 20061018

Effective date: 20071224

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

Free format text: TRIAL NUMBER: 2008200001197; INVALIDATION

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

Free format text: TRIAL NUMBER: 2008300004387; APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20080123

Effective date: 20081009

Free format text: TRIAL NUMBER: 2008200001197; JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20080123

Effective date: 20081009

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20081027

Effective date: 20090226

Free format text: TRIAL NUMBER: 2008300004387; JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20081027

Effective date: 20090226

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20090309

Effective date: 20090421

Free format text: TRIAL NUMBER: 2009130000038; TRIAL DECISION FOR INVALIDATION REQUESTED 20090309

Effective date: 20090421

EXTG Extinguishment