KR100525110B1 - 반도체 장치의 금속막 형성 방법 - Google Patents

반도체 장치의 금속막 형성 방법 Download PDF

Info

Publication number
KR100525110B1
KR100525110B1 KR10-2004-0026283A KR20040026283A KR100525110B1 KR 100525110 B1 KR100525110 B1 KR 100525110B1 KR 20040026283 A KR20040026283 A KR 20040026283A KR 100525110 B1 KR100525110 B1 KR 100525110B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
tungsten
introducing
Prior art date
Application number
KR10-2004-0026283A
Other languages
English (en)
Other versions
KR20050101018A (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0026283A priority Critical patent/KR100525110B1/ko
Publication of KR20050101018A publication Critical patent/KR20050101018A/ko
Application granted granted Critical
Publication of KR100525110B1 publication Critical patent/KR100525110B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42FSHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F17/00Card-filing arrangements, e.g. card indexes or catalogues or filing cabinets
    • B42F17/18Card-filing arrangements, e.g. card indexes or catalogues or filing cabinets in which the cards are stored in a flat position
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42FSHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F7/00Filing appliances without fastening means
    • B42F7/06Filing appliances comprising a plurality of pockets or compartments, e.g. portfolios or cases with a plurality of compartments
    • B42F7/065Filing appliances comprising a plurality of pockets or compartments, e.g. portfolios or cases with a plurality of compartments made of transparent material

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

층간 절연막 패턴의 콘택홀 내에 텅스텐막을 충분하게 매립시키기 위한 방법이 개시된다. 기판 상에 콘택홀을 갖는 층간 절연막 패턴을 형성한 후, 원자막 적층법에 의해 상기 콘택홀의 측벽과 저부 및 층간 절연막 패턴 표면 상에 티타늄막을 연속적으로 형성하고, 원자막 적층법에 의해 상기 티타늄막의 표면 상에 질화 티타늄막을 형성하고, 산소 플라즈마 처리를 실시하여 상기 질화 티타늄막의 입계 사이에 산화 티타늄 물질을 형성하고, 원자막 적층법에 의해 상기 질화 티타늄막의 표면 상에 텅스텐 핵막을 형성하고, 상기 텅스텐 핵막을 갖는 결과물 상에 텅스텐막을 형성하여 상기 콘택홀 내에 텅스텐을 충분하게 매립시킨다. 따라서, 큰 종횡비를 갖는 콘택홀 내에 텅스텐 플러그를 용이하게 형성할 수 있다.

Description

반도체 장치의 금속막 형성 방법{method for forming a metal layer in semiconductor device}
본 발명은 반도체 장치의 금속막 형성 방법에 관한 것으로서, 보다 상세하게는 층간 절연막 패턴의 콘택홀 내에 텅스텐막을 충분하게 매립시키기 위한 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 상부 배선과 하부 배선을 전기적으로 접속시키기 위한 금속 플러그(metal plug)가 제시되고 있다. 상기 금속 플러그는 상부 배선과 하부 배선 사이에 개재된 층간 절연막 패턴의 콘택홀에 매립되는 구조로 형성됨으로서 상기 상부 배선과 하부 배선을 전기적으로 연결한다.
상기 금속 플러그로서는 주로 텅스텐 플러그가 선택된다. 이는, 상기 텅스텐 플러그가 양호한 단차 피복성(step coverage)을 가지기 때문이다. 아울러, 상기 텅스텐 플러그가 층간 절연막 패턴과 서로 반응하는 것을 막기 위하여 티타늄막과 질화 티티늄막을 포함하는 장벽 금속막을 형성한다.
여기서, 상기 장벽 금속막의 형성에서는 주로 이온 금속 플라즈마(IMP) 적층법으로 티타늄막을 형성하고, 금속 유기 화학 증착법(MOCVD)으로 질화 티타늄막을 형성한다. 그러나, 콘택홀의 종행비가 매우 큰 경우에는 상기 콘택홀의 저부에 질화 티타늄막이 설정된 두께보다 얇게 형성되는 상황이 빈번하게 발생한다. 이와 같이, 상기 질화 티타늄막이 얇게 형성될 경우에는 텅스텐 플러그의 장벽 역할을 충분하게 수행하지 못한다.
그리고, 상기 텅스텐 플러그의 형성에서는 텅스텐 핵막을 먼저 형성한다. 상기 텅스텐 핵막을 형성하는 것은 텅스텐 플러그의 용이한 형성을 위함이다. 아울러, 상기 텅스텐 플러그의 형성에서 WF6 가스가 장벽 금속막에 가하는 손상을 상기 텅스텐 핵막이 저지하기 때문이다. 하지만, 상기 텅스텐 핵막은 단차 피복성이 다소 좋지 않다. 때문에, 상기 텅스텐 핵막이 다소 두껍게 형성될 경우 오버행(over hang)이 발생한다.
이와 같이, 종래의 방법으로는 큰 종횡비를 갖는 콘택홀 내에 텅스텐 플러그를 용이하게 형성하지 못하는 문제점이 있다.
본 발명의 목적은 큰 종횡비를 갖는 콘택홀 내에 텅스텐 플러그를 용이하게 형성하기 위한 금속막 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 금속막 형성 방법은,
기판 상에 콘택홀을 갖는 층간 절연막 패턴을 형성하는 단계;
원자막 적층법에 의해 상기 콘택홀의 측벽과 저부 및 층간 절연막 패턴 표면 상에 티타늄막을 연속적으로 형성하는 단계;
원자막 적층법에 의해 상기 티타늄막의 표면 상에 질화 티타늄막을 형성하는 단계;
산소 플라즈마 처리를 실시하여 상기 질화 티타늄막의 입계 사이에 산화 티타늄 물질을 형성하는 단계;
원자막 적층법에 의해 상기 질화 티타늄막의 표면 상에 텅스텐 핵막을 형성하는 단계; 및
상기 텅스텐 핵막을 갖는 결과물 상에 텅스텐막을 형성하여 상기 콘택홀 내에 텅스텐을 충분하게 매립시키는 단계를 포함하다.
여기서, 상기 층간 절연막 패턴의 콘택홀은 입구와 저면의 높이 차이가 적어도 20,000Å인 것이 바람직하다. 이때, 상기 콘택홀의 종횡비는 적어도 10을 나타낸다.
구체적으로, 상기 원자막 적층법에 의한 티타늄막은 약 400 내지 600℃의 온도 분위기에서 ⅰ) TiCl4 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) H2 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는데, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 약 25 내지 35Å의 두께를 갖도록 형성하는 것이 바람직하다. 이때, 상기 TiCl4 가스는 약 분당 150 내지 200g으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 H2 가스는 약 5 내지 15sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 약 5 내지 15sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하는 것이 바람직하다.
그리고, 상기 원자막 적층법에 의한 질화 티타늄막은 약 400 내지 600℃의 온도 분위기에서 ⅰ) TiCl4 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) NH3 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는데, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 약 5 내지 15Å의 두께를 갖도록 형성하는 것이 바람직하다. 이때, 상기 TiCl4 가스는 약 분당 150 내지 200g으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 NH3 가스는 약 3 내지 10sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 약 5 내지 15sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하는 것이 바람직하다.
또한, 상기 산소 플라즈마 처리는 약 15 내지 30초 동안 실시하는 것이 바람직하다. 특히, 상기 산소 플라즈마 처리는 상기 질화 티타늄막의 형성과 병행하는 것이 바람직하다. 따라서, 상기 질화 티타늄막을 약 30Å의 두께를 갖도록 형성할 경우 약 10Å의 두께를 갖도록 질화 티타늄막을 형성한 후, 산소 플라즈마 처리를 실시하는 것을 3회 반복함으로서 달성할 수 있다.
아울러, 상기 원자막 적층법에 의한 텅스텐 핵막은 약 300 내지 400℃의 온도 분위기에서 ⅰ) WF6 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) B2H6 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는데, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 약 100 내지 200Å의 두께를 갖도록 형성하는 것이 바람직하다. 이때, 상기 WF6 가스는 약 2 내지 10sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 B2H6 가스는 약 3 내지 10sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 약 5 내지 15sccm으로 조절하여 약 0.1 내지 1.0초 동안 도입하는 것이 바람직하다.
그리고, 상기 텅스텐막은 약 350 내지 450℃의 온도 분위기 및 약 200 내지 400Torr의 압력 분위기에서 형성하는데, WF6 가스와 H2 가스 및 Ar 가스를 사용하여 형성하는 것이 바람직하다. 이때, 상기 WF6 가스와 H2 가스 및 Ar 가스는 1 : 15 내지 20 : 15 내지 20의 비율로 도입하는 것이 바람직하다.
이와 같이, 본 발명은 원자막 적층법을 응용하여 매우 큰 종횡비를 갖는 콘택홀 내에 금속막으로서 장벽 금속막과 텅스텐 플러그를 형성한다. 때문에, nm급의 미세한 패턴을 반도체 장치에 적극적으로 응용할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 장치의 금속막 형성 방법을 나타내는 단면도들이다.
도 1a를 참조하면, 하부 구조물을 갖는 기판(10)을 마련한다. 상기 하부 구조물의 예로서는 게이트 전극, 비트 라인, 하부 금속 배선 등을 들 수 있다. 그리고, 상기 기판(10) 상에 층간 절연막을 형성한다. 이때, 상기 층간 절연막은 약 35,000Å의 두께를 갖도록 적층한다. 이어서, 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 식각한다. 이에 따라, 기판(10) 상에는 콘택홀(13)을 갖는 층간 절연막 패턴(12)이 형성된다. 여기서, 상기 층간 절연막이 약 35,000Å의 두께를 갖기 때문에 상기 콘택홀(13)의 경우 종횡비는 약 20 이상을 나타낸다.
도 1b를 참조하면, 상기 콘택홀(13)의 측벽과 저면 및 상기 층간 절연막 패턴(12)의 표면 상에 티타늄막(14)을 형성한다. 이때, 상기 티타늄막(14)은 원자막 적층법에 의하여 형성한다. 따라서, 상기 층간 절연막 패턴(12)을 갖는 기판(10) 상으로 TiCl4 가스를 약 분당 170g으로 조절하여 약 0.3초 동안 도입한다. 이에 따라, 상기 TiCl4 가스의 반응 물질이 상기 콘택홀(13)의 측벽과 저면 및 상기 층간 절연막 패턴(12)의 표면 상에 화학적으로 흡착한다. 이어서, 불활성 가스로서 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 TiCl4 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 계속해서, H2 가스를 약 10sccm으로 조절하여 약 0.3초 동안 도입한다. 이에 따라, 상기 H2 가스의 반응 물질이 화학적으로 흡착한 상기 TiCl4 가스의 반응 물질에 화학적으로 흡착한다. 그리고, 다시 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 H2 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 이때, 상기 티타늄막(14)을 형성하기 위한 공정 온도는 약 500℃로 조절된 상태를 유지한다.
이와 같이, 상기 공정을 한번 수행함으로서 약 2Å의 두께를 갖는 티타늄막(14)이 형성된다. 따라서, 상기 공정을 약 15회 정도 반복적으로 수행함으로서 약 30Å의 두께를 갖는 티타늄막(14)을 형성한다.
도 1c를 참조하면, 상기 티타늄막(14)의 표면 상에 질화 티타늄막(16)을 형성한다. 이때, 상기 질화 티타늄막(16)은 원자막 적층법에 의하여 형성한다. 따라서, 상기 티타늄막(14)이 형성된 기판(10) 상으로 TiCl4 가스를 약 분당 170g으로 조절하여 약 0.3초 동안 도입한다. 이에 따라, 상기 TiCl4 가스의 반응 물질이 상기 티타늄막(14)의 표면 상에 화학적으로 흡착한다. 이어서, 불활성 가스로서 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 TiCl4 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 계속해서, NH3 가스를 약 6sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 NH3 가스의 반응 물질이 화학적으로 흡착한 상기 TiCl4 가스의 반응 물질에 화학적으로 흡착한다. 그리고, 다시 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 NH3 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 이때, 상기 질화 티타늄막(16)을 형성하기 위한 공정 온도는 약 480℃로 조절된 상태를 유지한다.
이와 같이, 상기 공정을 한번 수행함으로서 약 3.3Å의 두께를 갖는 질화 티타늄막(16)이 형성된다. 따라서, 상기 공정을 약 3회 정도 반복적으로 수행함으로서 약 10Å의 두께를 갖는 질화 티타늄막(16)을 형성한다.
이어서, 산소 플라즈마 처리는 약 20초 동안 실시한다. 이와 같이, 산소 플라즈마 처리를 실시함으로서 상기 질화 티타늄막(16)의 입계 사이에 산화 티타늄 물질이 형성된다. 이와 같이, 상기 산소 플라즈마 처리를 통하여 산화 티타늄 물질을 형성함으로서 후속의 텅스텐 플러그의 형성에서 사용하는 WF6 가스에 대한 충분한 장벽 역할을 갖는다.
이와 같이, 상기 산소 플라즈마 처리를 실시한 후, 다시 상기 질화 티타늄막(16)을 형성하기 위한 공정을 실시한다. 즉, 상기 질화 티타늄막(16)과 산소 플라즈마 처리를 병행하여 실시한다. 이때, 상기 질화 티타늄막(16)의 목표 두께가 약 30Å이기 때문에 상기 질화 티타늄막(16)을 약 10Å의 두께로 형성하는 공정과 상기 산소 플라즈마 처리를 3회 병행하여 실시한다.
아울러, 원자막 적층법에 의하여 상기 티타늄막(14)과 질화 티타늄막(16)을 형성함으로서 양호한 단차 피복성의 확보가 가능하다.
도 1d를 참조하면, 상기 질화 티타늄막(16)의 표면 상에 텅스텐 핵막(18)을 형성한다. 이때, 상기 텅스텐 핵막(18)은 원자막 적층법에 의하여 형성한다. 따라서, 상기 티타늄막(14)과 질화 티타늄막(16)이 형성된 기판(10) 상으로 WF6 가스를 약 5sccm으로 조절하여 약 0.3초 동안 도입한다. 이에 따라, 상기 WF6 가스의 반응 물질이 상기 질화 티타늄막(16)의 표면 상에 화학적으로 흡착한다. 이어서, 불활성 가스로서 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 WF6 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 계속해서, B2H6 가스를 약 5sccm으로 조절하여 약 0.3초 동안 도입한다. 이에 따라, 상기 B2H6 가스의 반응 물질이 화학적으로 흡착한 상기 WF6 가스의 반응 물질에 화학적으로 흡착한다. 그리고, 다시 Ar 가스를 약 10sccm으로 조절하여 약 0.4초 동안 도입한다. 이에 따라, 상기 B2H6 가스의 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질을 제거한다. 이때, 상기 텅스텐 핵막(18)을 형성하기 위한 공정 온도는 약 350℃로 조절된 상태를 유지한다.
이와 같이, 상기 공정을 한번 수행함으로서 약 3Å의 두께를 갖는 텅스텐 핵막(18)이 형성된다. 따라서, 상기 공정을 약 50회 정도 반복적으로 수행함으로서 약 150Å의 두께를 갖는 텅스텐 핵막(18)을 형성한다.
도 1e를 참조하면, 상기 텅스텐 핵막(18)을 갖는 결과물 상에 텅스텐막(20)을 형성한다. 이에 따라, 상기 콘택홀(13) 내에 텅스텐이 충분하게 매립된 텅스텐 플러그를 형성한다. 여기서, 상기 텅스텐막(20)은 약 400℃의 온도 분위기 및 약 300Torr의 압력 분위기에서 형성한다. 아울러, 상기 텅스텐막(20)은 약 250sccm으로 WF6 가스를 제공하고, 약 4,150sccm으로 H2 가스를 제공하고, 약 4,000sccm으로 Ar 가스를 제공하는 조건에서 형성한다.
이어서, 화학기계적 연마와 같은 평탄화 공정을 실시하여 상기 층간 절연막 패턴(12)의 표면 상에 형성된 텅스텐막(20)을 제거한다. 즉, 상기 층간 절연막 패턴(12)의 표면이 노출될 때까지 평탄화 공정을 실시하는 것이다.
이에 따라, 상기 기판(10) 상에는 콘택홀(13) 내에 텅스텐이 충분하게 매립된 텅스텐 플러그가 형성된다.
이와 같이, 본 발명에 의하면 원자막 적층법과 산소 플라즈마 처리를 통한 장벽 금속막의 특성 향상을 도모한다. 때문에, 매우 큰 종횡비를 갖는 콘택홀 내에도 텅스텐 플러그를 충분하게 형성할 수 있다. 따라서, nm급의 미세 패턴을 요구하는 반도체 장치의 제조에 적극적으로 응용할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 장치의 금속막 형성 방법을 나타내는 단면도들이다.

Claims (15)

  1. 기판 상에 콘택홀을 갖는 층간 절연막 패턴을 형성하는 단계;
    원자막 적층법에 의해 상기 콘택홀의 측벽과 저부 및 층간 절연막 패턴 표면 상에 티타늄막을 연속적으로 형성하는 단계;
    원자막 적층법에 의해 상기 티타늄막의 표면 상에 질화 티타늄막을 형성하는 단계;
    산소 플라즈마 처리를 실시하여 상기 질화 티타늄막의 입계 사이에 산화 티타늄 물질을 형성하는 단계;
    원자막 적층법에 의해 상기 질화 티타늄막의 표면 상에 텅스텐 핵막을 형성하는 단계; 및
    상기 텅스텐 핵막을 갖는 결과물 상에 텅스텐막을 형성하여 상기 콘택홀 내에 텅스텐을 충분하게 매립시키는 단계를 포함하는 반도체 장치의 금속막 형성 방법.
  2. 제1항에 있어서, 상기 층간 절연막 패턴의 콘택홀은 입구와 저면의 높이 차이가 적어도 20,000Å인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  3. 제1항에 있어서, 상기 원자막 적층법에 의한 티타늄막은 400 내지 600℃의 온도 분위기에서 ⅰ) TiCl4 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) H2 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  4. 제3항에 있어서, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 25 내지 35Å의 두께를 갖는 티타늄막을 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  5. 제3항에 있어서, 상기 TiCl4 가스는 분당 150 내지 200g으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 H2 가스는 5 내지 15sccm으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 5 내지 15sccm으로 조절하여 0.1 내지 1.0초 동안 도입하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  6. 제1항에 있어서, 상기 원자막 적층법에 의한 질화 티타늄막은 400 내지 600℃의 온도 분위기에서 ⅰ) TiCl4 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) NH3 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  7. 제6항에 있어서, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 5 내지 15Å의 두께를 갖는 질화 티타늄막을 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  8. 제6항에 있어서, 상기 TiCl4 가스는 분당 150 내지 200g으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 NH3 가스는 3 내지 10sccm으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 5 내지 15sccm으로 조절하여 0.1 내지 1.0초 동안 도입하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  9. 제1항에 있어서, 상기 산소 플라즈마 처리는 15 내지 30초 동안 실시하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  10. 제1항에 있어서, 상기 원자막 적층법에 의한 텅스텐 핵막은 300 내지 400℃의 온도 분위기에서 ⅰ) WF6 가스를 도입하는 단계; ⅱ) Ar 가스를 도입하는 단계; ⅲ) B2H6 가스를 도입하는 단계; 및 ⅳ) Ar 가스를 도입하는 단계를 실시함으로서 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  11. 제10항에 있어서, 상기 ⅰ) 내지 ⅳ)를 적어도 한번 반복적으로 실시하여 100 내지 200Å의 두께를 갖는 텅스텐 핵막을 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  12. 제10항에 있어서, 상기 WF6 가스는 2 내지 10sccm으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 B2H6 가스는 3 내지 10sccm으로 조절하여 0.1 내지 1.0초 동안 도입하고, 상기 Ar 가스는 5 내지 15sccm으로 조절하여 0.1 내지 1.0초 동안 도입하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  13. 제1항에 있어서, 상기 텅스텐막은 350 내지 450℃의 온도 분위기 및 200 내지 400Torr의 압력 분위기에서 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  14. 제1항에 있어서, 상기 텅스텐막은 WF6 가스와 H2 가스 및 Ar 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
  15. 제14항에 있어서, 상기 WF6 가스와 H2 가스 및 Ar 가스는 1 : 15 내지 20 : 15 내지 20의 비율로 도입하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
KR10-2004-0026283A 2004-04-16 2004-04-16 반도체 장치의 금속막 형성 방법 KR100525110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0026283A KR100525110B1 (ko) 2004-04-16 2004-04-16 반도체 장치의 금속막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0026283A KR100525110B1 (ko) 2004-04-16 2004-04-16 반도체 장치의 금속막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050101018A KR20050101018A (ko) 2005-10-20
KR100525110B1 true KR100525110B1 (ko) 2005-11-01

Family

ID=37279642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0026283A KR100525110B1 (ko) 2004-04-16 2004-04-16 반도체 장치의 금속막 형성 방법

Country Status (1)

Country Link
KR (1) KR100525110B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734493B2 (en) 2017-07-10 2020-08-04 Samsung Electronics Co., Ltd. Semiconductor memory device and conductive structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734493B2 (en) 2017-07-10 2020-08-04 Samsung Electronics Co., Ltd. Semiconductor memory device and conductive structure

Also Published As

Publication number Publication date
KR20050101018A (ko) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
US20040056356A1 (en) Methods and apparatus for forming a film on a substrate
US20050186787A1 (en) Semiconductor devices and methods to form a contact in a semiconductor device
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US20010021579A1 (en) Semiconductor processing method of forming a conductive line, and buried bit line memory circuitry
JP3781729B2 (ja) 半導体装置の製造方法
US6355553B1 (en) Method of forming a metal plug in a contact hole
KR100525110B1 (ko) 반도체 장치의 금속막 형성 방법
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
US20060094220A1 (en) Methods of forming a metal line in a semiconductor device
JP2008305921A (ja) 半導体装置及びその製造方法
KR100400248B1 (ko) 반도체소자의 배선 형성방법
US7528071B2 (en) Method for fabricating semiconductor device
JP2004522315A (ja) 半導体構造
JP2005129831A (ja) 半導体装置の製造方法
US7488681B2 (en) Method for fabricating Al metal line
KR100875073B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
JPH09275136A (ja) 半導体装置及びその製造方法
US20040259344A1 (en) Method for forming a metal layer method for manufacturing a semiconductor device using the same
JPH1022390A (ja) 半導体装置の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
JP2002280449A (ja) 半導体装置の製造方法
KR100622611B1 (ko) 표면적이 증가된 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee