KR100511965B1 - A tin plating method of the tape substrate - Google Patents

A tin plating method of the tape substrate Download PDF

Info

Publication number
KR100511965B1
KR100511965B1 KR10-2002-0079775A KR20020079775A KR100511965B1 KR 100511965 B1 KR100511965 B1 KR 100511965B1 KR 20020079775 A KR20020079775 A KR 20020079775A KR 100511965 B1 KR100511965 B1 KR 100511965B1
Authority
KR
South Korea
Prior art keywords
tin
conductive polymer
layer
copper foil
tape substrate
Prior art date
Application number
KR10-2002-0079775A
Other languages
Korean (ko)
Other versions
KR20040052051A (en
Inventor
이상훈
권순복
문양식
Original Assignee
엘지전자 주식회사
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지마이크론 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0079775A priority Critical patent/KR100511965B1/en
Publication of KR20040052051A publication Critical patent/KR20040052051A/en
Application granted granted Critical
Publication of KR100511965B1 publication Critical patent/KR100511965B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Abstract

본 발명에 의한 테이프기판의 주석도금방법은 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와, 상기 제 1단계에서 형성된 동박패턴에 전도성중합체층을 형성하는 제 2단계와, 상기 제 2단계에서 전도성중합체층이 형성된 후 상기 접속부 이외 부위에 솔더레지스트를 도포하는 제 3단계와, 상기 제 3단계에서 솔더레지스트가 도포된 후 상기 전도성중합체층과 치환되며 주석층이 형성되도록 주석을 도금하는 제 4단계를 포함하여 구성되어, 상기 전도성중합체층으로 인해 주석 도금시 내부응력이 저감되어 휘스커 발생요인의 제거가 가능하고, 전자부품의 실장시 이종 금속층에 의한 전기특성 변화가 저하되고, 상기 휘스커의 방지를 위한 별도의 공정이 필요치않아 공정시간 및 공정비용을 절감시킬 수 있는 효과가 있다.The tin plating method of the tape substrate according to the present invention includes a first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, a second step of forming a conductive polymer layer on the copper foil pattern formed in the first step; After the conductive polymer layer is formed in the second step, a third step of applying a solder resist to a portion other than the connecting portion, and after the solder resist is applied in the third step, the tin is replaced with the conductive polymer layer to form a tin layer. It is configured to include a fourth step, the conductive polymer layer is reduced due to the internal stress during the tin plating is possible to remove the cause of whiskers, the electrical characteristics change by the dissimilar metal layer when mounting the electronic component is reduced In this case, there is no need for a separate process for preventing the whisker, and thus, the process time and the process cost can be reduced.

Description

테이프기판의 주석도금방법 {A tin plating method of the tape substrate} A tin plating method of the tape substrate}

본 발명은 전자부품이 실장되는 테이프기판의 주석도금방법에 관한 것으로서, 보다 상세하게는 테이프기판의 패턴부에 도금되는 주석층에 보이드 또는 휘스커의 발생없이 주석을 도금시킬 수 있는 테이프기판의 주석도금방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tin plating method of a tape substrate on which an electronic component is mounted, and more particularly, to tin coating of a tape substrate capable of plating tin without the occurrence of voids or whiskers in the tin layer to be plated on the pattern portion of the tape substrate. It is about a method.

일반적으로 테이프기판은 액정기판이나 휴대폰 또는 노트북 등의 접을 수 있는 전자제품에 주로 적용되는 기판의 종류로서, 전자제품이 소형, 경량화 됨에 따라 티에이비(TAB;Tape Automated Bonding)기판, 티비지에이(TBGA;Tape Ball Grid Array)기판, 에이에스아이씨(ASIC;Application Specific Integrated Circuit)기판, 씨오에프(COF;Chip on Film)기판 등 여러 가지 다양한 기판이 개발되었다.In general, a tape substrate is a kind of substrate mainly applied to foldable electronic products such as a liquid crystal substrate, a mobile phone or a notebook. As electronic products become smaller and lighter, a tape automated bonding (TAB) substrate and a TVA (TBGA) are used. A variety of substrates have been developed, such as Tape Ball Grid Array (ASC) substrates, Application Specific Integrated Circuit (ASIC) substrates, and Chip on Film (COF) substrates.

도 1은 종래 기술에 의한 테이프기판이 도시된 단면도로서, 상기 테이프기판은 폴리이미드, 폴리에테르슬폰 등의 재질로 이루어진 절연필름(10) 표면에 수십㎛(약 20㎛) 전도의 동박층이 접착제(12)에 의해 접착되고, 상기 동박층의 표면에 포토레지스트가 도포된 후, 상기 포토레지스트에 마스크를 사용하여 배선 패턴을 노광시킴으로서 상기 포토레지스트에 패턴이 전사된다.1 is a cross-sectional view showing a tape substrate according to the prior art, wherein the tape substrate is a copper foil layer of several tens of micrometers (about 20 micrometers) conductive on the surface of the insulating film 10 made of a material such as polyimide or polyethersulfone. It adhere | attaches by (12), and after photoresist is apply | coated to the surface of the said copper foil layer, a pattern is transferred to the said photoresist by exposing a wiring pattern using a mask to the said photoresist.

상기와 같이 패턴이 전사되면 동박 에칭을 통해 원하는 패턴이 형성된 후 포토레지스트가 제거되어 동박패턴(20)의 형성이 완료된다.When the pattern is transferred as described above, after the desired pattern is formed through copper foil etching, the photoresist is removed to complete formation of the copper foil pattern 20.

한편, 상기와 같이 동박패턴(20)의 완료된 테이프기판에는 접속부를 제외한 부분에 솔더레지스트(30)를 도포하고, 노출된 접속부의 산화방지와 전자부품의 실장을 위해 주석층(27)이 형성되도록 무전해 주석 도금법에 의해 주석을 도금시킨다.Meanwhile, as described above, the solder resist 30 is applied to the completed tape substrate of the copper foil pattern 20 except for the connection portion, and the tin layer 27 is formed to prevent oxidation of the exposed connection portion and to mount the electronic component. Tin is plated by electroless tin plating.

상기 무전해 주석 도금법에 의한 기본적인 주석 석출 반응은 다음에 도시된 화학식 1과 같이, 상기 무전해 주석 도금액에 함유된 한 개의 2가 주석이온(Sn2+)과 상기 동박패턴에 함유된 두 개의 구리(Cu)가 반응하여 주석(Sn)이 석출되고 2개의 구리이온(Cu+)이 생성된다.The basic tin precipitation reaction by the electroless tin plating method is one divalent tin ion (Sn 2+) contained in the electroless tin plating solution and two copper (Cu) contained in the copper foil pattern, as shown in Formula 1 shown below. ) Reacts to precipitate tin (Sn) to form two copper ions (Cu +).

즉, 종래의 주석도금방법은 상기 동박패턴의 구리성분과 주석성분이 치환되며 주석층이 형성된다.That is, in the conventional tin plating method, the copper component and the tin component of the copper foil pattern are substituted and a tin layer is formed.

상기와 같이 주석이 도금되어 이루어진 주석층(27)은 유연성이 뛰어나고, 인체에 대한 독성이 적으며, 융점이 낮아 납땜성이 우수하다. 또한, 비용이 저렴하여 생산비를 저감시킬 수 있으며, 1㎛이하의 박막을 균일하게 형성시키는 것이 용이하고, 액 관리가 용이하며, 회로기판과 접속을 위해 전자부품에 금으로 이루어진 범프와의 접합강도가 높아 점점 사용범위가 확대되고 있다.As described above, the tin layer 27 formed of tin is excellent in flexibility, less toxic to the human body, and has a lower melting point and excellent solderability. In addition, the production cost can be reduced due to low cost, it is easy to form a thin film of 1 μm or less uniformly, liquid management is easy, and the bonding strength of bumps made of gold to electronic components for connection with circuit boards. The range of use is gradually increasing due to high.

그러나, 종래 기술에 의한 테이프기판 및 그 주석 도금 방법은 솔더레지스트(30)가 도포된 테이프기판에 주석을 도금시킬 경우, 무전해 주석 도금액이 상기 솔더레지스트(30)의 단부와 상기 동박패턴(20) 사이로 스며들게 되는데 이때 동박으로 이루어진 패턴과 무전해 주석 도금액 사이에 국부전지가 형성되는바, 상기 동박패턴에서 동이 용출되며 움푹패인 보이드(void)(C)가 형성되며 상기 보이드(C)가 커질 경우 상기 동박패턴(20)이 단선되는 문제점이 있다.However, in the tape substrate and the tin plating method according to the related art, when tin is plated on the tape substrate on which the solder resist 30 is applied, an electroless tin plating solution forms an end portion of the solder resist 30 and the copper foil pattern 20. When the local battery is formed between the copper foil pattern and the electroless tin plating solution, copper is eluted from the copper foil pattern, and a hollow void C is formed and the void C becomes large. There is a problem that the copper foil pattern 20 is disconnected.

상기와 같이 움푹패인 보이드(C)로 인해 상기 테이프기판에 휨응력이 작용되어 상기 테이프기판이 변형되거나 심지어 상기 테이프기판이 꺽어지며 상기 동박패턴이 파손되는 문제점이 있다.Bending stress is applied to the tape substrate due to the recessed void C, and thus the tape substrate is deformed or even the tape substrate is bent and the copper foil pattern is damaged.

또한, 통상적으로 주석 또는 주석합금은 도금된 주석층 및 동과의 합금층에서 이성질체의 스트레스로 인한 응력이 발생하여 도금 직후부터 수일 또는 수년까지 휘스커라 불리는 바늘형상의 석출물이 생성되는데, 상기 휘스커가 성장하여 인접되는 패턴과 단락되어 회로에 손상을 입히는 문제점이 되고 있으나, 아직까지는 상기 휘스커의 발생을 억제하는 방법이 마련되지 못하고 있는 실정이다.In addition, tin or tin alloy typically generates stress due to the stress of the isomer in the plated tin layer and the alloy layer with copper to produce needle-like precipitates called whiskers from immediately after plating to days or years. Although there is a problem of growing and shorting an adjacent pattern and damaging the circuit, a method of suppressing the occurrence of the whisker has not yet been provided.

이에 상기 휘스커의 발생을 억제하기위해 열처리방법이나 합금을 실시하는 경우가 있으나, 상기 열처리방법은 장시간이 소요되어 생산성이 떨어지며 가열조건에 따라 기판이 열화되어 불량이 발생될 소지가 있는 문제점과, 열이 가해짐에 따라 상기 주석층(27)의 주석성분과 결합되어 주석-구리 합금층(23)이 형성되는바, 순수 주석층(27)의 두께를 소정의 두께로 형성하기 위해서는 장시간 도금을 실시해야되며, 상기 주석-구리 합금층(23)의 두께가 필요이상 두껍게 형성되는 문제점이 있다.The heat treatment method or alloy may be performed to suppress the occurrence of the whisker. However, the heat treatment method takes a long time and the productivity decreases, and the substrate may deteriorate according to the heating conditions, which may cause defects. As it is added, the tin-copper alloy layer 23 is formed by being combined with the tin component of the tin layer 27. In order to form the thickness of the pure tin layer 27 to a predetermined thickness, plating is performed for a long time. Should be, there is a problem that the thickness of the tin-copper alloy layer 23 is formed thicker than necessary.

상기한 합금을 실시하여 휘스커의 발생을 억제하는 경우 전기적 특성이 저하됨은 물론 납땜성이 저하되어 전자부품의 실장강도가 약해지는 문제점이 발생되는 등 근본적인 해결방안이 제시되지 못하고 있는 실정이다.In the case of suppressing the occurrence of whiskers by performing the alloy described above, fundamental solutions have not been proposed, such as deterioration of the electrical characteristics and deterioration of solderability resulting in a weakening of the mounting strength of electronic components.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 기술의 발달에 따라 전자부품은 고밀도, 고집적 미세회로 패턴으로 발전되고 있는바, 주석의 도금전에 휘스커 발생이 억제되도록 베리어층을 형성시킴으로서 상기 미세회로 패턴의 품질 신뢰성을 증가되고, 보이드 발생으로 인한 패턴의 단선이 방지되며, 응력이 분산되어 패턴의 강도가 증가되고, 전기적 특성저하가 발생되지 않는 테이프기판 및 그의 주석 도금 방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above-described problems of the prior art, the electronic component has been developed in a high-density, high-density microcircuit pattern according to the development of the technology, the barrier layer is formed so that whisker generation is suppressed before the tin plating By improving the quality reliability of the microcircuit pattern, preventing the disconnection of the pattern due to void generation, the stress is dispersed to increase the strength of the pattern, and provides a tape substrate and its tin plating method does not occur the electrical characteristics deterioration Its purpose is to.

상기한 과제를 해결하기 위한 본 발명에 의한 테이프기판의 주석도금방법은 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와, 상기 제 1단계에서 형성된 동박패턴에 전도성중합체를 형성하는 제 2단계와, 상기 제 2단계에서 전도성중합체가 형성된 후 상기 접속부 이외 부위에 솔더레지스트를 도포하는 제 3단계와, 상기 제 3단계에서 솔더레지스트가 도포된 후 상기 전도성중합체와 치환되며 주석층이 형성되도록 주석을 도금하는 제 4단계를 포함하여 구성된다.The tin plating method of the tape substrate according to the present invention for solving the above problems is a first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, and a conductive polymer formed on the copper foil pattern formed in the first step And a third step of applying a solder resist to a portion other than the connection part after the conductive polymer is formed in the second step, and after the solder resist is applied in the third step, the tin is replaced with the conductive polymer. It comprises a fourth step of plating the tin so that it is formed.

그리고, 본 발명의 다른 실시예에 의한 테이프기판의 주석도금방법은 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와, 상기 제 1단계에서 형성된 동박패턴의 상기 접속부 이외 부위에 솔더레지스트를 도포하는 제 2단계와, 상기 제 2단계에서 솔더레지스트가 도포된 후 상기 접속부에 전도성중합체를 도포하는 제 3단계와, 제 3단계에서 전도성중합체가 도포된 후 상기 전도성중합체와 치환되며 주석층이 형성되도록 주석을 도금하는 제 4단계를 포함하여 구성된다.In addition, the tin plating method of the tape substrate according to another embodiment of the present invention in the first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, and the portion other than the connection portion of the copper foil pattern formed in the first step A second step of applying a solder resist, a third step of applying a conductive polymer to the connection part after the solder resist is applied in the second step, and after the conductive polymer is applied in the third step, the conductive polymer is substituted with the conductive polymer And a fourth step of plating tin so that a tin layer is formed.

또한, 본 발명의 또 다른 실시예에 의한 테이프기판의 주석도금방법은 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와, 상기 제 1단계에서 형성된 동박패턴에 전도성중합체를 도포하는 제 2단계와, 상기 제 2단계에서 전도성중합체가 도포된 후 상기 전도성중합체와 치환되며 주석층이 형성되도록 주석을 도금하는 제 3단계와, 상기 제 3단계에서 주석층이 형성된 후 접속부 이외 부위에 솔더레지스트를 도포하는 제 4단계를 포함하여 구성된다.In addition, the tin plating method of the tape substrate according to another embodiment of the present invention is the first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, and applying a conductive polymer to the copper foil pattern formed in the first step And a third step of plating tin so that a tin layer is formed after the conductive polymer is applied in the second step, and a tin layer is formed; and portions other than the connection part after the tin layer is formed in the third step. It comprises a fourth step of applying a solder resist to.

이하, 본 발명에 의한 노광기의 피딩장치가 도시된 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings an embodiment showing a feeding device of the exposure apparatus according to the present invention will be described in detail.

도 2는 본 발명에 의한 테이프기판이 도시된 평면도이며, 도 3은 본 발명에 의한 테이프기판이 도시된 단면도이다.2 is a plan view showing a tape substrate according to the present invention, Figure 3 is a cross-sectional view showing a tape substrate according to the present invention.

본 발명에 의한 테이프기판은 도 2 및 도 3에 도시된 바와 같이, 절연필름(60)의 일측에 전자부품이 실장되는 접속부가 구비된 동박패턴(70)이 형성되는데, 상기 동박패턴을 형성하기 위해 내열성, 내약품성 및 소정의 접착성이 있는 접착제(62)를 사용하여 동박을 붙인 후 패턴이 형성되도록 코팅, 노광, 에칭을 공정을 거친다.In the tape substrate according to the present invention, as shown in FIGS. 2 and 3, a copper foil pattern 70 having a connection part on which an electronic component is mounted is formed on one side of the insulating film 60, to form the copper foil pattern. In order to bond the copper foil using an adhesive 62 having heat resistance, chemical resistance, and predetermined adhesiveness, coating, exposure, and etching are performed to form a pattern.

상기와 같이 형성된 동박패턴(70)의 접속부 이외 부위에는 상기 접속부가 보호되도록 접속부가 보호되도록 솔더레지스트(80)가 도포되고, 상기 접속부에는 전자부품과의 접합성 및 납땜성이 향상되도록 주석(Sn)이 도금되어 이루어진 주석층(77)이 형성된다.Solder resists 80 are coated on portions other than the connection portions of the copper foil pattern 70 formed as described above to protect the connection portions, and tin (Sn) to improve the bonding property and solderability with the electronic parts. The plated tin layer 77 is formed.

보다 상세하게는, 상기 절연필름(60)은 가소성 수지필름으로 이루어지는데, 도금과정에서 무전해 주석 도금액에 담기며 가열되므로, 내약품성 및 내열성을 가진 재료로 형성되는 것이 바람직하다.In more detail, the insulating film 60 is made of a plastic resin film, and is heated in an electroless tin plating solution during the plating process, so that the insulating film 60 is formed of a material having chemical resistance and heat resistance.

보통의 상기 절연필름(60)은 주로 에폭시, 에스테르 또는 폴리이미드, 폴리아미드 등의 재료로 형성되며, 본 발명에서는 폴리이미드로 이루어진 절연필름(60)이 주로 사용된다.Normally, the insulating film 60 is mainly formed of a material such as epoxy, ester or polyimide, polyamide, etc. In the present invention, the insulating film 60 made of polyimide is mainly used.

아울러, 상기 절연필름(60)은 통상 10㎛ 내지 100㎛ 미만의 두께를 가진 절연필름(60)이 사용되고, 상기 절연필름(60)은 릴투릴방식의 이송장비에 의해 이송되는데, 정확한 이송 및 정렬이 가능하도록 양측단에 얼라인홀(65)이 등간격으로 연속되게 형성되어, 상기 이송장비에 형성된 얼라인핀에 걸림되며 이송될 수 있도록 구성된다.In addition, the insulating film 60 is usually used for the insulating film 60 having a thickness of less than 10㎛ 100㎛, the insulating film 60 is conveyed by a reel to reel transfer equipment, accurate transfer and alignment The alignment holes 65 are continuously formed at equal intervals at both sides so as to be possible, and are configured to be caught by the alignment pins formed in the transfer equipment.

도 4는 본 발명에 의한 테이프기판의 주석도금방법이 도시된 순서도이다.Figure 4 is a flow chart illustrating a tin plating method of the tape substrate according to the present invention.

본 발명에 의한 테이프기판의 주석도금방법은 도 4에 도시된 바와 같이, 절연필름(60)의 표면에 접속부가 구비된 동박패턴(70)을 형성하는 제 1단계(S11)와, 상기 제 1단계(S11)에서 형성된 동박패턴(70)에 전도성중합체를 침적 또는 분사시켜 전도성중합체층을 형성하는 제 2단계(S12)와, 상기 제 2단계(S12)에서 전도성중합체층이 형성된 후 상기 단자 접속부 이외 부위에 솔더레지스트(80)를 도포하는 제 3단계(S13)와, 상기 제 3단계(S13)에서 솔더레지스트(80)가 도포된 후 상기 전도성중합체층과 치환되며 주석층(77)이 형성되도록 주석을 도금하는 제 4단계(S14)를 포함하여 구성된다.In the tin plating method of the tape substrate according to the present invention, as shown in FIG. 4, a first step S11 of forming a copper foil pattern 70 having a connection part on the surface of the insulating film 60 and the first A second step S12 of forming a conductive polymer layer by depositing or spraying a conductive polymer on the copper foil pattern 70 formed in step S11, and forming the conductive polymer layer in the second step S12, and then connecting the terminal. The third step (S13) for applying the solder resist 80 to the other portion, and after the solder resist 80 is applied in the third step (S13) is replaced with the conductive polymer layer and the tin layer 77 is formed It is configured to include a fourth step (S14) to plate the tin.

상기 제 1단계(S11)에서 상기 절연필름(60)은 동박패턴(70)을 형성하기 위해 동박이 입혀지는데, 상기 동박은 내열성, 내약품성 및 소정의 접착성이 있는 접착제(62)에 의해 부착되거나, 전해도금을 통해 형성된다.In the first step (S11), the insulating film 60 is coated with a copper foil to form a copper foil pattern 70, the copper foil is attached by an adhesive 62 having heat resistance, chemical resistance and predetermined adhesiveness Or by electroplating.

통상적으로 전해도금을 통해 형성되는 동박의 두께는 6㎛ 내지 25㎛ 미만의 두께로 형성되며, 미세 패턴의 경우 두께를 얇게 하기 위해 스퍼터링 공법을 통해 동박이 증착된다.Typically, the thickness of the copper foil formed through electroplating is formed to a thickness of less than 6㎛ 25㎛, in the case of fine patterns, copper foil is deposited through a sputtering method to thin the thickness.

상기와 같이 동박이 접착된 절연필름(60)은 코팅, 노광, 현상, 에칭 및 박리단계를 거치는 포토리소그라피 공정을 통해 동박패턴(70)이 형성된다.As described above, the copper foil-bonded insulating film 60 is formed of a copper foil pattern 70 through a photolithography process through coating, exposure, development, etching, and peeling.

상기와 같이 제 1단계(S11)에서 형성된 동박패턴(70)은 전도성중합체층이 형성되는 제 2단계(S12)를 거치게 된다.As described above, the copper foil pattern 70 formed in the first step S11 passes through the second step S12 in which the conductive polymer layer is formed.

상기 전도성중합체는 이중결합, 방향족, 헤테로 방향족환 또는 삼중결합을 갖는 유기 중합체 및 이들의 유도체등으로 구성된다.The conductive polymer is composed of an organic polymer having a double bond, an aromatic, a heteroaromatic ring or a triple bond, derivatives thereof and the like.

상기 유도 중합체로는 폴리디아세틸렌, 폴리아세틸렌, 폴리리폴, 폴리아닐린, 폴리티오펜, 폴리이소티아나포렌, 폴리헤테로아릴렌비닐렌, 폴리페닐렌, 폴리페닐렌술파이드, 폴리페리나프탈렌, 폴리피탈로시아닌 및 그 유도체, 이들의 다른 모노머와의 공중합체 및 이들의 물리적 혼합물등으로 이루어져, 여러 가지 상태로 존재하며, 산화, 환원 또는 산/염기 반응 등을 통하여 이루어지거나 착화합물로 형성된다.Examples of the derivative polymer include polydiacetylene, polyacetylene, polylipoll, polyaniline, polythiophene, polyisothianaphorene, polyheteroarylenevinylene, polyphenylene, polyphenylene sulfide, polyperinaphthalene, and polypythalosi And derivatives thereof, copolymers with other monomers thereof, and physical mixtures thereof, and the like, and exist in various states and are formed through oxidation, reduction or acid / base reactions, or formed into complex compounds.

또한, 상기 전도성중합체는 매우 양호한 전기 전도도(1S/cm 이상)를 갖고 있고, 일반적으로 10nm 내지 1000nm 미만의 크기를 가지는 결정립으로 형성된다.In addition, the conductive polymer has a very good electrical conductivity (1S / cm or more), and is formed into grains having a size of generally 10nm to less than 1000nm.

도 5는 본 발명에 의한 전도성중합체의 제조과정이 도시된 공정도이다.Figure 5 is a process diagram showing the manufacturing process of the conductive polymer according to the present invention.

상기 전도성중합체층의 형성과정을 보다 상세히 살펴보면 도 5에 도시된 바와 같이, 먼저, 폴리아세틸린 또는 폴리리롤 등으로 이루어진 전도성중합체를 산용액과 혼합하여 전도성중합체염을 만든다.Looking at the formation process of the conductive polymer layer in more detail, as shown in Figure 5, first, the conductive polymer consisting of a polyacetylene or polyrilol, etc. is mixed with an acid solution to form a conductive polymer salt.

상기와 같이 제조된 전도성중합체염은 전형적인 금속의 성질을 가진 전도성중합체(A)로 이루어져, 수용성 화합물(B)이 고리형 결합을 이루며 결합되며 물과 혼합되어 수용액으로 분산되어진다.The conductive polymer salt prepared as described above is composed of a conductive polymer (A) having typical metal properties, and the water-soluble compound (B) is bonded in a cyclic bond, mixed with water, and dispersed in an aqueous solution.

도 6은 본 발명에 의한 전도성중합체층의 형성과정이 도식적으로 도시된 예시도이다.6 is an exemplary diagram schematically showing a process of forming a conductive polymer layer according to the present invention.

상기와 같이 수용액에 분산되어진 전도성중합체는 도 6에 도시된 바와 같이, 고리형 결합을 이루며, 크기가 대략 80nm(0.08㎛)이하의 적은 입자로 분포되고, H2SO4, HCl 등의 강산용액이나 NaOH 등의 알카리용액 또는 Fe, Sn, Cu 등의 금속성분과 상호작용하여 서로 응집되거나 분산된다.As shown in FIG. 6, the conductive polymer dispersed in the aqueous solution as described above forms a cyclic bond, is distributed in small particles of about 80 nm (0.08 μm) or less, and has a strong acid solution such as H 2 SO 4 , HCl, and the like. Or an alkali solution such as NaOH or metal components such as Fe, Sn and Cu to aggregate or disperse.

상기와 같이 구성된 전도성중합체는 상기 동박패턴(70)의 표면에 침적 또는 분사되어 층을 이루게 된다.The conductive polymer configured as described above is deposited or sprayed on the surface of the copper foil pattern 70 to form a layer.

여기서, 상기 전도성중합체는 상기 동박패턴(70)의 구리성분과 상호반응이 일어나는데, 이때 상기 동박패턴(70)의 표면은 빠르게 산화되며 구리이온(Cu+)으로 이루어진 산화막이 형성되고, 방출된 전자는 상기 전도성중합체의 고리형 결합을 분해시킨다.Here, the conductive polymer interacts with the copper component of the copper foil pattern 70, wherein the surface of the copper foil pattern 70 is rapidly oxidized to form an oxide film made of copper ions (Cu + ), and the emitted electrons. Decomposes the cyclic bond of the conductive polymer.

한편, 고리형 결합이 분해된 전도성중합체는 분해된 고리가 상기 구리이온(Cu+)이온과 결합되며 구리-전도성중합체 산화막을 형성하며 안정된 상태로 유지된다.On the other hand, in the conductive polymer in which the cyclic bond is decomposed, the decomposed ring is bonded to the copper ion (Cu + ) ion and forms a copper-conductive polymer oxide film and is maintained in a stable state.

여기서, 상기 구리-전도성중합체 산화막의 두께는 상기 전도성중합체의 결정립 크기에 따라 결정되는데, 상기 전도성중합체의 결정립 크기가 작을수록 상기 구리-전도성중합체 산화막의 두께가 얇게 형성되어 미세한 주석층(77)의 형성이 가능하다.Here, the thickness of the copper-conducting polymer oxide film is determined according to the grain size of the conductive polymer. The smaller the grain size of the conductive polymer is, the thinner the thickness of the copper-conducting polymer oxide film is formed, so that the fine tin layer 77 is formed. Formation is possible.

일예로, 상기 전도성중합체의 결정립 크기가 10nm일 경우 상기 구리-전도성중합체 산화막은 20nm정도의 두께로 형성되고, 상기 전도성중합체의 결정립 크기가 20nm일 경우 상기 구리-전도성중합체 산화막은 50nm정도의 두께로 형성된다.For example, when the grain size of the conductive polymer is 10 nm, the copper-conductive polymer oxide film is formed to a thickness of about 20 nm, and when the grain size of the conductive polymer is 20 nm, the copper-conductive polymer oxide film is about 50 nm thick. Is formed.

상기와 같이 제 2단계(S12)에서 전도성중합체층이 형성되면 상기 동박패턴(70)의 산화를 방지하며 상기 동박패턴(70)이 전기적으로 절연되도록 솔더레지스트(80)가 도포가 도포되는 제 3단계(S13)를 실시한다.When the conductive polymer layer is formed in the second step (S12) as described above, the third application of the solder resist 80 is applied to prevent the oxidation of the copper foil pattern 70 and to electrically insulate the copper foil pattern 70. Step S13 is performed.

여기서, 상기 솔더레지스트(80)는 통상 에폭시, 폴리이미드, 우레탄 등이 사용되며, 상기 동박패턴(70) 또는 상기 절연필름(60)에 용이하게 접착될 수 있는 물질이 사용된다. 또한, 상기 솔더레지스트(80)는 도포후 자외선 또는 열에 의해 경화되는 경화수지가 사용되는 것도 가능하다.Here, the solder resist 80 is generally used epoxy, polyimide, urethane, etc., a material that can be easily adhered to the copper foil pattern 70 or the insulating film 60 is used. In addition, the solder resist 80 may be a cured resin that is cured by ultraviolet rays or heat after application.

한편, 상기 솔더레지스트(80)는 전자부품의 전기적인 접속을 위해 상기 접속부를 제외한 부분에 도포되는데, 이때, 상기 접속부에는 상기 솔더레지스트(80)가 도포되지 않도록 상기 접속부의 상측에 스크린 마스크가 덮인 후 솔더레지스트(80)가 도포된다.On the other hand, the solder resist 80 is applied to a portion other than the connection portion for the electrical connection of the electronic component, wherein the connection portion is covered with a screen mask on the upper side of the connection portion so that the solder resist 80 is not applied After that, a solder resist 80 is applied.

여기서, 상기 솔더레지스트(80)는 5㎛ 내지 50㎛ 미만의 두께로 도포되며, 열경화성 수지로 이루어진 솔더레지스트(80)는 120℃ 내지 160℃ 미만의 온도에서 대략 30분 이상 가열된다.Here, the solder resist 80 is applied to a thickness of less than 5㎛ 50㎛, the solder resist 80 made of a thermosetting resin is heated for about 30 minutes or more at a temperature of 120 ℃ to less than 160 ℃.

상기 솔더레지스트(80)는 가열과정에서 기포가 발생되는데, 가열온도를 적절히 승온시켜 기포가 발생되지 않는 동시에 경화가열과정에서 상기 솔더레지스트(80)에 함유된 레지스트 솔벤트가 노출되어 상기 동박패턴(70)에 잔류되지 않도록 한다.The solder resist 80 is bubbled during the heating process, the heating temperature is properly raised so that no bubbles are generated and at the same time the resist solvent contained in the solder resist 80 is exposed in the curing heating process to expose the copper foil pattern 70 ), Do not remain.

도 7은 본 발명에 의한 주석이 도금되는 과정이 도식적으로 도시된 구성도로서, 상기와 같이 제 3단계(S13)에서 상기 솔더레지스트(80)가 도포되면 상기 솔더레지스트(80)가 도포되지 않은 상기 접속부에 무전해 주석 도금법에 의해 주석을 도금시키는 제 4단계(S14)를 실시하는데, 상기 제 2단계(S12)에서 전도성중합체층이 형성된 테이프기판은 상기 제 3단계(S13)에서 접속부 이외 부위에 솔더레지스터가 도포된 후, 상기 제 4단계(S14)에서 무전해 주석 도금액에 담겨져 상기 전도성중합체와 주석이 치환되며 도금이 이루어진다.7 is a schematic diagram illustrating a process of plating tin according to the present invention. When the solder resist 80 is applied in the third step S13 as described above, the solder resist 80 is not applied. A fourth step (S14) of plating the tin by the electroless tin plating method on the connection part is performed. In the second step (S12), the tape substrate on which the conductive polymer layer is formed is a portion other than the connection part in the third step (S13). After the solder resist is applied to, it is immersed in the electroless tin plating solution in the fourth step (S14) to replace the conductive polymer and tin and plating is performed.

상기 무전해 주석 도금법에 의한 주석 석출 반응은 다음에 도시된 화학식 2와 같이, 상기 구리-전도성중합체 산화막에 함유된 전도성중합체는 상기 무전해 주석 도금액에 함유된 한 개의 2가 주석이온(Sn2+)에게 2개의 전자를 내주며 치환된다. 그리고, 상기 전도성중합체가 상기 구리-전도성중합체 산화막에 함유된 구리이온과 결합하여 상기 무전해 주석 도금액으로 분산되면, 상기 동박패턴(70)에 잔류된 구리이온에 주석이 석출된다.The tin precipitation reaction by the electroless tin plating method is performed by the conductive polymer contained in the copper-conductive polymer oxide film, as shown in Formula 2, to one divalent tin ion (Sn 2+) contained in the electroless tin plating solution. It is substituted with two electrons. When the conductive polymer is combined with the copper ions contained in the copper-conductive polymer oxide film and dispersed in the electroless tin plating solution, tin is deposited on the copper ions remaining in the copper foil pattern 70.

상기와 같이 주석이 동박패턴(70)에 전도성중합체층을 형성하면, 상기 동박패턴(70)의 표면에 1가 또는 2가의 구리산화층(CuO/Cu2O)이 형성되고, 상기 구리산화층(CuO/Cu2O)에 함유된 구리이온(Cu+)이 산용액에 의해 용출되는 양과 2가 주석(Sn2+)의 석출량이 항상 일정한 몰(mol)비로서 나타나게된다. 또한, 상기 주석층(77) 형성과정에서 상기 동박패턴(70)에 잔류된 구리산화층(CuO/Cu2O)과 주석이 일정하게 결합되며 합금층이 형성되는데, 상기 합금층은 Cu6Sn5로 일정하게 형성되어, 상기 전도성중합체를 도포하지 않았을 때 발생되는 Cu3Sn 또는 Cu6Sn5가 혼재되지 않게되어, 상기 합금층에 도금되는 주석층(77)은 도금편차가 적고 품질이 향상된다.When tin forms a conductive polymer layer on the copper foil pattern 70 as described above, a monovalent or divalent copper oxide layer (CuO / Cu 2 O) is formed on the surface of the copper foil pattern 70, and the copper oxide layer (CuO). The amount of copper ions (Cu + ) contained in / Cu 2 O) eluted by the acid solution and the amount of divalent tin (Sn 2+ ) always appear as a constant molar ratio. In addition, in the process of forming the tin layer 77, the copper oxide layer (CuO / Cu 2 O) remaining on the copper foil pattern 70 and tin are uniformly bonded and an alloy layer is formed. The alloy layer is formed of Cu 6 Sn 5. Since the Cu 3 Sn or Cu 6 Sn 5 generated when the conductive polymer is not coated is not mixed, the tin layer 77 plated on the alloy layer has a low plating deviation and improved quality. .

또한, 상기 주석층(77)은 결정립의 크기가 크고, 표면거칠기가 낮게 형성되므로, 상기 동박패턴(70)이 쉽게 산화되지 않고 최종 전자부품의 실장시 쉽게 실장된다.In addition, since the tin layer 77 has a large grain size and a low surface roughness, the copper foil pattern 70 is not easily oxidized and is easily mounted when the final electronic component is mounted.

특히, 상기 주석층(77)의 형성시 상기 전도성중합체가 사용됨으로서 구리(Cu)와 주석(Sn)의 결합시 발생되는 내부 응력의 불균일화를 억제하는 효과가 있어 별도의 열처리 공정 없이 휘스커의 발생을 억제할 수 있어, 짧은 시간에 소정 두께의 순수 주석층(77)을 형성할 수 있고, 주석(Sn)의 도금에 소요되는 시간이 저감되므로 구리(Cu)성분이 필요이상으로 용출되어 공동부가 형성되는 것이 방지된다.In particular, since the conductive polymer is used when the tin layer 77 is formed, whiskers are generated without a separate heat treatment process because an effect of suppressing non-uniformity of internal stress generated when copper (Cu) and tin (Sn) are combined. Can be suppressed, and the pure tin layer 77 of a predetermined thickness can be formed in a short time, and the time required for plating of tin (Sn) is reduced, so that the copper (Cu) component is eluted more than necessary, It is prevented from forming.

또한, 상기 전도성중합체는 도금과정에서 2가의 주석이온(Sn2+)과 치환되며 용출됨으로서, 상기 전도성중합체의 잔류로 인한 도금신뢰성의 저하가 발생되지 않는다.In addition, the conductive polymer is eluted and substituted with divalent tin ions (Sn 2+ ) in the plating process, so that the plating reliability is not lowered due to the remaining of the conductive polymer.

상기와 같은 무전해 주석 도금액에 의해 도금되는 주석층(77)은 0.01㎛ 내지 1㎛ 미만의 두께로 형성되는데, 바람직하게는 0.05㎛ 내지 0.5㎛ 미만의 두께로 형성되는 것이 바람직하다.The tin layer 77 plated by the electroless tin plating solution as described above is formed to a thickness of 0.01 μm to less than 1 μm, preferably, a thickness of 0.05 μm to less than 0.5 μm.

이상과 같이 본 발명에 의한 테이프기판의 주석도금방법을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 재질을 포함한 다양한 변형이 이루어질 수 있음은 물론이다.As described above, the tin plating method of the tape substrate according to the present invention has been described with reference to the illustrated drawings. However, the present invention is not limited by the embodiments and drawings disclosed herein, and by those skilled in the art within the technical scope of the present invention. Various modifications can be made, including materials.

상기 테이프기판의 주석 도금 방법은 공정순서의 변경이 가능한데, 일예로 도 8은 본 발명의 다른 실시예에 의한 테이프기판의 주석도금방법이 도시된 순서도이다.The tin plating method of the tape substrate may be changed in process order. For example, FIG. 8 is a flowchart illustrating a tin plating method of the tape substrate according to another embodiment of the present invention.

본 발명에 다른 실시예에 의한 테이프기판의 주석도금방법은 도 8에 도시된 바와 같이, 절열필름의 표면에 접속부가 구비된 동박패턴을 형성시킨 후(S21), 상기 동박패턴의 상기 접속부 이외 부위에 솔더레지스트를 도포하고(S22), 상기 접속부에 전도성중합체를 침적 또는 분사시켜 전도성중합체층을 형성시킨다.(S23). 그리고, 상기와 같이 전도성중합체이 형성되면 주석(Sn)을 도금하여 상기 전도성중합체와 치환되며 주석층이 형성되도록 하는 것도 가능하다.(S24)In the tin plating method of the tape substrate according to another embodiment of the present invention, as shown in Figure 8, after forming a copper foil pattern having a connection portion on the surface of the heat-resistant film (S21), the portion other than the connection portion of the copper foil pattern A solder resist is applied to the conductive polymer layer (S22), and a conductive polymer layer is formed by depositing or spraying the conductive polymer on the connection portion (S23). When the conductive polymer is formed as described above, tin (Sn) may be plated to be substituted with the conductive polymer to form a tin layer (S24).

즉, 본 발명의 다른 실시예에 의한 테이프기판의 주석도금방법은 본 발명에 실시예와 비교하여 볼 때, 상기 솔더레지스트가 도포되는 공정의 순서가 바뀐 것으로서, 상기 솔더레지스트의 도포되는 공정순서를 변환함으로서 상기 주석(Sn)이 도금되는 표면적이 작게되어 비용을 절감시킬 수 있다.That is, in the tin plating method of the tape substrate according to another embodiment of the present invention, as compared with the embodiment of the present invention, the order of the process in which the solder resist is applied is changed, and the process sequence of the solder resist is applied. By converting, the surface area on which tin (Sn) is plated may be reduced, thereby reducing costs.

도 9는 본 발명의 또 다른 실시예에 의한 테이프기판의 주석도금방법이 도시된 순서도로서, 절연필름의 표면에 접속부가 구비된 동박패턴을 형성시킨 후(S31), 상기 동박패턴에 전도성중합체층을 형성시킨다.(S32), FIG. 9 is a flowchart illustrating a tin plating method of a tape substrate according to another embodiment of the present invention. After forming a copper foil pattern having a connection portion on a surface of an insulating film (S31), a conductive polymer layer is formed on the copper foil pattern. Form (S32),

그리고, 상기와 같이 전도성중합체층이 형성되면 주석도금을 실시하여 상기 전도성중합체층과 치환되며 주석층을 형성시키고(S33), 접속부 이외 부위에 솔더레지스트를 도포하여(S34) 이루어진다.When the conductive polymer layer is formed as described above, tin plating is performed to replace the conductive polymer layer to form a tin layer (S33) and to apply a solder resist to a portion other than the connection portion (S34).

본 발명에 의한 테이프기판의 주석도금방법에 의해 형성된 주석도금의 실험예를 상세히 설명하면 다음과 같다.An experimental example of tin plating formed by the tin plating method of the tape substrate according to the present invention will be described in detail as follows.

[실험예 1]Experimental Example 1

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어진 동박패턴 전면에 80nm의 전도성중합체층을 형성하고 솔더레지스트를 30㎛의 두께로 인쇄한 후 150℃의 온도로 60분 경화시키고, 60℃의 주석(Sn) 도금조에서 형성되는 주석층의 두께가 각각 0.2, 0.3, 0.4㎛가 되도록 실시한 결과 솔더레지스트 경계면에 보이드 및 휘스커의 발생이 없고, 10일간의 시효경과 뒤에도 휘스커가 발생되지 않았다.A 80 nm conductive polymer layer was formed on the entire surface of the copper foil pattern made of copper foil having a thickness of 18 μm on the polyimide film, and the solder resist was printed at a thickness of 30 μm, and then cured at a temperature of 150 ° C. for 60 minutes. Sn) The thickness of the tin layer formed in the plating bath was 0.2, 0.3, and 0.4 mu m, respectively, and as a result, no voids and whiskers were generated at the solder resist interface, and whiskers were not generated after 10 days of aging.

[실험예 2]Experimental Example 2

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어진 동박패턴에 접속부를 제외한 모든 부분의 전면에 솔더레지스트를 30㎛의 두께로 인쇄, 도포한 후 150℃의 온도로 60분 경화시키고, 80nm의 전도성중합체층을 형성한 후, 60℃의 주석(Sn) 도금조에서 주석(Sn)층의 두께가 각각 0.2, 0.3, 0.4㎛가 되도록 실시한 결과 솔더레지스트 경계면에 보이드 및 휘스커의 발생이 현저히 감소되고, 본딩 특성 및 외관 상태는 매우 양호하였다.Printed and coated solder resist on the front surface of all parts except the connection part on the copper foil pattern made of copper foil having a thickness of 18 μm on the polyimide film, and then cured at a temperature of 150 ° C. for 60 minutes. After the layer was formed, the tin (Sn) layer in the tin (Sn) plating bath at a temperature of 60 ° C. was 0.2, 0.3, and 0.4 μm, respectively, and the generation of voids and whiskers on the solder resist interface was significantly reduced, and bonding was performed. The characteristics and appearance were very good.

[실험예 3]Experimental Example 3

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어진 동박패턴에 접속부를 제외한 모든 부분의 전면에 솔더레지스트를 30㎛의 두께로 인쇄, 도포한 후 150℃의 온도로 60분 경화시키고, 80nm의 두께로 전도성중합체층을 형성한 후, 60℃의 주석(Sn) 도금조에서 주석층의 두께가 각각 0.2, 0.3, 0.4㎛가 되도록 실시한 후 120℃의 온도에서 120분간 건조한 결과에서도 양호한 특성을 나타내었다.Print and apply solder resist on the front surface of all parts except the connection part on the copper foil pattern made of copper foil having a thickness of 18 µm on the polyimide film, and apply the cured resin at a temperature of 150 ° C for 60 minutes, and then apply a thickness of 80 nm. After the conductive polymer layer was formed, the thickness of the tin layer in the tin (Sn) plating bath at 60 ° C. was 0.2, 0.3, and 0.4 μm, respectively, and the result was good even when dried at 120 ° C. for 120 minutes.

[실험예 4]Experimental Example 4

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어진 동박패턴에 접속부를 제외한 모든 부분의 전면에 솔더레지스트를 30㎛의 두께로 인쇄, 도포한 후 150℃의 온도로 60분 경화시키고, 80nm의 두께로 전도성중합체층을 형성한 후, 주석층의 두께가 0.1㎛가 되도록 도금을 실시한 후 120℃의 온도에서 120분간 1차 건조한 다음 다시 2차로 주석(Sn) 도금을 실시하여 순수 주석층의 두께가 0.1㎛가 되도록 도금을 실시한 결과 문제점이 발견되지 않았다.Print and apply solder resist on the front surface of all parts except the connection part on the copper foil pattern made of copper foil having a thickness of 18 µm on the polyimide film, and apply the cured resin at a temperature of 150 ° C for 60 minutes, and then apply a thickness of 80 nm. After the conductive polymer layer was formed, the tin layer was plated to have a thickness of 0.1 μm, and then dried first at a temperature of 120 ° C. for 120 minutes, and then secondly plated with tin (Sn) to obtain a pure tin layer having a thickness of 0.1. The plating was carried out so that it was 占 퐉, and no problems were found.

실험예 4의 유사형태로 솔더레지스트 인쇄전 전도성중합체층과 주석층이 각각 0.1㎛의 두께가 되도록 실시하고, 솔더레지스트의 인쇄후 150℃의 온도로 60분동안 건조한 후 순수 주석층의 두께를 0.1㎛가 되도록 실시한 경우에도 양호한 결과를 얻었다.In a similar manner to Experimental Example 4, the conductive polymer layer and the tin layer were each 0.1 μm thick before printing the solder resist, and dried at a temperature of 150 ° C. after printing the solder resist for 60 minutes, and then the thickness of the pure tin layer was 0.1. Good results were obtained even when the thickness was made to be 탆.

상기의 실험예의 무전해 주석 도금 처리에 있어서, 최적의 전도성중합체층을 형성시키기 위해, 동박패턴이 형성된 테이프기판을 황산(H2SO4)을 주성분으로 하는 용액에서 45℃로 60초 동안 산탈지하고, 상온 순수로 수세한 후, 동표면의 산화막 제거를 위한 마이크로 에칭, 수세후 전도성중합체층을 형성하였으며, 주석도금의 경우에는 표면 광택을 위해 MSA(Methane Sulfonic Acid)가 15%가량 조성된 주석 도금액을 사용하여 60℃의 온도로 60초간 도금을 실시한 후 45℃온도로 30초간 수세후 건조를 실시하였다.In the electroless tin plating treatment of the above experimental example, in order to form an optimal conductive polymer layer, the tape substrate on which the copper foil pattern was formed was desorbed at 45 ° C. for 60 seconds in a solution containing sulfuric acid (H 2 SO 4 ) as a main component. After washing with pure water at room temperature, micro-etching for removing the oxide film on the copper surface and a conductive polymer layer were formed after washing, and in the case of tin plating, tin containing 15% of MSA (Methane Sulfonic Acid) was prepared for surface gloss. After plating for 60 seconds at a temperature of 60 ℃ using a plating solution, it was dried after washing for 30 seconds at 45 ℃ temperature.

상기 전도성중합체층과 주석(Sn)도금을 별도로 실시한 경우에도 상기의 실시조건에 있어서는 차이가 없다.Even when the conductive polymer layer and the tin (Sn) plating are separately performed, there is no difference in the above implementation conditions.

상기의 실험시편들을 이용하여 아이엘비(Inner Lead Bonding;이하 ILB) 실험결과 전자부품과의 본딩성은 기존 제품과 동일 공정조건에서도 이상이 없었고, ILB의 외관 상태도 양호하였다.As a result of the ILB test using the above test specimens, the bonding property with the electronic parts was not abnormal even under the same process conditions as the existing products, and the appearance state of the ILB was also good.

본딩성을 평가하는 한 방법으로 리드(Lead)부 접합강도 실험(Pull test) 결과 5~12g 정도로 양호한 결과를 얻을 수 있었다.As a method of evaluating the bonding property, a good result was obtained in a lead test of about 5-12 g.

상기 테이프기판의 동박패턴, 즉 주석 도금후 최종평가는 본딩후 외관, 접합강도, 단락/단선 등의 전기적 신호검사와, 신뢰성시험(열충격:-55℃~125℃/500cycle, 항온항습:85℃,85% RH/300Hr, PCT:121℃,2atm, 100%/96Hr)후 전기 특성과 외관을 확인해본 결과 이상이 없음을 확인하였다.Copper foil pattern of the tape substrate, that is, the final evaluation after tin plating, electrical signal inspection of the appearance, bonding strength, short circuit / disconnection after bonding, and reliability test (thermal shock: -55 ℃ ~ 125 ℃ / 500 cycle, constant temperature and humidity: 85 ℃ , 85% RH / 300Hr, PCT: 121 ℃, 2 atm, 100% / 96Hr) after checking the electrical properties and appearance was confirmed that there is no abnormality.

상기와 같이 구성되는 본 발명에 의한 테이프기판의 주석도금방법은 동박패턴에 전도성중합체층을 도포하여 구리-유리첨가제 산화막을 형성한 후 주석을 도금시킴으로서, 상기 동박패턴이 무전해 주석 도금액과 접속되는 시간이 저감되므로 구리성분이 용출되는 것이 방지되어 보이드 발생으로 인한 단선이 발생되지 않고, 상기 베리어층으로 인해 도금효율이 증가되며 합금층의 두께가 얇아지게되어 순수 주석층의 형성이 용이해지게되므로 공정시간의 단축으로 인한 생산성 증가는 물론이고, 동박패턴의 두께를 낮출 수 있어 미세회로패턴의 형성에 유리하다.In the tin plating method of the tape substrate according to the present invention configured as described above, the copper foil pattern is connected to the electroless tin plating solution by coating a conductive polymer layer on the copper foil pattern to form a copper-glass additive oxide film and then plating tin. Since the time is reduced, the copper component is prevented from being eluted, so that disconnection due to voids is not generated, plating efficiency is increased due to the barrier layer, and the thickness of the alloy layer is thinned, thereby facilitating formation of the pure tin layer. As well as the productivity increase due to the shortening of the process time, the thickness of the copper foil pattern can be lowered, which is advantageous for the formation of a fine circuit pattern.

또한, 상기 전도성중합체층으로 인해 주석 도금시 내부응력이 저감되어 휘스커 발생요인의 제거가 가능하고, 전자부품의 실장시 이종 금속층에 의한 전기특성 변화가 저하되고, 상기 휘스커의 방지를 위한 별도의 공정이 필요치않아 공정시간 및 공정비용을 절감시킬 수 있는 효과가 있다.In addition, due to the conductive polymer layer, the internal stress is reduced during tin plating to remove the cause of whiskers, a change in electrical characteristics due to dissimilar metal layers when mounting electronic components, and a separate process for preventing the whiskers Since this is not necessary, there is an effect of reducing process time and process cost.

도 1은 종래 기술에 의한 테이프기판이 도시된 단면도,1 is a cross-sectional view showing a tape substrate according to the prior art,

도 2는 본 발명에 의한 테이프기판이 도시된 평면도,2 is a plan view showing a tape substrate according to the present invention;

도 3은 본 발명에 의한 테이프기판이 도시된 단면도,3 is a cross-sectional view showing a tape substrate according to the present invention;

도 4는 본 발명에 의한 테이프기판의 주석도금방법이 도시된 순서도,4 is a flowchart illustrating a tin plating method of a tape substrate according to the present invention;

도 5는 본 발명에 의한 전도성중합체의 제조과정이 도시된 공정도이다.Figure 5 is a process diagram showing the manufacturing process of the conductive polymer according to the present invention.

도 6은 본 발명에 의한 전도성중합체층의 형성과정이 도식적으로 도시된 예시도이다.6 is an exemplary diagram schematically showing a process of forming a conductive polymer layer according to the present invention.

도 7은 본 발명에 의한 주석이 도금되는 과정이 도식적으로 도시된 구성도,7 is a schematic diagram illustrating a process of plating tin according to the present invention;

도 8은 본 발명의 다른 실시예에 의한 테이프기판의 주석도금방법이 도시된 순서도,8 is a flowchart illustrating a tin plating method of a tape substrate according to another embodiment of the present invention;

도 9는 본 발명의 또 다른 실시예에 의한 테이프기판의 주석도금방법이 도시된 순서도이다.9 is a flowchart illustrating a tin plating method of a tape substrate according to another embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

60 : 절연필름 62 : 접착제60: insulating film 62: adhesive

65 : 얼라인홀 70 : 동박패턴65: alignment hole 70: copper foil pattern

75 : 구리-주석 합금층 77 : 주석층75: copper-tin alloy layer 77: tin layer

80 : 솔더레지스트80: solder resist

Claims (12)

절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와,A first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, 상기 제 1단계에서 형성된 동박패턴에 전도성중합체층을 형성하는 제 2단계와,A second step of forming a conductive polymer layer on the copper foil pattern formed in the first step; 상기 제 2단계에서 전도성중합체층이 형성된 후 상기 접속부 이외 부위에 솔더레지스트를 도포하는 제 3단계와,A third step of applying a solder resist to a portion other than the connection part after the conductive polymer layer is formed in the second step; 상기 제 3단계에서 솔더레지스트가 도포된 후 상기 전도성중합체층과 치환되며 주석층이 형성되도록 주석을 도금하는 제 4단계를 포함하여 구성된 것을 특징으로 하는 테이프기판의 주석도금방법.And a fourth step of plating tin so that a tin layer is formed after the solder resist is applied in the third step and replaced with the conductive polymer layer. 제 1항에 있어서,The method of claim 1, 상기 전도성중합체층은 이중결합, 방향족, 헤테로 방향족환 또는 삼중결합을 갖는 유기 중합체 및 이들의 유도체등의 전도성중합체로 구성되는 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer layer is a tin-plating method of the tape substrate, characterized in that composed of a conductive polymer, such as an organic polymer having a double bond, aromatic, heteroaromatic ring or triple bond and derivatives thereof. 제 2항에 있어서,The method of claim 2, 상기 전도성중합체는 10nm 내지 1000nm 미만의 크기를 가지는 결정립으로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer is tin plating method of the tape substrate, characterized in that formed from crystal grains having a size of less than 10nm to 1000nm. 제 1항에 있어서,The method of claim 1, 상기 주석층은 0.01㎛ 내지 1㎛ 미만의 두께로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The tin layer is tin plating method of the tape substrate, characterized in that formed in a thickness of less than 0.01㎛ 1㎛. 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와,A first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, 상기 제 1단계에서 형성된 동박패턴의 상기 접속부 이외 부위에 솔더레지스트를 도포하는 제 2단계와,A second step of applying a solder resist to a portion other than the connection portion of the copper foil pattern formed in the first step; 상기 제 2단계에서 솔더레지스트가 도포된 후 상기 접속부에 전도성중합체층을 형성하는 제 3단계와,A third step of forming a conductive polymer layer on the connection part after the solder resist is applied in the second step; 제 3단계에서 전도성중합체층이 도포된 후 상기 전도성중합체층과 치환되며 주석층이 형성되도록 주석을 도금하는 제 4단계를 포함하여 구성된 것을 특징으로 하는 테이프기판의 주석도금방법.And a fourth step of plating tin to form a tin layer after the conductive polymer layer is applied in the third step. The conductive polymer layer is replaced with the conductive polymer layer. 제 5항에 있어서,The method of claim 5, 상기 전도성중합체층은 이중결합, 방향족, 헤테로 방향족환 또는 삼중결합을 갖는 유기 중합체 및 이들의 유도체등의 전도성중합체로 구성되는 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer layer is a tin-plating method of the tape substrate, characterized in that composed of a conductive polymer, such as an organic polymer having a double bond, aromatic, heteroaromatic ring or triple bond and derivatives thereof. 제 6항에 있어서,The method of claim 6, 상기 전도성중합체는 10nm 내지 1000nm 미만의 크기를 가지는 결정립으로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer is tin plating method of the tape substrate, characterized in that formed from crystal grains having a size of less than 10nm to 1000nm. 제 5항에 있어서,The method of claim 5, 상기 주석층은 0.01㎛ 내지 1㎛ 미만의 두께로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The tin layer is tin plating method of the tape substrate, characterized in that formed in a thickness of less than 0.01㎛ 1㎛. 절연필름의 표면에 접속부가 구비된 동박패턴을 형성하는 제 1단계와,A first step of forming a copper foil pattern having a connection portion on the surface of the insulating film, 상기 제 1단계에서 형성된 동박패턴에 전도성중합체층을 형성하는 제 2단계와,A second step of forming a conductive polymer layer on the copper foil pattern formed in the first step; 상기 제 2단계에서 전도성중합체층이 도포된 후 상기 전도성중합체층과 치환되며 주석층이 형성되도록 주석을 도금하는 제 3단계와,A third step of plating tin so that after the conductive polymer layer is applied in the second step, the tin is replaced with the conductive polymer layer; 상기 제 3단계에서 주석층이 형성된 후 접속부 이외 부위에 솔더레지스트를 도포하는 제 4단계를 포함하여 구성된 것을 특징으로 하는 테이프기판의 주석도금방법.And a fourth step of applying a solder resist to a portion other than the connecting portion after the tin layer is formed in the third step. 제 9항에 있어서,The method of claim 9, 상기 전도성중합체층은 이중결합, 방향족, 헤테로 방향족환 또는 삼중결합을 갖는 유기 중합체 및 이들의 유도체등의 전도성중합체로 구성되는 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer layer is a tin-plating method of the tape substrate, characterized in that composed of a conductive polymer, such as an organic polymer having a double bond, aromatic, heteroaromatic ring or triple bond and derivatives thereof. 제 10항에 있어서,The method of claim 10, 상기 전도성중합체는 10nm 내지 1000nm 미만의 크기를 가지는 결정립으로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The conductive polymer is tin plating method of the tape substrate, characterized in that formed from crystal grains having a size of less than 10nm to 1000nm. 제 9항에 있어서,The method of claim 9, 상기 주석층은 0.01㎛ 내지 1㎛ 미만의 두께로 형성된 것을 특징으로 하는 테이프기판의 주석도금방법.The tin layer is tin plating method of the tape substrate, characterized in that formed in a thickness of less than 0.01㎛ 1㎛.
KR10-2002-0079775A 2002-12-13 2002-12-13 A tin plating method of the tape substrate KR100511965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079775A KR100511965B1 (en) 2002-12-13 2002-12-13 A tin plating method of the tape substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079775A KR100511965B1 (en) 2002-12-13 2002-12-13 A tin plating method of the tape substrate

Publications (2)

Publication Number Publication Date
KR20040052051A KR20040052051A (en) 2004-06-19
KR100511965B1 true KR100511965B1 (en) 2005-09-02

Family

ID=37345818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0079775A KR100511965B1 (en) 2002-12-13 2002-12-13 A tin plating method of the tape substrate

Country Status (1)

Country Link
KR (1) KR100511965B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868892B2 (en) * 2006-03-02 2012-02-01 富士通株式会社 Plating method
KR100780092B1 (en) * 2006-07-11 2007-11-30 주식회사 코리아써키트 Manufacturing method for printed circuit board having non-plate pattern

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303191A (en) * 1989-05-18 1990-12-17 Matsushita Electric Works Ltd Manufacture of printed wiring board
JPH0418789A (en) * 1990-05-14 1992-01-22 Furukawa Electric Co Ltd:The Manufacture of printed wiring board
KR100269830B1 (en) * 1996-04-18 2000-10-16 포만 제프리 엘 Organic-metallic composite coating for copper surface protection
KR20000062154A (en) * 1999-03-04 2000-10-25 미야무라 심뻬이 Film carrier tape for mounting electronic parts and method for manufacturing the same
KR20010071409A (en) * 1998-06-05 2001-07-28 피터 제이. 머피 Rigid/flex printed circuit board and manufacturing method therefor
JP2002204056A (en) * 2000-12-28 2002-07-19 Mitsui Mining & Smelting Co Ltd Circuit board for soldering
KR20040048196A (en) * 2002-12-02 2004-06-07 엘지전자 주식회사 A tape substrate and tin plating method of the tape substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303191A (en) * 1989-05-18 1990-12-17 Matsushita Electric Works Ltd Manufacture of printed wiring board
JPH0418789A (en) * 1990-05-14 1992-01-22 Furukawa Electric Co Ltd:The Manufacture of printed wiring board
KR100269830B1 (en) * 1996-04-18 2000-10-16 포만 제프리 엘 Organic-metallic composite coating for copper surface protection
KR20010071409A (en) * 1998-06-05 2001-07-28 피터 제이. 머피 Rigid/flex printed circuit board and manufacturing method therefor
KR20000062154A (en) * 1999-03-04 2000-10-25 미야무라 심뻬이 Film carrier tape for mounting electronic parts and method for manufacturing the same
JP2002204056A (en) * 2000-12-28 2002-07-19 Mitsui Mining & Smelting Co Ltd Circuit board for soldering
KR20040048196A (en) * 2002-12-02 2004-06-07 엘지전자 주식회사 A tape substrate and tin plating method of the tape substrate

Also Published As

Publication number Publication date
KR20040052051A (en) 2004-06-19

Similar Documents

Publication Publication Date Title
KR100495184B1 (en) A tape substrate and tin plating method of the tape substrate
KR100831514B1 (en) Method for producing flexible printed wiring board and flexible printed wiring board
EP0560072A2 (en) Anisotropic electrically conductive adhesive film and connection structure using the same
KR100705637B1 (en) Flexible wiring base material and process for producing the same
CN110402020B (en) Flexible printed circuit board and manufacturing method thereof
KR20060120475A (en) Capacitor circuit-attached film carrier tape and its manufacturing method, and capacitor circuit-attached surface-mounting film carrier tape and its manufacturing method
KR20040058061A (en) Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof
KR100861246B1 (en) Cof film carrier tape and its manufacturing method
KR100511965B1 (en) A tin plating method of the tape substrate
KR20090048358A (en) Wiring board, circuit board, and method for manufacturing thereof
CN100356553C (en) Thin flm bearing belt of mounting electronic parts, its prodn. method and printing screen for coating welding resistance agent
JPH11354591A (en) Semiconductor carrier and its manufacture
JP4057748B2 (en) Flexible printed circuit board and manufacturing method thereof
JP4656737B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
KR100374075B1 (en) Film carrier tape for mounting electronic parts and method for manufacturing the same
JP2003174257A (en) Wiring plate and manufacturing method thereof, semiconductor mounting substrate and manufacturing method thereof, semiconductor package and manufacturing method thereof
JPH1167849A (en) Carrier film and its manufacturing method
JP4772089B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP4043611B2 (en) Wiring board manufacturing method and wiring board
KR101886647B1 (en) Method of forming electrode pattern using transcription
KR20060104918A (en) Printed circuit board and method for manufacturing the printed circuit board
JP3802511B2 (en) Manufacturing method of film carrier tape for mounting electronic components
JPH11102937A (en) Double-side wiring tab tape
JP3812280B2 (en) Method for producing tin-solder two-color plating TAB tape
JP2002124547A (en) Manufacturing method of substrate for mounting electronic component

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090512

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee