KR20060104918A - Printed circuit board and method for manufacturing the printed circuit board - Google Patents
Printed circuit board and method for manufacturing the printed circuit board Download PDFInfo
- Publication number
- KR20060104918A KR20060104918A KR1020060027754A KR20060027754A KR20060104918A KR 20060104918 A KR20060104918 A KR 20060104918A KR 1020060027754 A KR1020060027754 A KR 1020060027754A KR 20060027754 A KR20060027754 A KR 20060027754A KR 20060104918 A KR20060104918 A KR 20060104918A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- printed wiring
- organosilicon compound
- wiring pattern
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
Abstract
본 발명의 프린트 배선 기판은 절연 필름 표면에 도전성 금속으로 이루어지는 배선 패턴이 형성된 프린트 배선 기판으로서, 상기 프린트 배선 기판의 표면에 유기 규소 화합물이 부착되어 있는 것을 특징으로 한다. 본 발명의 프린트 배선 기판은 절연 필름의 표면에 접착제층을 개재하여 형성된 도전성 금속층을 선택적으로 에칭하여 원하는 형상의 배선 패턴을 형성하고, 이어서 상기 배선 패턴에 도금 처리를 행한 후 유기 규소 화합물의 공존하에 가열하여 유기 규소 화합물을 프린트 배선 기판의 표면에 부착시킴으로써 제조할 수 있다.The printed wiring board of this invention is a printed wiring board in which the wiring pattern which consists of electroconductive metals was formed in the insulating film surface, and the organosilicon compound is affixed on the surface of the said printed wiring board. The printed wiring board of the present invention selectively etches the conductive metal layer formed through the adhesive layer on the surface of the insulating film to form a wiring pattern of a desired shape, and then performs plating treatment on the wiring pattern, and then coexists with the organosilicon compound. It can manufacture by heating and attaching an organosilicon compound to the surface of a printed wiring board.
본 발명에 따르면 배선 패턴 간에 덴드라이트(dendrite)상 금속의 성장을 저지할 수 있어 고전압을 인가하더라도 배선 패턴 간에 마이그레이션의 발생에 의한 단락이 발생하기 어렵다.According to the present invention, it is possible to prevent the growth of a dendrite-like metal between the wiring patterns, so that even if a high voltage is applied, a short circuit due to migration between the wiring patterns is unlikely to occur.
Description
도 1은 빗형 전극이 형성된 프린트 배선 기판의 예를 나타내는 도면이다.1 is a diagram illustrating an example of a printed wiring board on which a comb-shaped electrode is formed.
도 2는 도 1의 A-A 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 프린트 배선 기판에 85℃, 85% RH 조건에서 60V의 직류 전압을 인가했을 때의 저항값의 변화를 나타내는 그래프이다.3 is a graph showing a change in resistance value when a direct current voltage of 60 V is applied to a printed wiring board at 85 ° C. and 85% RH.
[참조부호에 대한 간단한 설명][Short description of reference signs]
10..프린트 배선 기판10. Printed wiring board
11..절연 필름11..Insulation film
13..접착제층13. Adhesive layer
15..배선 패턴15..wiring pattern
20..플러스극20..Plus play
30..마이너스극30..Minus play
본 발명은 내(耐)마이그레이션성이 뛰어난 프린트 배선 기판 및 이와 같은 프린트 배선 기판을 제조하는 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 미세 피치를 가지면서, 인가 전압이 높은 경우라도 마이그레이션에 의한 단락이 발생하기 어려운 프린트 배선 기판 및 이와 같은 프린트 배선 기판을 제조하는 방법에 관한 것이다.The present invention relates to a printed wiring board excellent in migration resistance and a method of manufacturing such a printed wiring board. In more detail, this invention relates to the printed wiring board which has a fine pitch, and is hard to produce the short circuit by a migration even when an applied voltage is high, and the method of manufacturing such a printed wiring board.
전자산업의 발달에 수반하여 IC(집적 회로)칩, LSI(대규모 집적 회로)칩 등의 전자부품을 실장하는 프린트 배선 기판의 수요가 급속히 증가하고 있다.With the development of the electronics industry, the demand for printed wiring boards for mounting electronic components such as IC (Integrated Circuit) chips and LSI (Large Integrated Circuit) chips is increasing rapidly.
이와 같은 프린트 배선 기판에 있어서는 전자기기의 소형화, 경량화, 고기능화의 요구가 높으며, 프린트 배선 기판에 형성되는 배선 패턴은 점차 세선화되고 있고 이미 피치 폭이 30㎛를 하회하는 프린트 배선 기판도 실용화되어 있다.In such a printed wiring board, there is a high demand for miniaturization, light weight, and high functionality of electronic devices, and wiring patterns formed on the printed wiring board are gradually thinning, and printed wiring boards with pitch widths of less than 30 µm have already been put into practical use. .
전자기기에는 다종다양한 전자부품이 실장되어 있으며 전자부품은 미약한 전력으로 구동시키는 것이 일반적이나, 예를 들어, 전원 회로의 제어를 담당하는 전자부품, 표시 장치를 구동시키기 위한 전자 부품 등에는 50V를 넘는 높은 전압이 인가되는 것도 있다.Various electronic components are mounted in electronic devices, and the electronic components are generally driven with weak electric power. For example, 50V is applied to electronic components for controlling power circuits and electronic components for driving display devices. Some higher voltages may be applied.
이와 같은 전자부품을 실장하는 프린트 배선 기판에도 당연히 고전압이 인가되고, 인접하는 배선 패턴과의 배선 패턴 간격이 좁으면 절연 필름 표면, 특히 절연 필름 표면에 도전성 금속박을 점착할 때 사용한 접착제층 내부에 배선 패턴을 형성하는 금속이 덴드라이트(dendrite)상으로 성장하여 인접하는 배선 패턴에 도달해 단락되는 경우가 있다. 소위 마이그레이션의 발생에 의한 단락이다. 즉, 배선 패턴에 50V 이상의 직류 전압을 인가할 경우에 플러스극 패턴에서 마이너스극 패턴을 향하여 금속 이온이 덴드라이트상으로 성장한다.If a high voltage is naturally applied to the printed wiring board mounting such an electronic component, and the wiring pattern interval with the adjacent wiring pattern is narrow, wiring is performed inside the adhesive layer used when the conductive metal foil is adhered to the surface of the insulating film, especially the insulating film. The metal which forms a pattern may grow on a dendrite, reach | attach adjacent wiring patterns, and may short-circuit. It is a short circuit caused by the so-called migration. That is, when a DC voltage of 50 V or more is applied to the wiring pattern, metal ions grow in the dendrite form from the positive electrode pattern toward the negative electrode pattern.
따라서, 50V 이상 혹은 60V 이상의 고전압이 걸리는 프린트 배선 기판에서는 배선 패턴의 피치 폭을 50㎛ 이하로 하는 것은 불가능하다고 여겨지고 있으며, 피치 폭이 50㎛ 이상인 소위 러프 피치 프린트 배선 기판이 사용되는 것이 일반적이다.Therefore, it is considered impossible to make the pitch width of a wiring pattern into 50 micrometers or less in the printed wiring board which applies high voltage of 50V or more or 60V or more, and what is called a rough pitch printed wiring board with a pitch width of 50 micrometers or more is generally used.
이와 같이 접착제층에 덴드라이트상으로 금속이 확산되기 때문에 덴드라이트상의 금속 확산이 발생하기 어려운 접착제도 개발되어 있다. 그러나 이와 같은 접착제는 매우 고가이며, 현실적으로 비용 경쟁이 치열한 일반적인 전자 기기에 장착되는 프린트 배선 기판에 이와 같은 고가의 접착제를 사용할 수는 없다.Thus, the adhesive which is hard to produce the metal diffusion in a dendrite because the metal diffuses into a dendrite form in the adhesive bond layer is also developed. However, such adhesives are very expensive, and in reality, such expensive adhesives cannot be used for printed wiring boards mounted on general electronic devices which are highly competitive.
본 발명은 높은 전압을 인가하더라도 단락이 발생하기 어려운 세선화된 프린트 배선 기판을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a thinned printed wiring board, which is unlikely to cause a short circuit even when a high voltage is applied.
또한, 본 발명은 높은 전압을 인가하더라도 단락이 발생하기 어려운 세선화된 프린트 배선 기판을 제조하는 방법을 제공하는 것을 목적으로 한다. Moreover, an object of this invention is to provide the method of manufacturing the thinned printed wiring board which a short circuit does not produce even if a high voltage is applied.
본 발명의 프린트 배선 기판은 절연 필름 표면에 도전성 금속으로 이루어지는 배선 패턴이 형성된 프린트 배선 기판으로서, 상기 프린트 배선 기판의 표면에 유기 규소 화합물이 부착되어 있는 것을 특징으로 한다.The printed wiring board of this invention is a printed wiring board in which the wiring pattern which consists of electroconductive metals was formed in the insulating film surface, and the organosilicon compound is affixed on the surface of the said printed wiring board.
본 발명의 프린트 배선 기판에 있어서 유기 규소 화합물은 적어도 배선 패턴 간의 접착제층 표면에 부착되어 있는 것이 바람직하다.In the printed wiring board of the present invention, the organosilicon compound is preferably attached to at least the adhesive layer surface between the wiring patterns.
본 발명의 프린트 배선 기판은 절연 필름의 표면에 접착제층을 개재하여 형성된 도전성 금속층을 선택적으로 에칭하여 원하는 형상의 배선 패턴을 형성하고, 이어서 상기 배선 패턴에 도금 처리를 행한 후 유기 규소 화합물의 공존하에 가열하여 유기 규소 화합물을 프린트 배선 기판의 표면에 부착시킴으로써 제조할 수 있다.The printed wiring board of the present invention selectively etches the conductive metal layer formed through the adhesive layer on the surface of the insulating film to form a wiring pattern of a desired shape, and then performs plating treatment on the wiring pattern, and then coexists with the organosilicon compound. It can manufacture by heating and attaching an organosilicon compound to the surface of a printed wiring board.
본 발명의 프린트 배선 기판 제조 시의 가열 처리 공정에서 프린트 배선 기판을 유기 규소 화합물과 공존시킴으로써 유기 규소 화합물이 프린트 배선 기판의 표면, 특히 에칭에 의해 도전성 금속이 제거되어 노출된 접착제층 표면에 부착되어 접착제층의 표면에 수분이 부착되기 어려워진다. 덴드라이트상 금속의 성장(확산)에는 접착제층에 부착 혹은 흡착되는 수분이 관여하고 있는 것으로 생각되고 있다. 본 발명과 같이 접착제층의 표면에 유기 규소 화합물을 부착시킴으로써 접착제층의 표면이 소수화(疎水化)된 상태가 되어 접착제층의 표면에 수분이 극히 부착되기 어려운 상태가 형성된다. 따라서, 본 발명의 프린트 배선 기판에는 덴드라이트상 금속의 성장이 적기 때문에 피치 폭이 30㎛ 이하이고 50V 이상으로 고전압을 인가하는 경우라도 본 발명의 프린트 배선 기판에서는 배선 패턴 간에 단락이 형성되기 어려워진다.By coexisting the printed wiring board with the organosilicon compound in the heat treatment process in manufacturing the printed wiring board of the present invention, the organosilicon compound is adhered to the surface of the printed wiring board, in particular, the conductive metal is removed by etching and exposed to the exposed adhesive layer surface. Moisture becomes difficult to adhere to the surface of the adhesive layer. The growth (diffusion) of the dendrite phase metal is considered to involve moisture adhering to or adsorbing to the adhesive layer. By attaching the organosilicon compound to the surface of the adhesive layer as in the present invention, the surface of the adhesive layer is in a hydrophobized state, whereby a state in which moisture is hardly adhered to the surface of the adhesive layer is formed. Therefore, since there is little growth of a dendrite-like metal in the printed wiring board of this invention, even if a pitch width is 30 micrometers or less and high voltage is applied to 50V or more, it will become difficult to form a short circuit between wiring patterns in the printed wiring board of this invention. .
본 발명의 프린트 배선 기판의 절연 필름의 표면, 특히 절연 필름의 표면에 형성된 접착제층의 표면에 유기 규소 화합물이 부착되어 있으며, 이와 같이 유기 규소 화합물을 부착시킴으로써 배선 패턴으로부터의 마이그레이션에 의한 금속의 이동이 발생하기 어려워져 본 발명의 프린트 배선 기판에 장시간에 걸쳐 전압을 계속해서 공급하더라도 단락이 발생하기 어렵다.The organosilicon compound is affixed to the surface of the insulating film of the printed wiring board of the present invention, especially the surface of the adhesive layer formed on the surface of the insulating film, and by moving the organosilicon compound in this manner, the metal moves by migration from the wiring pattern. This is less likely to occur, and a short circuit is unlikely to occur even when the voltage is continuously supplied to the printed wiring board of the present invention for a long time.
특히 본 발명에 따르면, 배선 패턴의 피치 폭이 30㎛ 이하인 미세 피치로 배 선 패턴이 형성된 프린트 배선 기판으로서, 이와 같은 배선 패턴 간에 50V 이상, 바람직하게는 60V 이상의 전압을 인가하는 프린트 배선 기판이라도 마이그레이션에 의한 단락 발생을 방지할 수 있다.In particular, according to the present invention, a printed wiring board in which a wiring pattern is formed with a fine pitch having a pitch width of 30 μm or less, and even a printed wiring board which applies a voltage of 50 V or more, preferably 60 V or more between such wiring patterns, is migrated. The occurrence of short circuit can be prevented.
이어서, 본 발명의 프린트 배선 기판 및 이 프린트 배선 기판을 제조하는 방법에 대하여 구체적으로 설명한다.Next, the printed wiring board of this invention and the method of manufacturing this printed wiring board are demonstrated concretely.
도 1은 본 발명의 방법으로 제조한 빗형 전극을 가지는 프린트 배선 기판이고, 도 2는 그 단면인 A-A 단면을 모식적으로 나타내는 단면도이며, 빗형 전극의 피치 폭은 30㎛이다.1 is a printed wiring board having a comb-shaped electrode manufactured by the method of the present invention, FIG. 2 is a cross-sectional view schematically showing an A-A cross section which is the cross section, and the pitch width of the comb-shaped electrode is 30 µm.
본 발명의 프린트 배선 기판(10)은 도 1 및 도 2에 나타낸 바와 같이, 절연 필름(11)과 이 절연 필름(11)의 표면에 배치된 배선 패턴(15)을 가진다.The printed
본 발명의 프린트 배선 기판(10)에 있어서, 절연 필름(11)은 폴리이미드 필름, 폴리이미드아미드 필름, 폴리에스테르 필름, 폴리페닐렌설파이드 필름, 폴리에테르이미드 필름, 불소 수지 필름 및 액정 폴리머 필름 등을 들 수 있다. 즉, 이들 절연 필름(11)은 에칭 시에 사용되는 에칭액 혹은 세정 시에 사용되는 알칼리 용액 등에 침식되지 않을 정도로 내산·내알칼리성을 가지고, 또한 전자부품을 실장할 때 등의 가열에 의해 크게 열 변형되지 않을 정도의 내열성을 가지고 있다. 이러한 특성을 가지는 절연 필름(11)으로서는 폴리이미드 필름이 바람직하다.In the printed
이와 같은 절연 필름(11)은 통상적으로는 5㎛ ~ 150㎛, 바람직하게는 5㎛ ~ 125㎛, 특히 바람직하게는 25㎛ ~ 75㎛의 평균 두께를 가지고 있다.Such
상기와 같은 절연 필름(11)에는 펀칭에 의해 스프로켓 홀, 디바이스 홀, 절곡 슬릿, 위치 맞춤용 홀 등의 필요한 투과공(透孔)이 천공되어 있다.In the
배선 패턴(15)은 절연 필름(11)의 표면에 배치된 도전성 금속을 선택적으로 에칭함으로써 형성된다. 이 배선 패턴(15)을 형성하기 위한 도전성 금속은 통상적으로는 절연 필름(11)의 표면에 접착제층(13)을 개재하여 도전성 금속박을 점착함으로써 배치된다. 그리고 이 도전성 금속박의 표면에 감광성 수지를 도포하고 상기 형성된 감광성 수지층을 노광·현상함으로써 경화된 감광성 수지로 이루어지는 원하는 패턴을 형성하고, 이렇게 형성된 패턴을 마스킹재로 하여 도전성 금속층을 선택적으로 에칭함으로써 원하는 형태의 배선 패턴(15)을 형성할 수 있다.The
본 발명에서 사용되는 도전성 금속박으로는 동박, 알루미늄박 등을 들 수 있다. 특히 본 발명에서는 도전성 금속박으로서 동박을 사용하는 것이 바람직하다. 동박으로서는 일반적으로 전해 동박 및 압연 동박을 사용하는 것이 가능하나 박리 강도나 범용성을 고려하면 전해 동박을 사용하는 것이 바람직하다.Copper foil, aluminum foil, etc. are mentioned as a conductive metal foil used by this invention. In particular, in this invention, it is preferable to use copper foil as an electroconductive metal foil. As copper foil, generally, it is possible to use an electrolytic copper foil and a rolled copper foil, but in consideration of peeling strength and versatility, it is preferable to use an electrolytic copper foil.
본 발명의 프린트 배선 기판에 형성되는 배선 패턴(15)은 통상적으로는 피치 폭이 30㎛ 이하인 매우 세선화된 배선 패턴이며, 이와 같은 세선화된 배선 패턴(15)을 형성하기 위해서는 매우 얇은 도전성 금속층을 형성하는 것이 바람직하다. 예를 들어, 피치 폭이 30㎛ 이하인 배선 패턴(11)을 형성하기 위해서는 통상적으로는 12㎛ 이하, 바람직하게는 10㎛ 이하의 평균 두께를 가지는 도전성 금속박을 사용하는 것이 바람직하다. 그러나 예를 들어, 도전성 금속박으로서 전해 동박을 사용할 경우, 단독으로 취급할 수 있는 전해 동박의 두께는 15㎛ 정도이기 때문에 얇 은 전해 동박을 단독으로 취급하여 절연 필름(11)의 표면에 점착하는 것은 매우 곤란하다.The
따라서, 본 발명에서는 도전성 금속층 형성 시 단독으로 취급할 수 있는, 예를 들어, 18㎛ 두께의 도전성 금속층을, 접착제층(13)을 개재하여 절연 필름의 표면에 점착한 후 이리하여 형성된 도전성 금속층 전체를 에칭하여, 예를 들어, 평균 두께를 12㎛ 이하, 바람직하게는 10㎛ 이하로 조정한 후 그렇게 제작된 도전성 금속층의 표면에 감광성 수지층을 형성하는 것이 바람직하다.Therefore, in the present invention, for example, a conductive metal layer, which can be handled alone when the conductive metal layer is formed, is adhered to the surface of the insulating film via the
또한, 상기와 같이 도전성 금속층의 두께 조정을 행한 후 감광성 수지를 도포하여 배선 패턴을 형성시키는 방법 외에 지지체 표면에, 예를 들어, 12㎛ 이하, 바람직하게는 10㎛ 이하의 도전성 금속층이 지지체 표면에 적층된 지지체 부착 도전성 금속박을 이용하여, 절연 필름(11)의 표면에 접착제를 이용하여 지지체 부착 도전성 금속의 도전성 금속층을 점착시킨 후 지지체를 박리함으로써 절연 필름(11)의 표면에 접착제층(13)을 개재하여 두께 12㎛ 이하, 바람직하게는 10㎛ 이하의 도전성 금속층을 배치할 수도 있다.In addition to the method of forming a wiring pattern by applying a photosensitive resin after adjusting the thickness of the conductive metal layer as described above, a conductive metal layer having a thickness of, for example, 12 µm or less, preferably 10 µm or less, is formed on the surface of the support. Using the laminated conductive metal foil with a support, the
예를 들어, 상기와 같은 얇은 도전성 금속층을 절연 필름의 표면에 접착제층(13)을 개재하여 배치함으로써 피치 폭 30㎛ 이하, 바람직하게는 피치 폭 25㎛ ~ 30㎛의 배선 패턴을 형성할 수 있다.For example, by arranging the thin conductive metal layer as described above via the
본 발명에 있어서, 상기와 같은 도전성 금속박을 점착하기 위한 접착제층(13)은 프린트 배선 기판을 제조할 때 통상적으로 사용되고 있는 접착제를 이용하여 형성할 수 있다. 이와 같은 접착제의 예로서는 에폭시 수지계 접착제, 우레탄 수지계 접착제, 폴리이미드계 접착제, 아크릴계 접착제, 폴리아미드계 접착제 등을 들 수 있다.In the present invention, the
이와 같은 접착제에 의해 형성되는 접착제층(13)의 두께는 통상적으로는 3㎛ ~ 50㎛, 바람직하게는 6㎛ ~ 25㎛ 범위 내에 있다.The thickness of the
본 발명의 프린트 배선 기판에 있어서 통상적으로는 상기와 같은 접착제를 이용하여 도전성 금속박을 점착하여 도전성 금속층을 형성하고, 이렇게 형성된 도전성 금속층의 표면에 감광성 수지를 도포하여 감광성 수지층을 형성하고, 이 감광성 수지층을 노광·현상함으로써 감광성 수지의 경화체로 이루어지는 원하는 형상의 패턴을 형성하고, 이 패턴을 마스킹재로 하여 도전성 금속층을 선택적으로 에칭함으로써 원하는 형상의 배선 패턴(15)을 형성한다.In the printed wiring board of the present invention, a conductive metal layer is usually formed by adhering a conductive metal foil using an adhesive as described above, and a photosensitive resin is applied to the surface of the thus formed conductive metal layer to form a photosensitive resin layer. By exposing and developing a resin layer, the pattern of the desired shape which consists of hardened | cured material of the photosensitive resin is formed, and the conductive metal layer is selectively etched using this pattern as a masking material, and the
상기와 같이 하여 배치된 도전성 금속층의 표면에 형성되는 감광성 수지층에는 빛이 조사된 부분이 경화되는 타입과 빛이 조사된 부분이 용해가능한 타입이 있으나, 본 발명에서는 어떤 타입의 감광성 수지라도 사용할 수 있다.In the photosensitive resin layer formed on the surface of the conductive metal layer arranged as described above, there are types in which the light-irradiated portion is cured and types in which the light-irradiated portion is soluble, but any type of photosensitive resin may be used in the present invention. have.
도 1 및 도 2에는 상기와 같이 하여 경화된 감광성 수지로 이루어지는 패턴을 이용하여 전해 동박을 에칭하여 빗형 배선 패턴(15)을 형성한 예가 도시되어 있다. 도 1에 도시한 프린트 배선 기판(10)에 있어서, 배선 패턴(15)의 폭(W2)은 14㎛, 인접하는 배선 패턴과의 거리(W3)는 16㎛, 피치 폭(W1)은 30㎛이다. 또한, 이와 같이 하여 형성된 배선 패턴(15)의 두께(T1)는 5㎛이고, 단독으로 취급할 수 있는 두께 15㎛의 전해 동박(두께 12㎛의 접착제층 부착)을 절연 필름의 표면에 가열압착한 후, 전해 동박의 전면을 에칭하여 도전성 금속층의 두께를 7㎛로 조정하여 사용한 예가 도시되어 있다.1 and 2 show an example in which the
본 발명은 배선 패턴(15)의 폭(W2)이 통상적으로는 5㎛ ~ 25㎛, 바람직하게는 10㎛ ~ 20㎛의 배선 패턴을 가지는 프린트 배선 기판에 적합하다. 또한, 이때의 인접하는 배선 패턴과의 거리(W3)는 통상적으로 5㎛ ~ 25㎛, 바람직하게는 10㎛ ~ 20㎛이고, 피치 폭(W1)은 동박을 얇게 함으로써 25㎛ 이하 정도까지 미세화할 수 있다. 또한, 본 발명의 프린트 배선 기판에 형성되는 배선 패턴(15)의 두께는 통상적으로 5㎛ ~ 18㎛, 바람직하게는 7㎛ ~ 15㎛이다. 본 발명의 프린트 배선 기판(10)에 형성되어 있는 배선 패턴(15)은 상술한 바와 같이, 선 폭이 좁으며 게다가 피치 폭이 좁아 인접하는 배선 패턴(15)과의 간격이 좁음에도 불구하고, 예를 들어, 50V 이상의 인가 전압, 나아가서는 60V 이상의 인가 전압을 장시간 공급하더라도 덴드라이트상 금속의 확산에 의한 단락이 생기기 어렵다. 한편, 도 1에 도시한 프린트 배선 기판(10)은 덴드라이트상 금속의 성장에 따라 배선 패턴(15)간에 발생하는 단락의 발생 상항을 관찰하기 위한 빗형 패턴이며, 참조부호 20은 플러스 전압 부하용 패드, 참조부호 30은 마이너스 전압 부하용 패드이다.The present invention is suitable for a printed wiring board having a wiring pattern of the width W2 of the
상기와 같은 배선 패턴(15)을 형성하는 선택적 에칭 처리는 감광성 수지의 경화체를 마스킹재로 하여 도전성 금속을 에칭함으로써 실시된다. 여기서 사용되는 에칭액은 도전성 금속의 종류에 따라 적절히 선택하여 사용할 수 있다. 예를 들어, 도전성 금속으로서 구리를 사용한 경우에는 염화 제 2 철과 HCl을 주성분으로 하는 에칭액, 황산+과산화수소 등의 에칭제, 염화 제 2 구리+염산+과산화수소를 주성분 으로 하는 에칭제, NaClO2, Cu(NH3)4Cl2, NH4OH, NH4Cl 등을 포함하는 암모니아 알칼리 에천트를 사용할 수 있다.The selective etching process of forming the
에칭 처리 시에는 도전성 금속을 점착한 절연 필름을 에칭액 중에 침지시키는 것도 가능하고, 상기 에칭액을 안개상으로 하여 도전성 금속을 점착한 절연 필름에 분무하는 것도 가능하다. 특히 본 발명의 프린트 배선 기판(10)에서는 얇은 도전성 금속층을 에칭하여 배선 패턴(15)을 형성하기 때문에 에칭제를 분무하여 에칭 처리를 행하는 것이 바람직하다.At the time of an etching process, the insulating film which adhere | attached the conductive metal can also be immersed in etching liquid, It is also possible to spray on the insulating film which adhere | attached the conductive metal, making the said etching liquid into mist shape. Especially in the printed
상기와 같이 접착제층(13)에서 도전성 금속층을 점착하고, 이 도전성 금속층으로부터 배선 패턴(13)을 형성하고 습도 하에서 직류 전압을 부하하면 접착제층(13) 중에 도전성 금속이 덴드라이트상으로 성장하여 배선 패턴(13)간에 단락을 형성하는 요인이 된다. 예를 들어, 도 1 및 도 2에 나타낸 바와 같이, 빗형 전극을 형성하여 이 빗형 전극에 직류 전압을 인가하면 플러스극에서 마이너스극을 향하여 덴드라이트상으로 도전성 금속이 성장한다. 특이 이 빗형 전극을 습도 85% RH, 온도 85℃의 습열 조건하에서 이 빗형 전극에 직류 50V 이상, 나아가서는 60V 이상의 직류 전압을 인가하면 피치 폭이 30㎛인 경우에는 250 시간 ~ 450 시간 정도에서 덴드라이트상 도전성 금속의 성장에 의해 인접하는 배선 패턴 간의 절연 상태가 파괴된다. 따라서, 인가 전압 50V 이상의 고전압을 인가하는 경우에는 피치 폭이 30㎛ 이하로 세선화된 배선 패턴(13)을 가지는 프린트 배선 기판은 적합하지 않다고 여겨지고 있었다. 즉, 상술한 바와 같이, 도 1에 나타낸 바와 같이, 피치 폭이 30 ㎛ 이하가 되는 빗형 전극을 형성하여 50V 혹은 그 이상의 직류 전압을 인가하면 배선 패턴(15) 간의 접착제층(13)에 덴드라이트상으로 금속이 성장하며, 이때의 온도 및 습도가 높으면 덴드라이트상 금속이 단시간에 성장하고, 30㎛ 피치의 경우 85℃, 85 RH%의 조건에서 50V의 직류 전압을 인가하면 500시간 이내에 덴드라이트상 금속의 성장으로 인하여 배선 패턴 간의 절연 상태가 파괴되는 것이 일반적이다. 따라서, 이와 같이 하여 발생하는 단락을 방지하기 위해 피치 폭이 30㎛ 이하인 프린트 배선 기판에서는 인가하는 전압에 제한이 있어 50V 혹은 이를 초과하는 전압이 인가되는 용도에는 사용되지 않고 있다.As described above, when the conductive metal layer is attached to the
이와 같이 하여 에칭 처리를 행한 후 마스킹재로 하여 사용된 감광성 수지의 경화체는 알칼리 세정에 의해 제거된다. 이 알칼리 세정에는 통상적으로는 3% ~ 5% 정도의 알칼리 금속 수용액을 사용할 수 있다.In this way, after performing an etching process, the hardened | cured material of the photosensitive resin used as a masking material is removed by alkali washing. For this alkali washing, an alkali metal aqueous solution of about 3% to 5% can usually be used.
상기와 같이 배선 패턴(15)을 형성한 후 통상적으로는 형성된 배선 패턴의 표면을 도금처리한다. 여기서 행하는 도금처리로는, 예를 들어, 주석도금처리, 땜납도금처리, 무연땝남도금처리, 니켈도금처리, 금도금처리, 니켈·금도금처리, 아연도금처리, 크롬도금처리, 은도금처리, Cu도금처리 및 이것들의 복합 도금처리를 들 수 있다. 특히 본 발명에서는, 주석도금처리를 행하는 것이 바람직하다. 이와 같이 하여 형성되는 도금층의 두께는 통상적으로는 0.01㎛ ~ 1.0㎛, 바람직하게는 0.05㎛ ~ 0.6㎛ 범위 내에 있다.After the
상기와 같이 도금처리를 행한 후, 본 발명의 프린트 배선 기판은 유기 규소 화합물의 존재하에 가열처리된다. 이와 같이 유기 규소 화합물의 존재하에 가열처 리함으로써 본 발명의 프린트 배선 기판 표면에 미량의 유기 규소 화합물이 부착된다.After the plating treatment as described above, the printed wiring board of the present invention is heat treated in the presence of an organosilicon compound. Thus, a small amount of organosilicon compound adheres to the printed wiring board surface of this invention by heat-processing in presence of an organosilicon compound.
여기서 사용하는 유기 규소 화합물로서는, -Si·O- 구조를 가지는 유기 규소 화합물을 이용할 수 있으며, 특히 본 발명에서는 폴리디알킬실록산을 포함하는 유기 규소 화합물의 존재하에 가열처리하는 것이 바람직하다.As an organosilicon compound used here, the organosilicon compound which has a -Si * O- structure can be used, Especially in this invention, it is preferable to heat-process in presence of the organosilicon compound containing polydialkylsiloxane.
본 발명에 있어서, 이 가열처리조건은 통상적으로는 온도 50℃ ~ 180℃, 바람직하게는 70℃ ~ 160℃, 10분 ~ 120분간, 바람직하게는 30분 ~ 90분간이다. 통상적으로, 상기와 같은 가열 처리는 프린트 배선 기판을 스페이서 테이프와 함께 릴에 권회한 상태로 릴을 오븐에 넣어 상기와 같은 조건에서 가열한다. 이때 이 오븐 내에 유기 규소 화합물이 담긴 용기를 넣어 이 용기에 있는 유기 규소 화합물도 함께 가열되도록 한다. 한편, 본 발명의 프린트 배선 기판이 판상이고, 상기와 같은 테이프의 형태를 취하지 않는 경우에는 릴에 권회하지 않고 가열처리함은 물론이다.In the present invention, the heat treatment conditions are usually 50 ° C to 180 ° C, preferably 70 ° C to 160 ° C, 10 minutes to 120 minutes, and preferably 30 minutes to 90 minutes. Usually, the above heat treatment puts a reel into an oven in the state which wound the printed wiring board with the spacer tape on the reel, and heats it in the above conditions. In this case, a container containing the organosilicon compound is placed in the oven so that the organosilicon compound in the container is also heated together. On the other hand, when the printed wiring board of this invention is plate-shaped, and does not take the form of the above-mentioned tape, of course, it heat-processes without winding to a reel.
이와 같이 하여 밀폐된 오븐 내에서 본 발명의 프린트 배선 기판을 유기 규소 화합물과 함께 가열처리함으로써 유기 규소 화합물의 일부가 프린트 배선 기판의 표면에 부착된다.Thus, a part of organosilicon compound adheres to the surface of a printed wiring board by heat-processing the printed wiring board of this invention with an organosilicon compound in a sealed oven.
따라서, 이리하여 유기 규소 화합물의 공존하에 가열처리된 본 발명의 프린트 배선 기판에 대하여, 비행시간형 2차 이온 질량 분석계(TOF-SIMS)를 이용하여 규격화 2차 이온 검출 강도를 측정하면 +원소 이온종 Si가 통상적으로는 0.081 ~ 0.4 범위 내, 바람직하게는 0.1 ~ 0.3 범위 내의 강도로 검출된다. 이와 같은 +원 소 이온종 Si로서는, 통상적으로는 적어도 CH3Si, HOSi, C3H9Si, C5H15OSi2가 검출되고, 폴리디알킬실록산을 포함하는 유기 규소 화합물을 이용하여 가열처리함으로써 상기와 같은 요소들을 검출할 수 있다. 한편, 본 발명에 있어서, 비행시간형 2차 이온 질량 분석계(TOF-SIMS)의 측정 조건은 일차 이온종: Ga+, 일차 가속 전압: 15kV, 일차 전류: 1nA, 측정 범위: 100㎛×100㎛이다.Therefore, for the printed wiring board of the present invention heat-treated in the presence of the organosilicon compound, the measurement of the standardized secondary ion detection intensity using a time-of-flight secondary ion mass spectrometer (TOF-SIMS) + element ion The species Si are usually detected at an intensity in the range of 0.081 to 0.4, preferably in the range of 0.1 to 0.3. As such a + element ion species Si, at least CH 3 Si, HOSi, C 3 H 9 Si, C 5 H 15 OSi 2 is detected and heated using an organosilicon compound containing polydialkylsiloxane. By processing such elements can be detected. In the present invention, the measurement conditions of the time-of-flight type secondary ion mass spectrometer (TOF-SIMS) include primary ion species: Ga + , primary acceleration voltage: 15 kV, primary current: 1 nA, and measurement range: 100 μm × 100 μm. to be.
본 발명에 있어서, 유기 규소 화합물은 프린트 배선 기판의 전면(全面)에 부착되는 것으로 생각되며, 특히 도전성 금속이 점착되어 있던 접착제층의 표면(노출된 접착제층)에 상기와 같은 유기 규소 화합물이 부착됨으로써 접착제층에 수분이 부착되기 어려워지고, 금속의 덴드라이트상 확산이 저해되어 결과적으로 배선 패턴(15) 간의 단락이 발생하기 어려워지는 것으로 추정된다.In the present invention, the organosilicon compound is considered to be attached to the entire surface of the printed wiring board, and in particular, the organosilicon compound as described above adheres to the surface (exposed adhesive layer) of the adhesive layer to which the conductive metal is adhered. As a result, it is assumed that moisture is less likely to adhere to the adhesive layer, the diffusion of the dendrite phase of the metal is inhibited, and as a result, short circuit between the
상기와 같이 하여 유기 규소 화합물의 존재하에 프린트 배선 기판을 가열처리하여 프린트 배선 기판의 표면, 특히 접착제층의 표면에 유기 규소 화합물을 부착시킨 후 솔더 레지스트층을 형성하거나 혹은 커버층을 점착하여 배선 패턴(15)을 보호한다. 솔더 레지스트층은 배선 패턴(15)의 단부에 있는 단자 부분이 노출되도록 스크린 인쇄 기술을 이용하여 배선 패턴(15) 위에 솔더 레지스트 잉크를 도포하여 경화시킴으로써 형성된다. 또한, 커버층은 배선 패턴(15)의 단부에 있는 단자 부분이 노출되는 형상으로 접착제층 부착 필름을 미리 형상화한 필름을, 배선 패턴(15) 위에 점착한다. 이와 같이 하여 형성된 솔더 레지스트층 혹은 커버층의 가장자리 부분에는 배선 패턴(15)의 단부가 노출되어 있으며, 이 노출된 배선 패턴은 전자부품 실장용 단자 혹은 외부 단자로서 사용된다.As described above, the printed wiring board is heat-treated in the presence of the organosilicon compound to attach the organosilicon compound to the surface of the printed wiring board, particularly the adhesive layer, and then a solder resist layer is formed or the cover layer is adhered to the wiring pattern. (15) to protect. The solder resist layer is formed by applying and curing the solder resist ink on the
상기와 같이 하여 솔더 레지스트층 혹은 커버층을 형성한 후, 통상적으로는 노출되어 있는 단자 부분을 도금처리한다. 이 단자부분의 도금의 예로서는, 주석도금, 니켈도금, 땜납도금, 무연땜납도금, 금도금, 니켈·금도금, 아연도금, 크롬도금, 은도금, Cu도금 및 이것들을 조합시킨 복합 도금을 들 수 있다. 예를 들어, IC 등의 전자부품에 형성되어 있는 접속단자인 범프가 금 범프인 경우에는, 프린트 배산판의 노출 도체 부분에 주석 도금을 행함으로써, 가열하면서 초음파를 가함으로써 배선판 도체의 주석 도금층과 전자부품의 금 범프에 의해 금주석 공정물이 형성되고, 이 프린트 배선 기판에 전자부품을 실장할 수 있다. 또한, 전자부품을 와이어 본딩에 의해 실장하는 경우에는 단자 부분에 금 도금을 행함으로써 혹은 니켈·금도금을 행함으로써 금선을 이용하여 양호한 와이어 본딩을 행할 수 있다.After forming a soldering resist layer or a cover layer as mentioned above, the exposed terminal part is plated normally. Examples of the plating of the terminal portion include tin plating, nickel plating, solder plating, lead-free solder plating, gold plating, nickel and gold plating, zinc plating, chromium plating, silver plating, Cu plating, and composite plating in combination of these. For example, when the bump which is a connection terminal formed in an electronic component, such as IC, is a gold bump, tin plating is performed on the exposed conductor part of a printed circuit board, and the ultrasonic wave is applied while heating, and the tin plating layer of a wiring board conductor is carried out. A gold tin process product is formed by the gold bump of an electronic component, and an electronic component can be mounted on this printed wiring board. In the case where the electronic component is mounted by wire bonding, good wire bonding can be performed using gold wires by gold plating the terminal portions or by nickel and gold plating.
이와 같이 하여 형성되는 도금층의 두께는 도금의 종류에 따라 적절히 선정할 수 있으나, 통상적으로는 0.01㎛ ~ 1㎛, 바람직하게는 0.05㎛ ~ 0.6㎛ 범위 내에 있다.Although the thickness of the plating layer formed in this way can be suitably selected according to the kind of plating, Usually, it is in the range of 0.01 micrometer-1 micrometer, Preferably it is 0.05 micrometer-0.6 micrometer.
한편, 상기 가열 공정에서 유기 규소 화합물은 배선 패턴의 표면, 특히 단자 부분 등에도 부착되나, 배선 패턴 부분에 부착된 유기 규소 화합물은 가열 공정 후의 공정, 특히 도금 공정 등에서 거의 제거되어 부착된 유기 규소 화합물에 의해 이후의 공정 조작이 불이익을 받는 일이 없다.On the other hand, in the heating step, the organosilicon compound is also attached to the surface of the wiring pattern, in particular, the terminal portion, but the organosilicon compound attached to the wiring pattern portion is almost removed in the process after the heating process, especially in the plating process. Thereafter, subsequent process operations are not disadvantageous.
도 3에 피치 폭이 30㎛인 빗형 전극을 구비한 프린트 배선 기판에 60V의 직류 전압을 인가했을 때의 배선 패턴 간 저항값의 경시 변화를 나타낸다.3 shows a time-dependent change in the resistance value between wiring patterns when a direct current voltage of 60 V is applied to a printed wiring board having a comb-shaped electrode having a pitch width of 30 µm.
도 3의 (2)로 나타낸 그래프는 유기 규소 화합물의 공존하에 가열을 행하지 않은 프린트 배선 기판의 저항값의 시간변화를 나타내는 것으로, 250시간 ~ 450시간 사이에서 저항값이 급격히 저하되고 있다. 이에 반해 (1)로 나타낸 그래프는 유기 규소 화합물의 공존하에 가열하여 유기 규소 화합물을 부착시킨 본 발명의 프린트 배선 기판의 저항값의 시간 변화이며, 700시간을 경과할 때까지는 저항값의 저하는 발견되지 않는다. 한편, 상기 저항값의 측정 시험은 85℃. 85% RH의 환경에서 행하고 있으며 이 측정은 촉진 시험이다. 따라서, 이 촉진 시험에 있어서, 700시간을 초과하여 저항값의 변동이 발견되지 않는 프린트 배선 기판은 통상적인 사용에는 전혀 문제없이 사용할 수 있다. 한편, 도 3의 (2)로 나타낸 바와 같이 저항값의 저하 시간이 450 시간을 밑도는 프린트 배선 기판은 통상적인 사용에서는 비교적 문제가 발생하기 어려우나, 예를 들어 엄격한 사용 조건 하에서는 절연 불량이 발생할 우려가 크다.The graph shown by (2) of FIG. 3 shows the time change of the resistance value of the printed wiring board which does not heat in the presence of an organosilicon compound, and the resistance value falls rapidly between 250 hours and 450 hours. On the other hand, the graph shown by (1) is a time change of the resistance value of the printed wiring board of this invention which heated in the presence of an organosilicon compound, and adhered the organosilicon compound, and found the fall of a resistance value until 700 hours passed. It doesn't work. In addition, the measurement test of the said resistance value is 85 degreeC. It is conducted in an environment of 85% RH and this measurement is a facilitation test. Therefore, in this accelerated test, a printed wiring board on which no change in resistance value is found for more than 700 hours can be used without any problem for normal use. On the other hand, as shown in (2) of FIG. 3, a printed wiring board having a reduction time of a resistance value of less than 450 hours is less likely to cause problems in normal use, but there is a fear of insulation failure under strict use conditions, for example. Big.
이와 같이 본 발명의 프린트 배선 기판은, 예를 들어, 도금 처리를 행한 후 유기 규소 화합물의 공존하에 프린트 배선 기판을 가열처리함으로써 유기 규소 화합물을 프린트 배선 기판의 표면, 특히 접착제층의 표면에 미량부착시킬 수 있다. 이와 같이 하여 프린트 배선 기판의 표면, 특히 접착제층의 표면에 유기 규소 화합물이 부착됨으로써 접착제층의 표면에 수분이 현저히 부착되기 어려워지기 때문에 본 발명의 프린트 배선 기판에, 예를 들어, 50V 이상, 바람직하게는 60V 이상의 고전압을 계속해서 인가하더라도 배선 패턴으로부터의 덴드라이트상 금속이 성장하기 어려워 배선 패턴 간에 단락이 발생하기 어렵다.Thus, the printed wiring board of this invention adheres a trace amount of an organic silicon compound to the surface of a printed wiring board, especially the surface of an adhesive bond layer, for example by heat-processing a printed wiring board in the presence of an organosilicon compound after performing a plating process. You can. Thus, since the organosilicon compound adheres to the surface of a printed wiring board, especially the surface of an adhesive bond layer, it becomes difficult to remarkably attach moisture to the surface of an adhesive bond layer, For example, 50V or more is preferable to the printed wiring board of this invention. Preferably, even if a high voltage of 60 V or more is continuously applied, the dendrite-like metal from the wiring pattern is difficult to grow, and short circuits are unlikely to occur between the wiring patterns.
따라서, 본 발명의 프린트 배선 기판은 형성되어 있는 배선 패턴이 매우 세선화되어 있음에도 불구하고 고전압을 인가할 수 있다.Therefore, the printed wiring board of this invention can apply a high voltage, even if the wiring pattern formed is very thin.
본 발명의 프린트 배선 기판은, 구체적으로는 TAB(Tape Automated Bonding) 테이프, T-BGA(Tape Ball Grid Array) 테이프, CSP(Chip Size Package) 테이프, ASIC(Application Specific Integrated circuit) 테이프, COF(Chip on Film) 테이프, 2-메탈(양면 배선) 테이프, 다층 배선 테이프, 롤-to-롤로 제조되는 FPC(Flexible Printed Circuit) 테이프 등에 적용할 수 있다.Specifically, the printed wiring board of the present invention is a tape automated bonding tape (TAB) tape, a tape ball grid array (T-BGA) tape, a chip size package (CSP) tape, an application specific integrated circuit (ASIC) tape, a chip (Chip) It can be applied to on film tape, 2-metal (double-sided wiring) tape, multilayer wiring tape, flexible printed circuit (FPC) tape made of roll-to-roll.
이하에 실시예를 제시하여 본 발명을 더욱 상세히 설명하나 본 발명은 이에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited thereto.
[실시예 1]Example 1
폭 30㎜, 두께 15㎛의 전해 동박(미쓰이 금속 광업(주) 제품, 상품명: FQ-VLP)을, 두께 12㎛로 접착제(도레이(주) 제품, #7100)를 도포한 폴리이미드 필름(우베흥산(주) 제품, 상품명 유피렉스(UPILEX))에 라미네이트하고 오븐에서 경화시켜 3층 기판을 제작하였다. 이 3층 적층판을 에칭액을 사용하여 구리 두께가 7㎛가 되도록 전면 에칭하였다.Polyimide film (Ube) which coated adhesive (Toray Corporation product, # 7100) with thickness 30mm, electrolytic copper foil (Mitsui Metal Mining Co., Ltd. product, brand name: FQ-VLP) of thickness 15mm at 12 micrometers in thickness It was laminated to Heungsan Co., Ltd. product, a brand name UPILEX, and it hardened in the oven, and produced the three-layer board | substrate. This 3-layer laminated board was etched whole using etching liquid so that copper thickness might be set to 7 micrometers.
이어서, 상기 3층 기판의 구리층의 표면 전면에 포지티브형 포토레지스트(롬앤드허스사 제품, FR200)를 5㎛ 두께로 도포하여 감광성 수지층을 형성하였다.Subsequently, a positive photoresist (FR200, manufactured by Rohm and Hers, Inc.) was applied to the entire surface of the copper layer of the three-layer substrate in a thickness of 5 µm to form a photosensitive resin layer.
상기와 같이 하여 형성된 감광성 수지층을 30㎛ 피치로 빗형 패턴이 형성된 포토마스크를 이용하여 자외선 노광한 후, KOH 용액으로 현상하여 경화시킨 감광성 수지로 이루어지는 패턴을 형성하였다. 이리하여 형성된 패턴을 마스킹재로 하였 다.The photosensitive resin layer formed as mentioned above was exposed to ultraviolet rays using the photomask in which the comb pattern was formed in 30 micrometer pitch, and the pattern which consists of photosensitive resins developed and hardened with KOH solution was formed. The pattern thus formed was used as the masking material.
염화 제 2 구리, 염산 및 과산화수소를 포함하는 에칭액을 상기 마스킹재가 배치된 3층 기판에 분무하여 3층 기판의 표면에 노출되는 구리층을 선택적으로 에칭하여 30㎛ 피치의 배선 패턴을 형성하였다. 에칭 후 마스킹재는 NaOH를 함유하는 세정액으로 세정함으로써 박리하고, 산세한 후 순수로 세정하였다.An etching solution containing cupric chloride, hydrochloric acid, and hydrogen peroxide was sprayed onto the three-layer substrate on which the masking material was disposed, and the copper layer exposed on the surface of the three-layer substrate was selectively etched to form a wiring pattern having a pitch of 30 탆. After etching, the masking material was peeled off by washing with a washing solution containing NaOH, washed with pure water and then pickled.
이어서, 무전해 Sn 도금액(롬앤드허스사 제품, LT-34)을 이용하여 상기와 같이 하여 형성된 배선 패턴에 두께 0.45㎛의 주석 도금층을 형성하였다.Subsequently, a tin plating layer having a thickness of 0.45 탆 was formed on the wiring pattern formed as described above using an electroless Sn plating solution (LT-34, manufactured by Rohm and Hers).
이리하여 얻어진 프린트 배선 기판을 120℃로 가열한 오븐에 넣어 90분간 가열처리하였다. 이 오븐 안에는 미리 유기 규소 화합물(히타치 화성(주) 제품, SN9000)을 개구된 용기에 넣어 배치하였다. 이와 같이 유기 규소 화합물의 존재 하에 프린트 배선 기판을 가열처리하여 프린트 배선 기판의 표면에 유기 규소 화합물을 부착시켰다.The printed wiring board thus obtained was placed in an oven heated to 120 ° C. and heated for 90 minutes. In this oven, an organosilicon compound (Hitachi Chemical Co., Ltd. product, SN9000) was previously placed in an open container. Thus, the printed wiring board was heat-treated in the presence of an organosilicon compound, and the organosilicon compound was made to adhere to the surface of a printed wiring board.
가열처리 후, 프린트 배선 기판의 일부를 잘라내어 샘플을 제작하고, 이 샘플에 직류 60V로 전압을 인가한 상태에서 85℃, 85% RH로 조정된 항온고습조(ESPEC사 제품, PH-1K)에 넣어 그 절연 저항값을 측정하였다.After the heat treatment, a part of the printed wiring board was cut out to prepare a sample, and the sample was placed in a constant temperature and humidity bath (PH-1K, manufactured by ESPEC Co., Ltd.) at 85 ° C and 85% RH while a voltage of 60 V DC was applied thereto. The insulation resistance value was measured.
그 결과를 도 3의 (1)에 나타낸다.The results are shown in FIG. 3 (1).
도 3의 (1)에 나타낸 바와 같이, 이 프린트 배선 기판은 738시간까지 절연 저항값의 열화가 발생하지 않았다.As shown in Fig. 3 (1), the deterioration of the insulation resistance value did not occur for this printed wiring board until 738 hours.
또한, 상기와 같이 하여 제조된 프린트 배선 기판으로부터 상기와 동일한 샘플을 잘라내어 이 샘플의 표면을 TOF-SIMS(비행시간형 2차 이온 질량 분석계, 측정 조건: 일차 이온종: Ga+, 일차 가속 전압: 15kV, 일차 전류: 1nA, 측정 범위: 100㎛×100㎛)로 분석한 결과, 접착제층의 표면으로부터 CH3Si, HOSi, C3H9Si 및 C5H15OSi2 등의 유기 규소 화합물에 유래하는 Si가 0.28의 강도로 검출되었다.In addition, the same sample as above was cut out from the printed wiring board manufactured as mentioned above, and the surface of this sample was cut into TOF-SIMS (time-of-flight secondary ion mass spectrometer, measurement conditions: primary ion species: Ga + , primary acceleration voltage: 15 kV, primary current: 1 nA, measurement range: 100 μm × 100 μm), and the organic silicon compounds such as CH 3 Si, HOSi, C 3 H 9 Si, and C 5 H 15 OSi 2 were analyzed from the surface of the adhesive layer. Derived Si was detected with an intensity of 0.28.
[비교예 1]Comparative Example 1
실시예 1에서 가열처리 시 오븐 내에 유기 규소 화합물을 배치하지 않은 것 이외에는 마찬가지로 하여 프린트 배선 기판을 제조하였다.A printed wiring board was produced in the same manner as in Example 1 except that no organosilicon compound was disposed in the oven during the heat treatment.
얻어진 프린트 배선 기판에 대하여 실시예 1과 마찬가지로 그 절연 저항값을 측정한 결과, 345시간에서 절연 저항값이 저하되었다.As for the obtained printed wiring board, the insulation resistance value was measured similarly to Example 1, and the insulation resistance value fell in 345 hours.
또한, 제조된 프린트 배선 기판으로부터 상기와 마찬가지로 하여 샘플을 잘라내어 이 샘플의 표면을 TOF-SIMS로 분석하였으나 유기 규소 화합물에 유래하는 Si는 검출되지 않았다.Moreover, the sample was cut out from the manufactured printed wiring board as mentioned above, and the surface of this sample was analyzed by TOF-SIMS, but Si derived from an organosilicon compound was not detected.
본 발명의 프린트 배선 기판의 표면에는 유기 규소 화합물의 공존하에 프린트 배선 기판을 가열처리함으로써 적어도 이 접착제층 표면에 유기 규소 화합물이 부착되어 있다. 이와 같이 접착제층의 표면에 부착된 유기 규소 화합물에 의해 수분의 부착이 저지되고 배선 패턴으로부터 금속이 덴드라이트상으로 유출되는 것을 방지할 수 있다.The organosilicon compound is affixed on the surface of this adhesive bond layer at least by heat-processing a printed wiring board in the surface of the printed wiring board of this invention in the presence of an organosilicon compound. Thus, adhesion of moisture is prevented by the organosilicon compound adhering to the surface of an adhesive bond layer, and it can prevent that a metal flows out into a dendrite form from a wiring pattern.
따라서, 본 발명의 프린트 배선 기판은 피치 폭이, 예를 들어, 30㎛ 이하인 매우 미세한 피치의 배선 기판이라도, 예를 들어, 50V 이상, 바람직하게는 60V 이 상의 고전압을 인가하더라도 배선 패턴 간에 마이그레이션의 발생에 의한 단락이 발생하기 어렵다.Therefore, the printed wiring board of the present invention is capable of migration between wiring patterns even if a very fine pitch wiring board having a pitch width of, for example, 30 µm or less is applied, for example, a high voltage of 50 V or more, preferably 60 V or more. Short circuit due to occurrence is hard to occur.
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00092639 | 2005-03-28 | ||
JP2005092639A JP2006278524A (en) | 2005-03-28 | 2005-03-28 | Printed wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060104918A true KR20060104918A (en) | 2006-10-09 |
Family
ID=37212999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060027754A KR20060104918A (en) | 2005-03-28 | 2006-03-28 | Printed circuit board and method for manufacturing the printed circuit board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2006278524A (en) |
KR (1) | KR20060104918A (en) |
TW (1) | TW200644745A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7743494B2 (en) * | 2008-01-11 | 2010-06-29 | Ppg Industries Ohio, Inc. | Process of fabricating a circuit board |
KR102265272B1 (en) * | 2014-11-04 | 2021-06-15 | 삼성전자주식회사 | Pcb panel and washing machine having the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63311794A (en) * | 1987-06-12 | 1988-12-20 | Sumitomo Electric Ind Ltd | Manufacture of flexible wiring board |
-
2005
- 2005-03-28 JP JP2005092639A patent/JP2006278524A/en active Pending
-
2006
- 2006-03-27 TW TW095110501A patent/TW200644745A/en unknown
- 2006-03-28 KR KR1020060027754A patent/KR20060104918A/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2006278524A (en) | 2006-10-12 |
TW200644745A (en) | 2006-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100614548B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
KR100558507B1 (en) | Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof | |
EP0361752A2 (en) | Selective solder formation on printed circuit boards | |
KR100705637B1 (en) | Flexible wiring base material and process for producing the same | |
TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
CN110740586B (en) | Manufacturing method of flexible circuit board | |
KR20060104918A (en) | Printed circuit board and method for manufacturing the printed circuit board | |
KR100374075B1 (en) | Film carrier tape for mounting electronic parts and method for manufacturing the same | |
TW200803661A (en) | Circuit substrate and method of manufacture | |
JP3833084B2 (en) | Manufacturing method of film carrier tape for mounting electronic components | |
JPH05183017A (en) | Tab tape carrier | |
JP3726891B2 (en) | Mounting structure of film carrier tape for mounting electronic components and manufacturing method of film carrier tape for mounting electronic components | |
JP3743517B2 (en) | Film carrier tape for mounting electronic parts and manufacturing method thereof | |
JPH10270630A (en) | Substrate for semiconductor device and manufacture thereof | |
JP2000164645A (en) | Electronic part mounting film carrier tape and manufacture thereof | |
KR100531223B1 (en) | Wiring board for mounting electronic parts and method for producing the wiring board | |
KR100511965B1 (en) | A tin plating method of the tape substrate | |
JP4643055B2 (en) | TAB tape carrier manufacturing method | |
JP3843695B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
KR100355746B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing the same | |
JP2002329754A (en) | Method for manufacturing tape carrier | |
JP3812280B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
JPH1092964A (en) | Semiconductor device | |
JP2001345538A (en) | Method of manufacturing printed wiring board | |
JPH01136345A (en) | Manufacture of tape carrier with bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |