KR100374075B1 - Film carrier tape for mounting electronic parts and method for manufacturing the same - Google Patents

Film carrier tape for mounting electronic parts and method for manufacturing the same Download PDF

Info

Publication number
KR100374075B1
KR100374075B1 KR10-1999-0049651A KR19990049651A KR100374075B1 KR 100374075 B1 KR100374075 B1 KR 100374075B1 KR 19990049651 A KR19990049651 A KR 19990049651A KR 100374075 B1 KR100374075 B1 KR 100374075B1
Authority
KR
South Korea
Prior art keywords
copper
tin
wiring pattern
tin plating
layer
Prior art date
Application number
KR10-1999-0049651A
Other languages
Korean (ko)
Other versions
KR20000062154A (en
Inventor
고스케 와타나베
히로카즈 가와무라
이쿠히로 오자와
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49381629&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100374075(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP11056839A external-priority patent/JP3061613B2/en
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20000062154A publication Critical patent/KR20000062154A/en
Application granted granted Critical
Publication of KR100374075B1 publication Critical patent/KR100374075B1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/04Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/20Inorganic coating
    • B32B2255/205Metallic coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/16Tin

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 전자부품 실장용 필름캐리어 테이프는 절연필름에 동박을 첩착하고, 그 동박을 에칭하여 소망의 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프로서, 그 배선패턴의 거의 전부에 주석도금함으로써 동이 확산된 주석도금층(a)이 형성되어 있고, 그 배선패턴의 단자부분을 제외하고 소정의 위치에 솔더레지스트의 경화제로 이루어지는 보호층이 형성되는 동시에 단자부분에는 동이 확산된 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않는 주석도금층(b)이 형성되어 있고, 더욱 적합하게는 동이 확산된 주석도금층(a)과 순수 주석도금층(b)과의 사이에는 동·주석 함유영역이 형성되어 있다.The film carrier tape for mounting an electronic component of the present invention is an electronic component mounting film carrier tape having a copper foil attached to an insulating film, and etching the copper foil to form a desired wiring pattern. A diffused tin plated layer (a) is formed, and a protective layer made of a hardener of solder resist is formed at a predetermined position except for the terminal portion of the wiring pattern, and the surface of the tin plated layer (a) with copper diffused on the terminal portion. The tin plating layer (b) which does not contain substantially copper is formed in the copper foil, and copper-tin-containing area | region is formed between the tin plating layer (a) which copper spread | diffused and pure tin plating layer (b) more suitably. .

Description

전자부품 실장용 필름캐리어 테이프 및 그 제조방법 {FILM CARRIER TAPE FOR MOUNTING ELECTRONIC PARTS AND METHOD FOR MANUFACTURING THE SAME}Film carrier tape for electronic component mounting and manufacturing method {FILM CARRIER TAPE FOR MOUNTING ELECTRONIC PARTS AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 IC 또는 SI 등의 전자부품을 실장(實裝)하는 필름캐리어 테이프(TAB(Tape Automated Bonding)테이프, T-BGA(Tape Ball Grid Array)테이프, ASIC(Application Specific Integrated Circuit)테이프 등) 및 이 테이프를 제조하는 방법에 관한 것이다. 보다 상세하게는 본 발명은 주석도금을 행할 때 도금액에 의해 동박(銅箔)이 침식되지 않고 필름캐리어 테이프(TAB(Tape Automated Bonding)테이프, T-BGA(Tape Ball Grid Array)테이프, ASIC(Application Specific Integrated Circuit)테이프 등) 및 이 테이프를 제조하는 방법에 관한 것이다.The present invention is a film carrier tape (TAB (Tape Automated Bonding) tape, T-BGA (Tape Ball Grid Array) tape, ASIC (Application Specific Integrated Circuit) tape, etc.) for mounting electronic components such as IC or SI And a method for producing this tape. More specifically, in the present invention, copper foil is not eroded by the plating solution when tin plating is performed, and film carrier tape (TAB (Tape Automated Bonding) tape, T-BGA (Tape Ball Grid Array) tape, ASIC (Application) Specific Integrated Circuit (Tape) and the like and a method of manufacturing the tape.

최근, 노트북 PC 등의 전자기기가 점점 소형화, 경량화되고 있다. 또 반도체 IC의 배선도 더욱 미세화되고 있다.In recent years, electronic devices such as notebook PCs have become smaller and lighter. In addition, the wiring of semiconductor ICs is further miniaturized.

이와 같은 전자기기의 소형화에 수반하여 TAB테이프, T-BGA테이프, 및 ASIC테이프 등의 전자부품 실장용 필름캐리어 테이프가 사용되고 있다. 이 전자부품 실장용 필름캐리어 테이프는 다음과 같이 제조되고 있다. 예를 들면, 폴리이미드 필름 등의 기재(基材)필름에 동박을 첩착(貼着)하고, 이 동박 표면에 포토레지스트를 도포하고, 이 포토레지스트 중 형성하고자 하는 배선패턴 이외의 부분을 노광하여 노광된 포토레지스트를 제거한다. 다음에 포토레지스트가 제거된 부분의 동박을 에칭에 의해 제거하고, 다시 포토레지스트를 제거함으로써 배선패턴이 형성된다. 이렇게 하여 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프에, 인너리드(inner lead) 및 솔더볼 단자 등의 접속부분을 제외하고 회로의 보호층이 되는 솔더레지스트(solder-resist)를 도포한다. 이와 같이 하여 솔더레지스트를 도포한 후 노출되는 부분인 접속부분에 주석도금층을 형성한다.With such miniaturization of electronic devices, film carrier tapes for mounting electronic components such as TAB tapes, T-BGA tapes, and ASIC tapes are used. The film carrier tape for mounting electronic components is manufactured as follows. For example, copper foil is affixed on base films, such as a polyimide film, a photoresist is apply | coated on this copper foil surface, the part of this photoresist except the wiring pattern to form is exposed, The exposed photoresist is removed. Next, the copper foil of the part from which the photoresist was removed is removed by etching, and a wiring pattern is formed by removing a photoresist again. In this manner, a solder-resist serving as a protective layer of the circuit is applied to the film carrier tape for mounting the electronic component on which the wiring pattern is formed, except for the connecting portions such as inner lead and solder ball terminals. In this way, a tin plating layer is formed in the connection part which is exposed after apply | coating a soldering resist.

그러나, 이와 같이 하여 솔더레지스트를 도포하고, 건조 경화시킨 후 주석도금을 행하면 솔더레지스트의 단부(端部)에서 배선패턴을 따라 솔더레지스트의 밑면에 도금액이 침입하고, 국부전지를 형성하여 이 부분의 동이 용출(溶出)한다. 즉, 도 2에 나타낸 바와 같이 기재(10) 상에 접착제층(12)를 개재하여 동박(30)을 첩착하고 통상의 방법에 따라 배선패턴(30)을 형성한 후, 솔더레지스트(20)를 도포하여 건조 경화시키고, 이것에 주석도금층(31)을 형성할 경우에 도금액이 솔더레지스트(20)의 단부(21)에서 솔더레지스트(20)의 밑면으로 침입하여 이 부분에서 국부전지가 형성되고, 이 부분의 동박이 홈 형상으로 움푹패인 공식(孔蝕)이 형성된다. 도 2에는 이 움푹패인 부분(공동부(空洞部))은 (35)로 표시되어 있다. 이와 같이 공동부(35)가 형성된 전자부품 실장용 필름캐리어 테이프에 휨 응력이 걸리면 공동부(35)에 응력이 집중되고, 최악의 경우 리드가 파단(破斷)되기에 이른다.However, when the solder resist is applied in this manner, and the tin plating is carried out after drying and hardening, plating liquid penetrates into the bottom surface of the solder resist along the wiring pattern at the end of the solder resist, forming a local battery to form a local battery. Copper elutes. That is, as shown in FIG. 2, after the copper foil 30 is stuck on the base material 10 via the adhesive bond layer 12, the wiring pattern 30 is formed in a usual manner, and then the solder resist 20 is formed. In the case of coating and dry curing and forming the tin plating layer 31 thereon, the plating liquid penetrates from the end portion 21 of the solder resist 20 to the bottom surface of the solder resist 20, whereby a local battery is formed. The copper foil of this part is formed in the recessed form in groove shape. In FIG. 2, this recessed part (cavity) is shown by (35). Thus, when bending stress is applied to the film carrier tape for electronic component mounting in which the cavity part 35 was formed, stress concentrates in the cavity part 35, and in the worst case, a lead breaks.

이와 같은 솔더레지스트(30)의 단부로부터의 액의 침입을 방지하는 데 관하여 일본국 특허공개공보 제94-342969호에는 "수지를 기재로 하는 필름 상에 도전 패턴을 형성한 플렉시블 회로기판에 있어서, 회로보호의 목적에서 도포되는 솔더레지스트를 패턴에 도금한 후에 도포한 것을 특징으로 하는 플렉시블(flexible) 회로기판 및 그 제조방법"이 개시되어 있다.Japanese Patent Application Publication No. 94-342969 relates to preventing the intrusion of liquid from the end of the solder resist 30 as described above in "Flexible Circuit Board in which a conductive pattern is formed on a film based on resin. The present invention discloses a flexible circuit board and a method of manufacturing the same, wherein the solder resist applied for the purpose of circuit protection is coated on a pattern and then coated.

상기 공보에 기재된 발명에 의하면 솔더레지스트를 도금 후에 도포하고, 가열 경화시키고 있으므로 도금액이 솔더레지스트의 밑면으로 침입하는 일은 일어날 수 없고, 또 솔더레지스트의 경화시의 가열에 의해 주석도금층도 가열처리되므로 위스커(whisker)의 발생을 방지하기 위한 가열공정을 새로 행할 필요가 없게 된다고 기재되어 있다.According to the invention described in the above publication, the solder resist is applied after plating and heat cured, so that the plating liquid does not invade the underside of the solder resist, and the tin plating layer is also heat treated by heating at the time of hardening the solder resist. It is described that there is no need to perform a new heating step to prevent the occurrence of whiskers.

그런데 실제 공정상에서는 도금공정과 솔더레지스트의 가열경화공정을 연속해서 실시하는 것은 곤란하고, 도금공정을 거쳐 얻어진 테이프에는 상당한 시간을 거친 후 솔더레지스트가 도포되고 다시 솔더레지스트가 가열경화된다. 위스커의 성장을 억제하기 위해서는 도금한 직후에 이 도금층을 가열처리하는 것이 필요하고, 시간의 경과와 함께 위스커가 성장한다. 또, 솔더레지스트의 가열경화시의 온도조건과 위스커의 성장을 억제하는 온도조건과는 반드시 일치하는 것은 아니며, 어느 한쪽의 조건에 맞추어 가열을 행하면 다른 쪽의 작용효과가 충분히 얻어지지 않는다는 문제가 있다. 또한 이와 같은 가열처리에 의한 위스커의 성장의 억제는 단기간이면 유용성이 높지만 장기간(예를 들면 2∼3 개월)에 걸치는 경우에는 그 위스커 방지효과가 감소된다.In practice, however, it is difficult to continuously perform the plating step and the heat curing step of the solder resist. After a considerable time, the tape obtained through the plating step is coated with the solder resist and the solder resist is heat cured again. In order to suppress the growth of a whisker, it is necessary to heat-process this plating layer immediately after plating, and a whisker grows with time. Moreover, the temperature condition at the time of hardening of a soldering resist does not necessarily correspond with the temperature condition which suppresses the growth of a whisker, and when it heats according to one condition, there exists a problem that the other effect is not fully acquired. . In addition, the suppression of the growth of the whisker by such a heat treatment is useful for a short period of time, but the whisker prevention effect is reduced for a long period of time (for example, 2 to 3 months).

그런데 위스커의 성장을 억제하는 방법으로서 상기와 같이 주석도금을 행한 후 주석도금층을 가열(어닐 처리)하여 주석도금층 중에 동을 확산하는 방법은 이미 알려져 있다. 이 방법에 의하면 단기간이면 위스커의 발생을 어느 정도 방지할 수 있으나, 이 방법으로는 장기간(예를 들면 2∼3개월)에 걸쳐 완전히 위스커의 성장을 방지하는 것은 불가능하다는 문제가 있다.As a method of suppressing the growth of whiskers, a method of diffusing copper in the tin plating layer by heating (annealing) the tin plating layer after performing tin plating as described above is known. According to this method, whiskers can be prevented to some extent in a short time, but there is a problem that it is impossible to completely prevent the growth of whiskers over a long period of time (for example, 2 to 3 months).

이와 같은 위스커의 성장을 억제하는 방법으로서 일본국 특허공개공보 제93-33187호에는 "동 또는 동합금의 미세 패턴 상에 주석도금을 실시할 경우 먼저 두께 0.15㎛ 이상의 주석도금을 실시하고, 다음에 가열처리하여 순수 주석층을 모든 동 소지(素地)와의 Cu-Sn 확산층으로 만들고 그 위에 주석도금을 실시하여 순수 주석도금 두께를 0.15∼0.8㎛로 하는 것을 특징으로 하는 주석도금 위스커의 억제방법"이 개시되어 있다. 즉 이 공보 기재의 발명은 주석도금층을 형성하고 이 주석도금층을 가열처리하여 이 주석도금층에 동을 확산시킨 후, 다시 도금(플래시 도금)하여 동이 확산된 주석도금층 표면에 순수 주석도금층을 형성하여 위스커의 형성을 방지하는 것이다.As a method of suppressing the growth of the whisker, Japanese Patent Laid-Open Publication No. 93-33187 describes, "When tin plating is performed on a fine pattern of copper or copper alloy, first, tin plating of 0.15 탆 or thicker is first applied, and then heated. Process of suppressing tin plating whisker, characterized in that the pure tin layer is formed into a Cu-Sn diffusion layer with all copper bases, and the tin plating is applied thereon to make the pure tin plating thickness 0.15 to 0.8 µm. It is. In other words, the invention described in this publication forms a tin plated layer and heat-treats the tin plated layer to diffuse copper into the tin plated layer, and then plated (flash plated) again to form a pure tin plated layer on the surface of the tin plated layer where the copper is diffused. To prevent the formation of.

그러나 이 공보에서는 배선패턴 상에 솔더레지스트를 도포하여 경화시킨 후에 주석도금을 행하고 또한 가열처리하여 이 주석도금층에 동을 확산시킨 후, 이 동이 확산된 주석도금층의 표면에 다시 주석도금층을 형성하고 있다. 따라서 이 공보 기재의 발명에서는 위스커의 형성은 억제되지만 솔더레지스트를 도포하여 경화한 후 도금하고 있으므로 종래의 도금과 마찬가지로 솔더레지스트의 밑면에 도금액이 침입하여 공동부(35)가 형성된다는 문제가 여전히 존재한다.However, in this publication, after the solder resist is applied and cured on the wiring pattern, tin plating is carried out and heat treatment is performed to diffuse copper in the tin plating layer, and then the tin plating layer is again formed on the surface of the tin plating layer in which the copper is diffused. . Therefore, in the invention of this publication, whisker formation is suppressed, but the plating is performed after coating and curing the solder resist, so that the plating solution penetrates the bottom surface of the solder resist as in the conventional plating so that the cavity 35 is still formed. do.

본 발명은 무전해 도금에 의하여도 배선패턴에 공동부가 형성되지 않으면서 장기간에 걸쳐 위스커의 성장을 억제할 수 있는 전자부품 실장용 필름캐리어 테이프 및 이것을 제조하는 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a film carrier tape for mounting electronic components and a method of manufacturing the same, which can suppress the growth of a whisker over a long period of time without forming a cavity in the wiring pattern even by electroless plating.

도 1은 본 발명의 전자부품 실장용 필름캐리어 테이프에서의 리드부분의 단면의 예를 나타내는 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows the example of the cross section of the lead part in the film carrier tape for electronic component mounting of this invention.

도 2는 종래의 전자부품 실장용 필름캐리어 테이프에서의 리드부분의 단면의 예를 나타내는 단면도이다.It is sectional drawing which shows the example of the cross section of the lead part in the conventional film carrier tape for electronic component mounting.

도 3은 공동부가 형성되는 메커니즘을 설명하기 위한 도면이다.3 is a view for explaining the mechanism in which the cavity is formed.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10…절연필름, 12…접착제층, 20…솔더레지스트, 30…배선패턴(동박), 31…동이 확산된 주석도금층(a), 33…실질적으로 동을 함유하지 않는 주석도금층(b)(순수 주석도금층(b))10... Insulating film, 12... Adhesive layer, 20.. Solder resist, 30... Wiring pattern (copper foil), 31... Tin-plated layer (a), 33... Tin plating layer (b) (pure tin plating layer (b)) substantially free of copper

본 발명의 전자부품 실장용 필름캐리어 테이프(제1 전자부품 실장용 필름캐리어 테이프)는,The film carrier tape for mounting electronic components of the present invention (film carrier tape for mounting electronic components) is

절연 필름에 동박을 첩착(貼着)하고, 그 동박을 에칭하여 소망의 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프로서, 상기 배선패턴의 거의 전체에 주석(朱錫)도금함으로써 동이 확산된 주석도금층(a)이 형성되어 있고, 상기 배선패턴의 단자부분을 제외하고 소정의 위치에 솔더레지스트의 경화체(硬化體)로 이루어지는 보호층이 형성되어 있는 동시에, 상기 단자부분에는 동이 확산된 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않는 주석도금층(b)이 형성되어 있는 것을 특징으로 한다.A film carrier tape for mounting electronic components in which copper foil is adhered to an insulating film, and the copper foil is etched to form a desired wiring pattern, wherein tin is diffused by tin plating almost all of the wiring pattern. A plating layer (a) is formed, a protective layer made of a cured body of solder resist is formed at a predetermined position except for the terminal portion of the wiring pattern, and a tin plating layer having copper diffused in the terminal portion ( It is characterized in that the tin plating layer (b) which does not substantially contain copper is formed in the surface of a).

상기 본 발명의 전자부품 실장용 필름캐리어 테이프(제1 전자부품 실장용 필름캐리어 테이프)는 절연 필름에 동박을 첩착하고, 그 동박을 에칭하여 소망의 배선패턴을 형성하고, 배선패턴 전체에 동이 확산되는 주석도금층(a)을 형성한 후, 그 배선패턴의 단자부분을 제외한 소정의 부분에 솔더레지스트를 도포하여 경화시키고, 그 솔더레지스트가 경화된 후 배선패턴의 단자부분에 다시 주석도금을 행하여 실질적으로 동을 함유하지 않는 주석도금층(b)을 형성함으로써 제조할 수 있다.The film carrier tape for mounting an electronic component of the present invention (the film carrier tape for mounting an electronic component) adheres a copper foil to an insulating film, etches the copper foil to form a desired wiring pattern, and spreads copper throughout the wiring pattern. After the tin plating layer (a) is formed, a solder resist is applied to a predetermined portion except for the terminal portion of the wiring pattern, and then hardened. After the solder resist is cured, tin plating is applied to the terminal portion of the wiring pattern again. It can manufacture by forming the tin plating layer (b) which does not contain copper.

또, 본 발명의 전자부품 실장용 필름캐리어 테이프(제2 전자부품 실장용 필름캐리어 테이프)는, 절연필름에 동박을 첩착하고, 그 동박을 에칭하여 소망의 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프로서, 상기 배선패턴의 거의 전체에 주석도금함으로써 동이 확산된 주석도금층(a)이 형성되어 있고, 상기 배선패턴의 단자부분을 제외하고 소정의 위치에 솔더레지스트의 경화체로 이루어지는 보호층이 형성되어 있는 동시에, 상기 단자부분에는 동이 확산된 주석도금층(a)과 상기 동이 확산된 주석도금층(a)의 표면으로부터 실질적으로 동을 함유하지 않는 주석도금층(b)의 표면을 향하여 동 확산농도가 점차 저하하는 동·주석 함유영역을 가지고, 이 영역이 실질적으로 동을 함유하지 않는 주석도금층(b)과 연속되도록 형성되어 있는 것을 특징으로 한다.Moreover, the film carrier tape for electronic component mounting (film carrier tape for 2nd electronic component mounting) of this invention adhere | attaches copper foil to an insulating film, the copper foil is etched, and the film carrier for electronic component mounting in which the desired wiring pattern was formed. As a tape, a tin-plated layer (a) in which copper is diffused by tin plating almost all of the wiring pattern is formed, and a protective layer made of a cured body of solder resist is formed at a predetermined position except for the terminal portion of the wiring pattern. At the same time, the copper diffusion concentration gradually decreases from the surface of the tin-plated layer (a) with copper diffused and the tin-plated layer (a) with copper diffused toward the surface of the tin-plated layer (b) substantially free of copper. Has a copper-tin-containing region, and the region is formed so as to be continuous with the tin plating layer (b) which does not substantially contain copper. It is done.

상기 본 발명의 전자부품 실장용 필름캐리어 테이프(제2 전자부품 실장용 필름캐리어 테이프)는, 절연필름에 동박을 첩착하고, 그 동박을 에칭하여 소망의 배선패턴을 형성하고, 형성된 배선패턴의 거의 전체에 주석도금층을 행하고, 상기 배선패턴의 단자부분을 제외하고 소정의 부분에 솔더레지스트를 도포하여 경화시키고, 상기 솔더레지스트가 경화된 후, 배선패턴의 단자부분에 다시 주석도금을 행하는 공정을 가지는 전자부품 실장용 필름캐리어 테이프의 제조방법에 있어서,The film carrier tape for mounting an electronic component (the second film carrier tape for mounting an electronic component) of the present invention adheres a copper foil to an insulating film, etches the copper foil to form a desired wiring pattern, and almost the wiring pattern formed. A tin plating layer is formed on the whole, and a solder resist is applied to a predetermined portion except for the terminal portion of the wiring pattern to cure. After the solder resist is cured, tin plating is further performed on the terminal portion of the wiring pattern. In the manufacturing method of the film carrier tape for mounting electronic components,

상기 단자부분에는 동이 확산된 주석도금층(a)과, 동이 확산된 주석도금층(a) 표면으로부터 실질적으로 동을 함유하지 않는 주석도금층(b)의 표면을 향하여 동 확산농도가 점차로 저하하는 동·주석 함유영역이 형성되고, 상기 영역이 실질적으로 동을 함유하지 않는 주석도금층(b)과 연속하도록 형성함으로써 제조할 수 있다.In the terminal portion, copper and tin in which the copper diffusion concentration gradually decreases from the surface of the tin-plated layer (a) in which copper is diffused and the tin-plated layer (b) substantially free of copper from the surface of the tin-plated layer (a) in which copper is diffused. A containing region is formed, and it can manufacture by forming such an area | region continuously with the tin plating layer (b) which does not contain copper substantially.

본 발명의 전자부품 실장용 필름캐리어 테이프는 솔더레지스트가 도포되는 동박으로 이루어지는 배선패턴의 표면에 주석도금층(a)이 형성되어 있고, 이 주석도금층(a)은 가열에 의해 배선패턴으로부터의 동이 확산되고, 주석-동 확산층으로 이루어진다. 이와 같이 하여 주석도금층(a)을 형성한 후, 이 주석도금층(a)의 표면에 전극의 접합부를 제외하고 소망의 위치에 솔더레지스트를 도포하고, 이 솔더레지스트를 건조 경화시킨다. 이렇게 하여 솔더레지스트를 경화시킨 후, 다시 주석도금에 의해 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않는 주석도금층(b)을 형성한다.In the film carrier tape for mounting an electronic component of the present invention, a tin plating layer (a) is formed on the surface of a wiring pattern made of copper foil coated with solder resist, and the tin plating layer (a) diffuses copper from the wiring pattern by heating. And a tin-copper diffusion layer. After forming the tin plating layer a in this way, a solder resist is apply | coated to the surface of this tin plating layer a except a junction part of an electrode in a desired position, and this solder resist is hardened dry. In this way, after hardening a soldering resist, the tin plating layer (b) which does not contain copper substantially is formed on the surface of a tin plating layer (a) by tin plating again.

이와 같이 형성되는 캐리어 테이프는 1회째의 주석도금을 할 때에는 솔더레지스트는 존재하기 않으므로 국부전지의 형성에 의해 동에 공동부가 형성되지 않고, 또 2회째의 주석도금 시에는 솔더레지스트의 밑면에 도금액이 침입하였을 경우에도 동의 표면은 주석-동 확산층이 형성되고, 동박이 도금액과 접촉하지 않으므로 동을 전극으로 하는 국부전지가 형성되지 않고, 따라서 도 2에 나타낸 바와 같은 공동부(35)가 형성되지 않는다.Since the carrier tape formed in this way has no solder resist during the first tin plating, no cavity is formed in the copper by the formation of a local battery, and during the second tin plating, a plating solution is formed on the underside of the solder resist. Even when invading, the surface of the copper is formed with a tin-copper diffusion layer, and since the copper foil does not come into contact with the plating liquid, a local battery using copper as an electrode is not formed, and therefore, the cavity 35 as shown in FIG. 2 is not formed. .

또한 1회째의 주석도금을 행한 후 솔더레지스트의 경화물로부터 만들어지는 보호층을 형성하고, 다음에 2회째의 주석도금을 행함으로써 위스커의 성장을 억제하여 위스커에 의한 단락(短絡)을 방지할 수 있다.Furthermore, after the first tin plating, a protective layer made from the cured product of the solder resist is formed, and the second tin plating is then performed to suppress the growth of the whisker and to prevent short circuit caused by the whisker. have.

도 2에 나타낸 바와 같은 공동부(35)가 형성되는 메커니즘에 관하여 모든 것이 해명되어 있다고는 할 수 없으나, 본 발명자는 이하에 기재하는 바와 같은 국부전지의 형성에 의해 이 공동부(35)가 형성된다고 생각한다. 도 3은 국부전지의 형성에 의해 공동부(35)가 생기는 메커니즘을 모식적으로 나타내는 도면이다.The mechanism in which the cavity 35 is formed as shown in FIG. 2 is not all explained. However, the present inventors form the cavity 35 by forming a local battery as described below. I think. 3 is a diagram schematically showing a mechanism in which the cavity 35 is generated by the formation of a local battery.

먼저, 도금액이 솔더레지스트 단부에서 솔더레지스트의 밑면으로 침입하기 시작하면 솔더레지스트에 잔류하는 수축력(내부 응력)에 의해 레지스트가 떠오르고 도금액의 액포집부가 형성된다.First, when the plating liquid starts to penetrate into the bottom of the solder resist from the solder resist end, the resist rises due to the contraction force (internal stress) remaining in the solder resist, and the liquid collecting portion of the plating liquid is formed.

상기 도금액에는 주석이, 포비화(泡沸化) 주석 등의 형태로 함유되어 있고, 이 주석과 동 금속과의 사이에서 전기화학적 치환반응이 진행하기 시작하고 치환된 동이온이 액포집부에 체류한다.Tin is contained in the plating solution in the form of saturated tin, and the like, and electrochemical substitution reaction between the tin and the copper metal starts to proceed, and the substituted copper ions remain in the liquid collection part. .

상기 체류한 양성의 동이온을 전기적으로 중화하기 위해서 도금층 중의 음이온(예를 들면 포비화 이온)이 이동한다.In order to electrically neutralize the retained positive copper ions, anions (for example, povided ions) in the plating layer move.

솔더레지스트 단부에서는 음이온의 이동에 의해 양성인 주석이온이 남고, 동이온이 용출부로부터 전자를 받아서 금속주석이 석출된다.At the solder resist end, positive tin ions remain due to the movement of anions, and copper ions receive electrons from the elution portion, and metal tin precipitates.

동이온의 용출, 음이온의 이동, 전자의 이동, 주석의 석출이 연쇄적으로 일어남으로써 동용출부를 양극으로 하고, 주석석출부를 음극으로 하는 국부전지가 형성된다.The elution of copper ions, the movement of anions, the movement of electrons, and the precipitation of tin occur in series, forming a local battery having the copper eluate as an anode and the tin precipitate as a cathode.

상기와 같은 메커니즘에 의해 솔더레지스트의 밑면에 동박으로 만들어지는 배선패턴이 부분적으로 용출하여 공동부를 형성하는 것으로 생각된다.It is considered that the wiring pattern made of copper foil partially elutes the bottom surface of the solder resist by the above mechanism to form a cavity.

본 발명의 제1 전자부품 실장용 필름캐리어 테이프의 단자부분에는 전술한 바와 같이, 동이 확산된 주석도금층(a)과, 실질적으로 동을 함유하지 않는 주석도금층(b)이 형성되어 있으나, 본 발명의 제2 전자부품 실장용 필름캐리어 테이프는 상기 동이 확산된 주석도금층(a)(동 확산 주석도금층(a))과, 실질적으로 동을 함유하지 않는 주석도금층(b)(순수 주석도금층(b))과의 사이에 상기 동이 확산된 주석도금층(a) 표면으로부터 실질적으로 동을 함유하지 않는 주석도금층(b)의 표면을 향하여 동 확산농도가 점차 저하하는 동·주석 함유영역이 형성되어 있다.In the terminal portion of the film carrier tape for mounting the first electronic component of the present invention, as described above, a tin-plated layer (a) having copper diffused therein and a tin-plated layer (b) substantially free of copper are formed. The film carrier tape for mounting the second electronic component of the film includes a tin plated layer (a) (copper diffused tin plated layer (a)) in which copper is diffused, and a tin plated layer (b) (pure tin plated layer (b) substantially free of copper). A copper-tin-containing region is formed in which the copper diffusion concentration gradually decreases from the surface of the tin-plated layer (a) in which the copper is diffused toward the surface of the tin-plated layer (b) substantially free of copper.

즉, 본 발명의 제2 전자부품 실장용 필름캐리어 테이프는 절연필름에 동박을 첩착하고, 상기 동박을 에칭하여 소망의 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프로서, 상기 배선패턴의 거의 전체에 주석도금함으로써 동이 확산된 주석도금층(a)이 형성되어 있고, 상기 배선패턴의 단자부분을 제외하고 소정의 위치에 솔더레지스트의 경화체로 이루어지는 보호층이 형성되어 있는 동시에, 상기 단자부분에는 동이 확산된 주석도금층(a)과, 상기 동이 확산된 주석도금층(a) 표면에서 실질적으로 함유하지 않는 주석도금층(b)으로 향하여 동 농도가 연속적으로저하하는 동·주석 함유영역이 형성되어 있는 동시에 이 영역이 실질적으로 동을 함유하지 않는 주석도금층(b)과 연속되도록 형성되어 있는 것을 특징으로 한다.That is, the film carrier tape for mounting the second electronic component of the present invention is an electronic component mounting film carrier tape having a copper foil attached to an insulating film, and etching the copper foil to form a desired wiring pattern. The tin plating layer (a) in which copper is diffused by tin plating is formed, and the protective layer which consists of hardened | cured material of a soldering resist is formed in the predetermined position except the terminal part of the said wiring pattern, and copper is diffused in the said terminal part. A copper-tin-containing region in which the copper concentration is continuously lowered is formed from the tin-plated layer (a) and the tin-plated layer (b) substantially free of tin on the surface of the tin-plated layer (a) where copper is diffused. It is characterized in that it is formed so as to be continuous with the tin plating layer (b) which does not contain copper substantially.

이 본 발명의 제2 전자부품 실장용 필름캐리어 테이프는 절연필름에 동박을 첩착하고, 상기 동박을 에칭하여 소망의 배선패턴을 형성하고, 상기 형성된 패턴의 거의 전체에 주석도금을 행하고, 상기 배선패턴의 단자부분을 제외하고 소정의 부분에 솔더레지스트를 도포하여 경화시키고, 상기 솔더레지스트가 경화된 후, 배선패턴의 단자부분에 다시 주석도금을 행하는 공정을 가지는 전자부품 실장용 필름캐리어 테이프의 제조방법에 있어서,In the film carrier tape for mounting the second electronic component of the present invention, a copper foil is attached to an insulating film, the copper foil is etched to form a desired wiring pattern, and tin plating is performed almost on the formed pattern. A method of manufacturing a film carrier tape for mounting an electronic component having a process of applying a solder resist to a predetermined portion except for the terminal portion of the substrate, and curing the solder resist, and then tin plating the terminal portion of the wiring pattern again. To

상기 단자부분에는 동이 확산된 주석도금층(a)과, 상기 동이 확산된 주석도금층(a)에서 실질적으로 동을 함유하지 않는 주석도금층(b)의 표면을 향하여 동 확산농도가 점차 저하하는 동·주석 함유영역을 형성하는 동시에, 상기 영역이 실질적으로 동을 함유하지 않는 주석도금층(b)과 연속하도록 형성함으로써 제조할 수 있다.In the terminal portion, copper diffusion is gradually reduced toward the surface of tin-plated layer (a) in which copper is diffused and tin-plated layer (b) substantially free of copper in the tin-plated layer (a) in which copper is diffused. It can be produced by forming the containing region and forming the region so as to be continuous with the tin plating layer (b) which does not substantially contain copper.

이와 같이 동 확산 주석도금층(a)으로부터 순수 주석도금층(b)으로 향하여 동 농도가 연속적으로 저하하는 동·주석 함유영역을 순수 주석도금층과 연속되도록 형성함으로써, 상기와 같은 공동부가 더욱 형성되기 어렵게 되는 동시에 위스커의 형성을 항구적으로 거의 완전히 방지할 수 있다.As described above, by forming the copper-tin-containing region in which copper concentration continuously decreases from the copper diffusion tin plating layer (a) to the pure tin plating layer (b) so as to be continuous with the pure tin plating layer, the above cavity becomes hard to be formed further. At the same time, the formation of whiskers can be almost permanently prevented.

[발명의 구체적 설명][Detailed Description of the Invention]

다음에 본 발명의 전자부품 실장용 필름캐리어 테이프에 관하여 도면을 참조하면서 그 제조방법에 따라 구체적으로 설명한다. 또한 이하에서 나타내는 도면에있어서 공통의 부재에는 공통의 부호를 붙인다.Next, the film carrier tape for mounting an electronic component of the present invention will be specifically described in accordance with the manufacturing method thereof with reference to the drawings. In addition, in the drawing shown below, the common code | symbol is attached | subjected to a common member.

도 1은 본 발명의 전자부품 실장용 필름캐리어 테이프의 단면을 모식적으로 나타내는 단면도이다.1: is sectional drawing which shows typically the cross section of the film carrier tape for electronic component mounting of this invention.

본 발명의 전자부품 실장용 필름캐리어 테이프(1)에서는 절연필름(10)과, 이 표면에 예를 들면 접착제층(12)에 의해 첩착된 전해동박으로 만들어지는 배선패턴(30)이 순서대로 적층되어 이루어진다. 그리고 상기 배선패턴(30)은 그 표면을 보호하기 위해 솔더레지스트(20)로 이루어지는 층(경화물)이 도포 배설되어 있다.In the film carrier tape 1 for mounting electronic components of the present invention, the insulating film 10 and the wiring pattern 30 made of, for example, an electrolytic copper foil adhered to the surface by an adhesive layer 12 are laminated in this order. Is done. In order to protect the surface of the wiring pattern 30, a layer (cured product) made of solder resist 20 is applied and disposed.

본 발명의 전자부품 실장용 필름캐리어 테이프를 구성하는 절연필름(10)은 가요성 수지필름으로 만들어진다. 또, 이 절연필름(10)은 에칭할 때 산(酸) 등과 접촉하므로 이러한 약품에 침식되지 않는 내약품성, 및 본딩할 때의 가열에 의해서도 변질되지 않는 내열성을 가진다. 이와 같은 가요성 수지필름을 형성하는 수지의 예로서는 글라스에폭시, BT레진, 폴리에스테르, 폴리아미드 및 폴리이미드 등을 들 수 있다. 특히 본 발명에서는 폴리이미드로 만들어지는 필름을 사용하는 것이 바람직하다.The insulating film 10 constituting the film carrier tape for mounting electronic components of the present invention is made of a flexible resin film. In addition, since the insulating film 10 contacts acid or the like when etching, the insulating film 10 has chemical resistance that does not corrode such chemicals, and heat resistance that does not deteriorate by heating when bonding. As an example of resin which forms such a flexible resin film, glass epoxy, BT resin, polyester, polyamide, polyimide, etc. are mentioned. In particular, in the present invention, it is preferable to use a film made of polyimide.

절연필름(10)을 구성하는 폴리이미드 필름의 예로서는 피로멜리트산 2무수물과 방향족 디아민으로 합성되는 모든 방향족 폴리아미드, 비페닐테트라카르본산 2무수물과 방향족 디아민으로 합성되는 비페닐 골격을 가지는 모든 방향족 폴리아미드를 열거할 수 있다. 특히 본 발명에서는 비페닐 골격을 가지는 모든 방향족 폴리아미드(예; 상품명: 유피렉스, 宇部興産(株)제품)가 바람직하게 사용된다. 이와같은 절연필름(10)의 두께는 통상은 25∼125㎛, 바람직하게는 50∼75㎛의 범위내에 있다.Examples of the polyimide film constituting the insulating film 10 include all aromatic polyamides synthesized from pyromellitic dianhydride and aromatic diamine, and all aromatic polyamides having a biphenyl skeleton synthesized from biphenyltetracarboxylic dianhydride and aromatic diamine. Amides may be enumerated. In particular, in the present invention, all aromatic polyamides having a biphenyl backbone (e.g. trade name: Eupyrex, manufactured by Uderoku) are preferably used. The thickness of such insulating film 10 is usually in the range of 25 to 125 mu m, preferably 50 to 75 mu m.

이와 같은 절연필름(10)에는 디바이스 홀, 스프로켓 홀, 외부 리드의 절단 홀 등이 펀칭에 의해 형성되어 있다.In this insulating film 10, device holes, sprocket holes, cutting holes of external leads, and the like are formed by punching.

배선패턴(30)은 상기와 같은 소정의 홀이 형성된 절연필름(10)에 절연성의 접착제를 도포하여 접착제층(12)을 형성하고, 이 접착제층(12)에 동박을 접착하고, 이 동박을 에칭함으로써 형성된다. 여기서 동박으로서는 전해동박, 압연동박 중 어느것이나 사용할 수 있으나, 최근의 화인피치(fine pitch)화에 대응가능한 전해동박을 사용하는 것이 바람직하다.The wiring pattern 30 forms an adhesive layer 12 by applying an insulating adhesive to the insulating film 10 in which the predetermined holes are formed as described above, adhering the copper foil to the adhesive layer 12, and applying the copper foil. It is formed by etching. As the copper foil, any one of an electrolytic copper foil and a rolled copper foil can be used, but it is preferable to use an electrolytic copper foil capable of coping with the recent fine pitch.

또, 상기와 같은 절연필름에 동박을 첩착할 때에는 접착제를 사용하지 않고 첩착할 수도 있고, 또 접착제를 사용하여 첩착할 수도 있다. 여기서 사용되는 접착제는 내열성, 내약품성, 접착력, 가요성 등의 특성을 가지고 있는 것이 바람직하다. 이와 같은 특성을 가지는 접착제의 예로서는 에폭시계 접착제 및 페놀계 접착제를 열거할 수 있다. 이와 같은 접착제는 우레탄수지, 멜라민수지, 폴리비닐아세탈수지 등으로 변성되어 있어도 되고, 또 에폭시수지 자체가 고무변성되어 있어도 된다. 이와 같은 접착제는 가열경화성이다. 이와 같은 접착제층의 두께는 통상은 8∼23㎛, 바람직하게는 10∼21㎛의 범위내에 있다. 이와 같은 접착제로 이루어지는 접착제층(12)은 절연필름(10)의 표면에 도포하여 배설해도 되고, 또 전해동박의 표면에 도포하여 배설해도 된다. 여기서 사용되는 전해동박으로서는 전자부품 실장용 필름캐리어 테이프의 제조에 통상 사용되고 있는 두께의 동박을 사용할 수 있으나, 화인피치의 전자부품 실장용 필름캐리어 테이프를 제조하기 위해서는 동박으로서 통상은 6∼25㎛의 범위내, 바람직하게는 9∼18㎛의 범위내에 있는 동박을 사용하는 것이 바람직하다. 이와 같은 얇은 전해동박을 사용함으로써 피치 폭이 좁은 내부 리드를 형성하는 것이 용이해진다.Moreover, when sticking copper foil to the above insulating film, it can also stick without using an adhesive agent, and can also stick using an adhesive agent. It is preferable that the adhesive agent used here has characteristics, such as heat resistance, chemical resistance, adhesive force, and flexibility. Examples of the adhesive having such characteristics include epoxy adhesives and phenolic adhesives. Such an adhesive may be modified with urethane resin, melamine resin, polyvinyl acetal resin, or the like, and the epoxy resin itself may be rubber modified. Such adhesives are thermosetting. The thickness of such an adhesive bond layer is normally 8-23 micrometers, Preferably it exists in the range of 10-21 micrometers. The adhesive layer 12 made of such an adhesive may be applied and disposed on the surface of the insulating film 10 or may be applied and disposed on the surface of the electrolytic copper foil. As the electrolytic copper foil used here, although the copper foil of the thickness normally used for manufacture of the film carrier tape for electronic component mounting can be used, in order to manufacture the film carrier tape for electronic component mounting of fine pitch, it is usually a range of 6-25 micrometers. It is preferable to use the copper foil which exists in the range of 9-18 micrometers preferably. By using such a thin electrolytic copper foil, it becomes easy to form an internal lead with a narrow pitch width.

이와 같이 절연필름의 표면에 동박을 첩착한 후, 이 동박의 표면에 포토레지스트를 도포하고, 이 포트레지스트에 소망의 배선패턴을 인화(印畵) 경화시키고, 경화되지 않은 부분의 포토레지스트를 제거한다. 역으로 노광함으로써 특정 매체에 용해가능하게 되는 포토레지스트를 사용할 수도 있다.After sticking copper foil to the surface of an insulating film in this way, a photoresist is apply | coated on the surface of this copper foil, the desired wiring pattern is hardened to this pot resist, and the photoresist of the uncured part is removed. do. It is also possible to use a photoresist which becomes soluble in a specific medium by reverse exposure.

이렇게 하여 경화된 포토레지스트에 의해 소망의 배선패턴이 형성된 절연필름과 동박의 적층체를 에칭하고, 경화된 포토레지스트가 존재하지 않는 부분의 동박을 용해제거하여 절연필름의 표면에 동박의 배선패턴을 형성한다.In this way, the laminated film of the insulating film and copper foil in which the desired wiring pattern was formed by the hardened photoresist is etched, and copper foil of the part in which the hardened photoresist does not exist is melted and removed, and the wiring pattern of copper foil is formed in the surface of an insulating film. do.

이와 같이 에칭에 의해 배선패턴을 형성한 후, 경화된 포토레지스트를 예를 들면 알칼리용액 등으로 제거한다.After the wiring pattern is formed by etching in this manner, the cured photoresist is removed, for example, with an alkaline solution.

본 발명에서는 상기와 같이 하여 배선패턴을 형성한 후, 이 배선패턴이 형성된 절연필름을 도금조로 옮기고 배선패턴의 표면에 주석도금층(a)(31)을 형성한다. 본 발명에 있어서, 주석도금층은 무전해 주석도금이나 전해 주석도금 등의 방법에 의해 형성된다. 이와 같이 형성된 당초의 주석도금층(a)(31)은 통상은 실질적으로 주석으로 성형되어 있으나, 이 주석도금층(a)(31)의 특성을 손상시키지 않는 범위내에서 다른 금속이 함유되어 있어도 된다.In the present invention, after forming the wiring pattern as described above, the insulating film on which the wiring pattern is formed is transferred to a plating bath, and a tin plating layer (a) 31 is formed on the surface of the wiring pattern. In the present invention, the tin plating layer is formed by a method such as electroless tin plating or electrolytic tin plating. Although the original tin plating layer (a) 31 formed in this way is generally shape | molded substantially with tin, another metal may contain in the range which does not impair the characteristic of this tin plating layer (a) 31. FIG.

주석도금층(a)(31)의 두께는 0.01㎛ 이상, 바람직하게는 0.1㎛ 이상이면 솔더레지스트를 도포한 후의 도금공정에 있어서 솔더레지스트의 밑면으로 도금액이 침입한 경우에도 동박으로 이루어지는 배선패턴에 국부전지가 형성되지 않고, 동박으로 이루어지는 배선패턴을 효과적으로 보호할 수 있다.If the thickness of the tin plating layer (a) 31 is 0.01 µm or more, preferably 0.1 µm or more, it is localized to the wiring pattern made of copper foil even when the plating liquid penetrates into the bottom surface of the solder resist in the plating process after applying the solder resist. A battery is not formed and the wiring pattern made of copper foil can be effectively protected.

이 주석도금층(a)(31)은 접착제(12)에 접하고 있는 배선패턴면을 제외하고 배선패턴의 전면(全面)에 형성된다.The tin plating layers (a) 31 are formed on the entire surface of the wiring pattern except for the wiring pattern surface in contact with the adhesive 12.

주석도금층(a)(31)의 두께가 0.5㎛보다 두꺼우면 뒤에 형성되는 주석도금층(b)(33)과 합계한 두께가 0.6㎛를 넘는 두꺼운 주석도금층에서는 내부 리드와 피치를 접속하는 경우에 도금 이완(弛緩)이 생겨서 단락(短絡)시키는 일이 있다. 이 때문에 주석도금층(a)(31)의 두께는 통상은 0.01㎛ 이상, 바람직하게는 0.1㎛ 이상, 특히 바람직하게는 0.3㎛ 이상이고, 이 주석도금층(a)(31)의 두께의 상한(上限)은 통상 0.5㎛이다.When the thickness of the tin plating layer (a) 31 is thicker than 0.5 mu m, the tin plating layer (b) 33 formed later and the thick tin plating layer having a total thickness of more than 0.6 mu m are used when the internal lead and pitch are connected. Relaxation may occur and short circuit may occur. For this reason, the thickness of the tin plating layer (a) 31 is usually 0.01 µm or more, preferably 0.1 µm or more, particularly preferably 0.3 µm or more, and the upper limit of the thickness of the tin plating layer (a) 31 is above. ) Is usually 0.5 μm.

상기 주석도금층(a)(31)은 접착제(12)로 접하고 있는 배선패턴을 제외하고 배선패턴의 전면에 형성된다.The tin plating layers (a) 31 are formed on the entire surface of the wiring pattern except for the wiring pattern in contact with the adhesive 12.

이와 같이 하여 형성된 주석도금층(a)(31)에 동을 확산시킴으로써 위스커의 형성을 방지할 수 있다. 주석도금층(a)(31)에 동을 확산시키는 방법으로서는 이 주석도금층(a)(31)을 배선패턴과 함께 가열하는 방법을 들 수 있다. 이 때, 가열온도는 통상은 70∼200℃, 바람직하게는 100∼150℃이고, 가열시간은 주석도금의 두께에도 좌우되나, 통상은 30초∼120분, 바람직하게는 30분∼60분이다. 이와 같이 가열함으로써 형성 초기는 주석으로 이루어지고 실질적으로 다른 금속을 함유하지 않은 주석도금층(a)(31)에 동이 확산하여 이 층(a)이 주석-동 확산층으로 된다.Whisker formation can be prevented by diffusing copper into the tin plating layers (a) 31 thus formed. As a method of diffusing copper into the tin plating layers (a) 31, a method of heating the tin plating layers (a) 31 together with the wiring pattern is mentioned. At this time, the heating temperature is usually 70 to 200 ° C, preferably 100 to 150 ° C, and the heating time depends on the thickness of the tin plating, but is usually 30 seconds to 120 minutes, preferably 30 minutes to 60 minutes. . By heating in this way, the initial stage of formation is made of tin and copper diffuses into the tin plating layer (a) 31 which does not substantially contain other metal, so that the layer (a) becomes a tin-copper diffusion layer.

또한, 상기 주석-동 확산층을 형성하기 위한 가열은 반드시 여기서 행할 필요는 없고, 다음의 솔더레지스트를 도포한 후, 솔더레지스트(20)의 경화를 위한 가열까지의 시간이 짧은 경우에는 솔더레지스트(20)를 경화시킬 때 가열해도 된다. 이 경우에 있어서의 주석도금층(a)(31)은 동이 확산될 수 있는 주석도금층(a)(31)이다.In addition, the heating for forming the said tin-copper diffusion layer is not necessarily performed here, and after apply | coating the next soldering resist, when the time until the heating for hardening of the soldering resist 20 is short, soldering resist 20 is carried out. You may heat when hardening). In this case, the tin plating layers (a) 31 are tin plating layers (a) 31 through which copper can be diffused.

이와 같이 동이 확산된 주석도금층(a)(31) 또는 동이 확산될 수 있는 주석도금층(a)(31) 상에 솔더레지스트(20)를 도포한다. 이 솔더레지스트(20)로서는 높은 내열성을 가지는 열경화성 수지를 사용하는 것이 바람직하고, 통상은 에폭시수지, 폴리이미드수지, 우레탄수지와 같은 열경화성 수지가 사용되나, 자외선 감광형 솔더레지스트를 사용할 수도 있다. 이와 같은 솔더레지스트는 상기 형성된 동이 확산된(또는 확산될 수 있는) 주석도금층(a)(31) 및 절연필름(10)에 대해 양호한 접착성을 나타낸다. 이와 같은 솔더레지스트는 예를 들면 스크린 인쇄기술을 이용하여 주석도금층(a)의 표면에 도포된다. 단, 배선패턴(30)의 전기적 접합부 및 그 근방은 이와 같은 솔더레지스트(20)는 도포되지 않는다. 솔더레지스트(20)의 도포 두께는 통상은 5∼50㎛, 바람직하게는 10∼40㎛의 범위내에 있다. 이와 같은 두께로 솔더레지스트를 도포함으로써 물리적으로 배선패턴을 보호하는 동시에 배선패턴간의 전기적 절연성을 보다 확실하게 할 수 있다.Thus, the solder resist 20 is apply | coated on the tin plating layer (a) 31 in which copper was spread | diffused, or the tin plating layer (a) 31 in which copper may be spread. As this soldering resist 20, it is preferable to use a thermosetting resin having high heat resistance. Usually, a thermosetting resin such as an epoxy resin, a polyimide resin, or a urethane resin is used, but an ultraviolet photosensitive solder resist can also be used. Such solder resist exhibits good adhesion to the tin-plated layer (a) 31 and the insulating film 10 in which the formed copper is diffused (or can be diffused). Such solder resist is applied to the surface of the tin plated layer (a) using, for example, a screen printing technique. However, such a solder resist 20 is not applied to the electrical junction portion of the wiring pattern 30 and its vicinity. The coating thickness of the soldering resist 20 is usually 5-50 micrometers, Preferably it is in the range of 10-40 micrometers. By applying the solder resist at such a thickness, the wiring pattern can be physically protected and the electrical insulation between the wiring patterns can be more reliably achieved.

이렇게 하여 솔더레지스트를 도포한 후, 가열경화성 수지의 경우, 이 솔더레지스트를 가열하여 경화시킨다. 이 솔더레지스트의 경화를 위한 가열온도는 사용하는 솔더레지스트의 종류에 따라 다르지만 통상은 100∼180℃, 바람직하게는 130∼160℃이고, 또 가열시간은 통상은 40분∼180분, 바람직하게는 60분∼120분이다. 또, 솔더레지스트 속의 보이드(void) 방지 등을 위해 가열온도를 단계적으로 상승시키는 가열공정(스텝 큐어)에 의해 가열해도 된다. 또, 이와 같은 건조시에는 진공건조법, 자외선건조법 등을 채용할 수 있다. 상기와 같이 건조시의 가열에 의해 솔더레지스트(20)가 충분히 경화하면 동시에 주석도금층(a)(31)도 가열되어 동의 확산이 더욱 진행된다.In this way, after apply | coating a soldering resist, in the case of a thermosetting resin, this soldering resist is heated and hardened. The heating temperature for curing the solder resist varies depending on the type of solder resist used, but is usually 100 to 180 ° C, preferably 130 to 160 ° C, and the heating time is usually 40 minutes to 180 minutes, preferably 60 minutes-120 minutes. Moreover, you may heat by the heating process (step cure) which raises a heating temperature step by step in order to prevent the void in a soldering resist, etc. In this drying, a vacuum drying method, an ultraviolet drying method, or the like can be adopted. As mentioned above, when the soldering resist 20 fully hardens by the heating at the time of drying, the tin plating layer (a) 31 is also heated at the same time, and further copper diffusion will advance.

상기 솔더레지스트를 도포하기 전에 가열처리를 행하지 않은 경우에는 솔더레지스트를 경화시킬 때의 가열조건을 솔더레지스트를 경화시키기 위해 적합한 조건으로서 솔더레지스트를 경화시킨 후, 더욱 동의 확산을 촉진시키기 위한 가열처리도 연속해서 행할 수 있다.If the heat treatment is not performed prior to applying the solder resist, the heat treatment conditions for curing the solder resist are suitable for curing the solder resist. This can be done continuously.

상기와 같이 솔더레지스트(20)를 도포하여 경화시킨 후, 본 발명에서는 솔더레지스트(20)가 도포되지 않은 부분의 배선패턴 표면에 다시 주석도금을 실시한다.After applying and curing the solder resist 20 as described above, in the present invention, tin plating is again performed on the wiring pattern surface of the portion where the solder resist 20 is not applied.

이 주석도금층(b)(33)은 실질적으로 주석 이외의 금속성분을 함유하고 있지 않고, 이 점에서 상기 동이 확산된 주석도금층(a)(31)과는 상이하다.This tin plating layer (b) 33 does not contain substantially metal components other than tin, and differs from the tin plating layer (a) 31 in which the said copper was diffused in this point.

이렇게 형성되는 주석도금층(b)(33)의 두께는 통상은 0.01∼0.5㎛, 바람직하게는 0.1∼0.5㎛, 특히 바람직하게는 0.1∼0.3㎛의 범위 내에 있다.The thickness of the tin plated layer (b) 33 thus formed is usually in the range of 0.01 to 0.5 µm, preferably 0.1 to 0.5 µm, and particularly preferably 0.1 to 0.3 µm.

무전해 도금법에 의해 이와 같이 박층의 주석도금층(b)(33)을 형성하는 것을 본 발명에서는 특히 플래시도금이라고 기술하기도 한다. 이 주석도금층(b)(33)의 두께를 상기 범위내로 함으로써 확실한 본딩이 가능하게 되는 동시에 도금 이완이 생기는 일이 없고 단락이 일어나기 어렵다.The formation of the thin tin plating layers (b) 33 by the electroless plating method is also described in the present invention as flash plating in particular. By making the thickness of this tin plating layer (b) 33 into the said range, reliable bonding is attained and plating loosening does not occur and a short circuit does not occur easily.

또한, 솔더레지스트가 자외선 감광형 포토솔더레지스트인 경우에는 스크린 인쇄기술을 이용하여 주석도금층(a)의 표면에 솔더레지스트를 도포한 후 가건조(假乾燥)를 행하고, 피복하는 부분과 도금하는 부분의 패턴에 노광하여 현상하고, 또한 주석도금층(a)과 포토솔더레지스트의 밀착성을 향상시키기 위해 가열한다. 이 경우, 가열온도는 통상 100∼180℃, 바람직하게는 130∼160℃이고, 가열시간은 통상 40분∼120분, 바람직하게는 60∼90분이다.In the case where the solder resist is an ultraviolet photosensitive photosolder resist, the solder resist is applied to the surface of the tin plating layer (a) by screen printing, and then temporarily dried, the coated portion and the plated portion. It develops by exposing to the pattern of and heats in order to improve the adhesiveness of a tin plating layer (a) and a photosolder resist. In this case, heating temperature is 100-180 degreeC normally, Preferably it is 130-160 degreeC, Heating time is 40 minutes-120 minutes normally, Preferably it is 60-90 minutes.

주석도금층(b)(33)은 상기 동이 확산된 주석도금층(a)의 표면으로서, 솔더레지스트(20)에 의해 피복되지 않은 표면에 형성된다. 즉, 본 발명의 전자부품 실장용 필름캐리어 테이프에서의 배선패턴의 솔더레지스트가 도포되지 않은 부분, 특히 리드부분에는 동박으로 만들어지는 배선패턴(30)의 표면에 동이 확산된 주석도금층(a)(31)이 형성되고, 또한 이 동이 확산된 주석도금층(a)(31)의 표면에는 실질적으로 동을 함유하지 않은 주석도금층(b)(33)이 형성되어 있다.The tin plating layer (b) 33 is a surface of the tin plating layer (a) in which the copper is diffused, and is formed on the surface not covered by the solder resist 20. That is, in the film carrier tape for mounting the electronic component of the present invention, a tin-plated layer (a) in which copper is diffused on the surface of the wiring pattern 30 made of copper foil on the portion where the solder resist of the wiring pattern is not applied, especially the lead portion ( 31) is formed, and on the surface of the tin-plated layer (a) 31 in which copper is diffused, a tin-plated layer (b) 33 substantially free of copper is formed.

상기 동으로 만들어지는 배선패턴의 표면에 형성된 동이 확산된 주석도금층(a)과 실질적으로 동을 함유하지 않은 주석도금층(b)의 두께의 합[(a)+(b)]은 통상 0.02∼0.6㎛의 범위, 바람직하게는 0.2∼0.6㎛의 범위내, 특히 바람직하게는 0.4∼0.5㎛의 범위내에 있다.The sum [(a) + (b)] of the thickness of the tin-plated layer (a) with copper diffused on the surface of the wiring pattern made of copper and the tin-plated layer (b) substantially free of copper is usually 0.02 to 0.6. It is in the range of m, preferably in the range of 0.2 to 0.6 m, particularly preferably in the range of 0.4 to 0.5 m.

상기와 같이 플래시도금에 의해 박층의 주석도금층(b)(33)을 형성함으로써, 배선패턴으로부터의 위스커의 성장을 거의 완전히 방지할 수 있다. 또, 이 주석도금층(b)(33)은 실질적으로 주석으로 이루어지고, 예를 들면 금(金) 범프전극을 가지는 디바이스를 실장하는 경우에는 상기 주석과 금이 공정화합물(共晶化合物)을형성하여 범프전극과 배선패턴(30)(리드)가 견고하고도 확실하게 접합된다.By forming the thin tin plating layers (b) 33 by flash plating as described above, the growth of the whisker from the wiring pattern can be almost completely prevented. In addition, the tin plating layer (b) 33 is substantially made of tin. For example, in the case of mounting a device having a gold bump electrode, the tin and gold form a process compound. As a result, the bump electrode and the wiring pattern 30 (lead) are firmly and reliably bonded together.

그러나 상기 플래시도금에 의해 주석도금층(b)를 형성하는 경우에, 솔더레지스트는 동이 확산된 주석도금층(a)과 견고히 접합되어 있고, 주석도금층(a)(31)과 솔더레지스트(20)가 견고히 접착되어 있으므로, 솔더레지스트(20)의 밑면과 주석도금층(a)의 윗면과의 사이에 도금액 등이 침입하는 일이 거의 없고, 설령 그 사이에 도금액이 침입하였다고 해도 배선패턴(30)의 표면은 주석도금층(a)(31)으로 피복되어 있어 동은 노출되지 않으므로 침입한 도금액에 의한 국부전지가 형성되지 않으며, 따라서 본 발명에 의하면 종래의 전자부품 실장용 필름캐리어 테이프에 주석도금시의 공동부(공식)(35) 등이 생기지 않고 리드 파단 등이 일어나기 어렵다.However, in the case of forming the tin plating layer (b) by the flash plating, the solder resist is firmly bonded to the tin plating layer (a) in which copper is diffused, and the tin plating layers (a) 31 and the solder resist 20 are firmly bonded. Since it is bonded, the plating liquid and the like rarely penetrate between the bottom surface of the solder resist 20 and the top surface of the tin plating layer a, and even if the plating liquid penetrates therebetween, the surface of the wiring pattern 30 is Since it is covered with the tin plating layer (a) 31 and copper is not exposed, no local battery is formed by the infiltrating plating solution. Therefore, according to the present invention, the cavity at the time of tin plating is coated on a film carrier tape for mounting a conventional electronic component. (Formula) 35 or the like does not occur, and lead breakage or the like is unlikely to occur.

이와 같이 플래시도금에 의해 주석도금층(b)(33)을 형성함으로써, 주석 위스커의 생성을 거의 항구적으로 방지하는 것이 가능해진다.By forming the tin plating layers (b) 33 by flash plating in this manner, it is possible to almost permanently prevent the generation of tin whiskers.

또한, 주석도금층(b)(33)에는 주석도금층(a)(31)과는 달리 가열처리할 필요가 없다. 또 배선패턴 상에는 주석도금층(a)(31)이 형성되고, 이 주석도금층(a)(31)에는 동이 확산되어 있으므로, 단기간이면 이 주석도금층(a)(31)에 의해 위스커의 성장은 제어되고, 그 후의 솔더레지스트의 도포 및 플래시도금에 의한 주석도금층(b)(33)의 형성까지 어느 정도의 시간이 지나도 전자부품 실장용 필름캐리어 테이프의 성능이 저하하지 않는다. 따라서 본 발명에 의하면 제조공정의 관리가 용이해진다.In addition, unlike the tin plating layers (a) 31, the tin plating layers (b) 33 do not need to be heat treated. In addition, since the tin plating layer (a) 31 is formed on the wiring pattern, and copper is diffused in the tin plating layer (a) 31, the growth of the whisker is controlled by the tin plating layer (a) 31 in a short time. The performance of the film carrier tape for mounting electronic components does not deteriorate even after a certain time until application of the solder resist and formation of the tin plating layers (b) 33 by flash plating. Therefore, according to this invention, management of a manufacturing process becomes easy.

또한 이 순수 주석도금층(b)(33)은 통상 1회의 도금처리공정으로 제조되지만 주석도금층(b)(33)을 형성하기 위해 도금처리공정을 복수회로 나누어 행해도 된다.따라서 이렇게 한 경우에는 주석도금층(b)(33)은 복수의 주석도금층의 복합체로 이루어진다.The pure tin plating layer (b) 33 is usually manufactured by one plating process, but the plating process may be divided into a plurality of times to form the tin plating layer (b) 33. Thus, in this case, tin The plating layers (b) 33 consist of a composite of a plurality of tin plating layers.

이렇게 해서 형성된 동이 확산된 주석도금층(a)과 실질적으로 동을 함유하지 않는 주석도금층(b)으로 이루어지는 본 발명에서의 도금층과, 종래의 주석도금층과는 X선 회절법, AES분석법 등을 이용함으로써 구별할 수 있다. 예를 들면 X선 회절에 의해 층 속에서의 Cu3Sn과 Cu6Sn5와의 X선 회절강도를 측정하면 본 발명의 전자부품 실장용 필름캐리어 테이프에서의 도금층에서는 통상 1:0.3∼0.5인 것에 반하여 종래의 도금층에서는 1:1∼1.5의 범위내에 있다. 또, AES분석에 의하면 본 발명에서의 도금층의 표면 근방에서는 순수 주석도금층인 것에 반하여 종래의 도금층에서는 동이 표면 부근까지 확산되어 있는 것을 확인할 수 있다.The plating layer in the present invention consisting of the tin plated layer (a) in which the copper thus formed is diffused and the tin plated layer (b) substantially free of copper, and the conventional tin plated layer by using an X-ray diffraction method, an AES analysis method, or the like Can be distinguished. For example, X-ray diffraction intensity of Cu 3 Sn and Cu 6 Sn 5 in a layer by X-ray diffraction is measured, and in the plating layer of the film carrier tape for mounting an electronic component of the present invention, it is usually 1: 0.3 to 0.5. On the other hand, in the conventional plating layer, it exists in the range of 1: 1-1.5. In addition, according to the AES analysis, in the vicinity of the surface of the plating layer in the present invention, it is confirmed that copper is diffused to the vicinity of the surface in the conventional plating layer, while the pure tin plating layer is used.

본 발명의 전자부품 실장용 필름캐리어 테이프는 적합하게는 상기의 방법에 의해 형성되는 것으로, 절연필름에 동박을 첩착하고, 이 동박을 에칭하여 소망의 배선패턴이 형성된 전자부품 실장용 필름캐리어 테이프로서, 이 배선패턴의 거의 전체에 주석도금함으로써 동이 확산된 주석도금층(a)이 형성되어 있고, 이 배선패턴의 단자부분을 제외하고 소정의 위치에 솔더레지스트의 경화체로 이루어지는 보호층이 형성되어 있는 동시에 단자부분에는 동이 확산된 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않는 주석도금층(b)이 형성되어 있으나, 또한 그 특성을 해치지 않는 범위내에서 여러가지로 변형할 수 있다.The film carrier tape for mounting an electronic component of the present invention is suitably formed by the above-described method, and is a film carrier tape for mounting electronic components on which a copper foil is attached to an insulating film, and the copper foil is etched to form a desired wiring pattern. The tin plating layer (a) in which copper was diffused by tin-plating almost all of this wiring pattern was formed, and the protective layer which consists of hardened | cured material of a soldering resist is formed in the predetermined position except the terminal part of this wiring pattern. Although the tin-plated layer (b) which does not contain copper substantially is formed in the surface of the tin-plated layer (a) which copper spread | diffused, the terminal part can be variously deformed in the range which does not impair the characteristic.

예를 들면, 동박으로서는 동박뿐 아니고, 동합금박을 사용할 수 있으며, 주석도금은 순수 주석도금인 것이 바람직하나 이들 주석도금층에는 그 특성을 해치지 않는 범위내에서 다른 금속이 함유되어 있어도 된다.For example, not only copper foil but copper alloy foil can be used as copper foil, It is preferable that tin plating is pure tin plating, However, These tin plating layers may contain another metal within the range which does not impair the characteristic.

본 발명의 제1 전자부품 실장용 필름캐리어 테이프에는 상기와 같이 배선패턴의 거의 전면에 걸쳐 동이 확산된 주석도금층(a)(본 발명에서는 간단히 "동 확산 주석도금층(a)"로 기술하기도 함)이 형성되어 있으나, 본 발명의 제2 전자부품 실장용 필름캐리어 테이프에서는 배선패턴의 거의 전면에 걸쳐 동 확산 주석도금층(a)에서 순수 주석도금층(b)을 향하여 동의 함유율이 점차 저하하는 동·주석 함유영역이 형성되어 있다.In the film carrier tape for mounting the first electronic component of the present invention, a tin plating layer (a) in which copper is diffused over almost the entire surface of the wiring pattern as described above (also referred to herein as simply "copper diffusion tin plating layer (a)"). In the film carrier tape for mounting the second electronic component of the present invention, copper and tin in which the copper content gradually decreases from the copper diffusion tin plating layer (a) to the pure tin plating layer (b) over almost the entire wiring pattern. The containing area is formed.

상기 동·주석 함유영역은 순수 주석도금층(b)을 향하여 점차 동 농도가 저하하도록 동이 함유되어 있다. 상기 동·주석 함유영역은 동 확산 주석도금층(a)에 도금된 순수 주석도금층(b)에 이 동 확산 주석도금층(a)으로부터의 동이 순수 주석도금층(b)으로 이행(移行)함으로써 순수 주석도금층(b)과 연속적으로 형성되어 있다.The copper-tin-containing region contains copper so that the copper concentration gradually decreases toward the pure tin plated layer (b). The copper-tin-containing region is a pure tin plated layer by transferring copper from the tin plated layer (a) to the pure tin plated layer (b) to a pure tin plated layer (b) plated on the copper diffusion tin plated layer (a). It is formed continuously with (b).

상기 제2 전자부품 실장용 필름캐리어 테이프에 있어서, 절연필름, 접착제층, 솔더레지스트, 배선패턴은 도 1에서와 동일하다.In the film carrier tape for mounting the second electronic component, the insulating film, the adhesive layer, the solder resist, and the wiring pattern are the same as in FIG.

이 배선패턴 상에 형성되어 있는 동 확산 주석도금층(a)도 상기 도 1에서와 마찬가지로 솔더레지스트를 도포하기 전에 에칭에 의해 형성된 배선패턴의 표면에 주석도금을 함으로써 형성된다. 이렇게 하여 동 확산 주석도금층(a)은 주석도금 직후에는 그 형성 성분은 거의 주석이지만, 솔더레지스트를 도포하여 경화시킬 때의 가열 등에 의해 단자를 형성하는 동이 이 주석도금층(a)에 확산되어 이 층은 동확산 주석도금층(a)으로 된다.The copper diffusion tin plating layer a formed on the wiring pattern is also formed by tin plating on the surface of the wiring pattern formed by etching before applying the solder resist as in FIG. In this way, the copper diffusion tin plating layer (a) is formed of tin almost immediately after tin plating, but copper forming a terminal by heating or the like when the solder resist is applied and cured is diffused in the tin plating layer (a) to form this layer. Becomes a highly diffused tin plated layer (a).

이 동 확산 주석도금층(a)의 평균 두께는 도 1에서와 마찬가지로, 통상은 0.01㎛ 이상, 바람직하게는 0.1㎛ 이상, 특히 바람직하게는 0.3㎛이고, 또 이 층(31)의 두께의 상한은 통상 0.5㎛이다. 이와 같이 하여 도금층(a)(31)을 형성한 후, 상기와 같이 하여 단자부분을 남기고 솔더레지스트를 도포하여 가열경화시킨다.The average thickness of the copper diffusion tin plated layer (a) is usually 0.01 µm or more, preferably 0.1 µm or more, particularly preferably 0.3 µm, and the upper limit of the thickness of the layer 31 is Usually 0.5 micrometer. After the plating layers (a) 31 are formed in this manner, a solder resist is applied and heat cured, leaving the terminal portion as described above.

이 솔더레지스트의 경화에 수반하는 가열 등에 의해 주석도금층(a)을 형성한 후에 가열함으로써, 배선패턴을 형성하고 있는 동이 상기와 같이 하여 형성된 주석도금층(a) 속으로 서서히 확산되어, 최종적으로 이 층에 동이 확산된다.After the tin plating layer (a) is formed by heating or the like accompanying the curing of the solder resist, the copper forming the wiring pattern is gradually diffused into the tin plating layer (a) formed as described above, and finally the layer is formed. Copper spreads.

이렇게 하여 동 확산 주석도금층(a) 및 솔더레지스트를 도포한 후, 이 솔더레지스트에서 연장되어 나간 배선패턴(단자부분)의 표면에 형성된 상기 동 확산 주석도금층(a)의 표면에 두번째의 주석도금을 행하여 순수 주석도금층(b)을 형성한다. 이 순수 주석도금층(b)은 형성 직후에는 다른 금속을 함유하지 않는 거의 순수한 주석도금층이나, 이 주석도금층(b)의 하층으로서 존재하는 주석도금층(a)이 동의 확산층이므로, 가열 등에 의해 상기 주석도금층(b)의 동 확산 주석도금층(a)에 접하는 면으로부터 동의 일부가 주석도금층(b)으로 이행하여 동·주석 함유영역이 형성된다. 이 동·주석 함유영역은 표면을 향하여 동의 함유율이 점차 저하되고, 마침내 동의 함유율이 제로(0)로 되고, 순수 주석도금층(b)으로 변화된다. 즉, 상기 동·주석 함유영역에 있어서 두께방향에서의 동 농도를 측정하면 동 확산 주석도금층(a)의 표면과 접합하는 부분에서의 동 농도가 가장 높고, 동 확산 주석도금층(a)에서 멀어짐에 따라 그것의 주석농도는 낮아지고, 마침내 동의 함유율은 0%로 되어 순수 주석도금층(b)으로 된다.After applying the copper diffusion tin plating layer (a) and the solder resist in this manner, a second tin plating is applied to the surface of the copper diffusion tin plating layer (a) formed on the surface of the wiring pattern (terminal portion) extending from the solder resist. To form a pure tin plated layer (b). This pure tin plated layer (b) is an almost pure tin plated layer which does not contain other metals immediately after formation, or the tin plated layer (a) present as a lower layer of the tin plated layer (b) is a copper diffusion layer. Part of the copper moves from the surface in contact with the copper diffusion tin plating layer (a) of (b) to the tin plating layer (b) to form a copper-tin-containing region. In the copper-tin-containing region, the copper content gradually decreases toward the surface, and finally, the copper content becomes zero (0) and changes to the pure tin plating layer (b). That is, when the copper concentration in the thickness direction in the copper-tin-containing region is measured, the copper concentration at the portion that is in contact with the surface of the copper diffusion tin plating layer (a) is the highest and is far from the copper diffusion tin plating layer (a). Therefore, its tin concentration is lowered, and finally, the content of copper becomes 0%, resulting in a pure tin plated layer (b).

이와 같이 동·주석 함유영역을 형성함으로써 단자에 공동부가 현저히 형성되기 어려워지는 동시에 위스커의 발생을 억제할 수 있다.By forming the copper-tin containing region in this way, it becomes difficult to form a cavity part in a terminal remarkably, and the occurrence of a whisker can be suppressed.

상기 순수 주석도금층(b)의 두께는 상기 도 1에 나타낸 것과 마찬가지로, 통상은 0.01∼0.5㎛, 바람직하게는 0.1∼0.5㎛, 특히 바람직하게는 0.1∼0.3㎛의 범위내에 있다. 상기 순수 주석도금층(b)의 두께를 상기 범위내로 함으로써 확실한 본딩이 가능하게 되는 동시에 도금 이완을 일으키지 않고 위스커의 발생을 거의 완전히 방지할 수 있어 단락이 생기기 어렵다.The thickness of the pure tin plated layer (b) is usually in the range of 0.01 to 0.5 µm, preferably 0.1 to 0.5 µm, and particularly preferably 0.1 to 0.3 µm, as shown in FIG. By making the thickness of the pure tin plated layer (b) within the above range, it is possible to securely bond and at the same time prevent the occurrence of whiskers without causing plating loosening, and short circuiting is unlikely to occur.

본 발명의 제2 전자부품 실장용 필름캐리어 테이프는 상기와 같이 동 확산 주석도금층(a), 동·주석 함유영역 및 순수 주석도금층(b)을 가지고 있으며, 각각의 층의 두께는 그 작용효과를 고려하여 상기 범위내에서 적절히 설정할 수 있다.The film carrier tape for mounting the second electronic component of the present invention has a copper diffusion tin plating layer (a), a copper and tin containing region, and a pure tin plating layer (b) as described above, and the thickness of each layer has its effect. In consideration, it can set suitably within the said range.

또, 이와 같은 본 발명의 제2 전자부품 실장용 필름캐리어 테이프에 있어서, 동 확산 주석도금층(a)과, 동·주석 함유영역과, 순수 주석도금층(b)의 두께의 합은 통상 0.02∼0.6㎛의 범위내, 바람직하게는 0.03∼0.6㎛, 특히 바람직하게는 0.2∼0.6㎛의 범위내, 더욱 바람직하게는 0.4∼0.5㎛의 범위내이다. 이와 같이 주석도금층을 형성함으로써 화인피치의 전자부품 실장용 필름캐리어 테이프에 있어서도 본딩의 신뢰성이 높을 뿐 아니라 이와 같은 주석도금층을 형성함으로써 리드의 기계적 강도가 향상되는 동시에 위스커의 발생을 완전히 방지할 수 있고, 단락의 발생율이 현저히 저하된다.Further, in the film carrier tape for mounting the second electronic component of the present invention, the sum of the thicknesses of the copper diffusion tin plating layer (a), the copper-tin-containing region, and the pure tin plating layer (b) is usually 0.02 to 0.6. It is in the range of 탆, preferably 0.03 to 0.6 탆, particularly preferably in the range of 0.2 to 0.6 탆, more preferably in the range of 0.4 to 0.5 탆. By forming the tin plated layer as described above, bonding reliability is high even in the film carrier tape for electronic component mounting of fine pitch, and by forming such a tin plated layer, the mechanical strength of the lead can be improved and whiskers can be completely prevented. The incidence of short circuits is significantly reduced.

[실시예]EXAMPLE

다음에 본 발명의 실시예를 제시하여 본 발명을 더욱 상세히 설명하는데, 본 발명은 이것에 의해 한정되는 것은 아니다.Next, the present invention will be described in more detail with reference to examples of the present invention, but the present invention is not limited thereto.

[실시예 1]Example 1

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어지는 배선패턴을 형성하였다. 이 캐리어 테이프의 배선패턴의 전면에 두께 0.4㎛의 주석도금층을 형성하고, 125℃에서 60분간 가열처리하였다. 다음에, 이 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하여 80℃에서 45분간 가열하고, 8초간 노광하고 40초간 현상한 후 150℃에서 60분간 가열하여 솔더레지스트를 완전히 경화시켰다.A wiring pattern made of copper foil having a thickness of 18 µm was formed on the polyimide film. A 0.4-micrometer-thick tin plating layer was formed on the whole surface of the wiring pattern of this carrier tape, and it heat-processed at 125 degreeC for 60 minutes. Next, the solder resist was applied, leaving the lead portion of the wiring pattern, heated at 80 ° C for 45 minutes, exposed for 8 seconds, developed for 40 seconds, and heated at 150 ° C for 60 minutes to completely cure the solder resist.

이와 같이 솔더레지스트를 경화시킨 후, 0.2㎛의 두께로 노출되어 있는 리드부분에 주석도금하고 120℃에서 60분간 가열처리하였다.After curing the solder resist in this manner, tin plating was applied to the lead portions exposed to a thickness of 0.2 µm, followed by heat treatment at 120 캜 for 60 minutes.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한 바, 리드부분에 공동부는 형성되어 있지 않았다. 또, 솔더레지스트의 밑면으로 도금이 잠입해 들어가는 현상도 보이지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the cavity part was not formed in the lead part. Moreover, the phenomenon which plating penetrates into the bottom surface of a soldering resist was not seen, either.

또한 이렇게 형성된 리드부에서의 위스커의 성장은 보이지 않았다.In addition, the growth of the whisker in the lead portion thus formed was not seen.

[실시예 2]Example 2

실시예 1과 마찬가지로 하여 형성된 캐리어 테이프의 배선패턴의 전면에 두께 0.4㎛의 주석도금층을 형성하고, 125℃에서 60분간 가열처리하였다. 다음에 이 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하여 80℃에서 45분간 가열하고, 8초간 노광하고 40초간 현상한 후 150℃에서 60분간 가열하여 솔더레지스트를완전히 경화시켰다.A 0.4-micrometer-thick tin plating layer was formed on the entire surface of the wiring pattern of the carrier tape formed in the same manner as in Example 1, and was heat treated at 125 ° C for 60 minutes. Next, the solder resist was applied, leaving the lead portion of the wiring pattern, heated at 80 ° C. for 45 minutes, exposed for 8 seconds, developed for 40 seconds, and heated at 150 ° C. for 60 minutes to completely cure the solder resist.

이와 같이 솔더레지스트를 경화시킨 후, 0.2㎛의 두께로 노출되어 있는 리드부분에 주석도금층을 형성하였다.After hardening a soldering resist in this way, the tin plating layer was formed in the lead part exposed by the thickness of 0.2 micrometer.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한 바, 리드부분에 공동부는 형성되어 있지 않았다. 또, 솔더레지스트의 밑면으로 도금이 잠입해 들어가는 현상도 보이지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the cavity part was not formed in the lead part. Moreover, the phenomenon which plating penetrates into the bottom surface of a soldering resist was not seen, either.

또한 이렇게 형성된 리드부에서의 위스커의 성장은 장기간에 걸쳐 보이지 않았다.In addition, the growth of the whisker in the lead portion thus formed was not seen for a long time.

[실시예 3]Example 3

실시예 1과 마찬가지로 하여 형성된 캐리어 테이프의 배선패턴에 두께 0.2㎛의 주석도금층을 형성하고, 125℃에서 60분간 가열처리하였다. 이 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하여 80℃에서 45분간 가열하고, 8초간 노광하고 40초간 현상한 후 150℃에서 60분간 가열하여 솔더레지스트를 완전히 경화시켰다.A tin plated layer having a thickness of 0.2 μm was formed on the wiring pattern of the carrier tape formed in the same manner as in Example 1, and was then heat treated at 125 ° C. for 60 minutes. Solder resist was completely cured by applying solder resist, leaving the lead portion of this wiring pattern, heating at 80 ° C. for 45 minutes, exposing for 8 seconds, developing for 40 seconds, and heating at 150 ° C. for 60 minutes.

이와 같이 솔더레지스트를 경화시킨 후, 0.4㎛의 두께로 노출되어 있는 리드부분에 주석도금을 행한 후 125℃에서 60초간 가열처리하였다.After curing the solder resist in this manner, tin plating was applied to the lead portions exposed to a thickness of 0.4 µm, followed by heat treatment at 125 ° C. for 60 seconds.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한 바, 리드부분에 공동부는 형성되어 있지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the cavity part was not formed in the lead part.

또한 이렇게 형성된 리드부에서의 위스커의 성장은 장기간에 걸쳐 보이지 않았다.In addition, the growth of the whisker in the lead portion thus formed was not seen for a long time.

[실시예 4]Example 4

실시예 1과 마찬가지로 하여 형성된 캐리어 테이프의 배선패턴에 두께 0.2㎛의 주석도금층을 형성하였다. 다음에 이 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하여 80℃에서 45분간 가열하고, 8초간 노광하고 40초간 현상한 후 150℃에서 60분간 가열하여 솔더레지스트를 완전히 경화시켰다.A tin plated layer having a thickness of 0.2 μm was formed on the wiring pattern of the carrier tape formed in the same manner as in Example 1. Next, the solder resist was applied, leaving the lead portion of the wiring pattern, heated at 80 ° C. for 45 minutes, exposed for 8 seconds, developed for 40 seconds, and heated at 150 ° C. for 60 minutes to completely cure the solder resist.

이와 같이 솔더레지스트를 경화시킨 후, 0.4㎛의 두께로 노출되어 있는 리드부분에 주석도금을 행한 후 125℃에서 60초간 가열처리하였다.After curing the solder resist in this manner, tin plating was applied to the lead portions exposed to a thickness of 0.4 µm, followed by heat treatment at 125 ° C. for 60 seconds.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한 바, 리드부분에 공동부는 형성되어 있지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the cavity part was not formed in the lead part.

또한 이렇게 형성된 리드부에서의 위스커의 성장은 장기간에 걸쳐 보이지 않았다.In addition, the growth of the whisker in the lead portion thus formed was not seen for a long time.

[실시예 5∼10][Examples 5-10]

실시예 1과 마찬가지로 하여 형성된 캐리어 테이프의 배선패턴에 하기 표 1에 기재된 조건으로 표 1에 기재된 두께의 주석도금층(a)을 형성하고, 125℃에서 60분간 가열처리하였다. 다음에 실시예 1과 마찬가지로 하여 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하고 경화시켰다.The tin plating layer (a) of the thickness shown in Table 1 was formed in the wiring pattern of the carrier tape formed similarly to Example 1, and was heat-processed at 125 degreeC for 60 minutes. Next, in the same manner as in Example 1, the solder resist was applied and cured while leaving the lead portion of the wiring pattern.

이와 같이 솔더레지스트를 경화시킨 후, 노출되어 있는 리드부분에 주석도금층(b)을 형성하였다. 이렇게 주석도금층(b)을 형성한 후, 형광 X선을 사용하여 주석도금층(a)과 주석도금층(b)의 두께의 합을 측정하고 그 결과를 표 1에 나타낸다.After hardening a soldering resist in this way, the tin plating layer (b) was formed in the exposed lead part. After forming the tin plating layer (b) in this way, the sum of the thicknesses of the tin plating layer (a) and the tin plating layer (b) was measured using fluorescent X-rays, and the results are shown in Table 1.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한바 위스커의 성장은 보이지 않았다. 또 리드부분에 공동부는 형성되어 있지 않았다. 또한 솔더레지스트의 밑면으로 도금이 잠입해 들어가는 현상도 보이지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the growth of the whisker was not seen. Moreover, the cavity part was not formed in the lead part. In addition, plating was not penetrated into the bottom of the solder resist.

도금층(a)Plating layer (a) 도금층 두께Plating layer thickness 도금시간(초)Plating time (seconds) 도금온도(℃)Plating temperature (℃) 도금층(a)(㎛)Plating layer (a) (μm) 도금층[(a)+(b)](㎛)Plating layer [(a) + (b)] (µm) 실시예 5Example 5 1One 3030 0.0230.023 0.5420.542 실시예 6Example 6 33 3030 0.0330.033 0.5250.525 실시예 7Example 7 1One 4545 0.0410.041 0.5430.543 실시예 8Example 8 33 4545 0.0440.044 0.5430.543 실시예 9Example 9 1One 7070 0.0400.040 0.5810.581 실시예 10Example 10 33 7070 0.0430.043 0.5980.598

[실시예 11]Example 11

폴리이미드 필름 상에 두께 18㎛의 동박으로 만들어지는 배선패턴을 형성하였다. 이 캐리어 테이프의 배선패턴의 전면에 두께 0.04㎛의 주석도금층을 형성하고, 다음에 이 배선패턴의 리드부분을 남기고 솔더레지스트를 도포하고, 80℃에서 45분간 가열하고, 다시 8초간 노광하고 40초간 현상한 후, 150℃에서 60분간 가열하여 솔더레지스트를 완전히 경화시키고, 이 감열경화(感熱硬化)시에 배선패턴 속의 동이 주석도금층으로 확산되어 동 확산 주석도금층(a)이 형성되었다.A wiring pattern made of copper foil having a thickness of 18 µm was formed on the polyimide film. A tin-plated layer having a thickness of 0.04 占 퐉 is formed on the entire surface of the wiring pattern of the carrier tape. Then, a solder resist is applied, leaving the lead portion of the wiring pattern, heated at 80 DEG C for 45 minutes, exposed for 8 seconds, and then exposed for 40 seconds. After development, the solder resist was completely cured by heating at 150 DEG C for 60 minutes. During the thermosetting, copper in the wiring pattern was diffused into the tin plating layer to form a copper diffusion tin plating layer (a).

이와 같이 솔더레지스트를 경화시킨 후, 리드부분에 0.40㎛ 두께의 주석도금층을 형성하고, 감열(感熱)함으로써 동 확산 주석도금층(a) 속의 동의 일부 및 배선패턴 속의 동이 상기 형성된 주석도금층으로 이행하여 두께 0.19㎛의 두께로 동·주석 함유영역이 형성되었다. 따라서 이 전자부품 실장용 필름캐리어 테이프에서의 순수 주석도금의 두께는 0.21㎛이다.After curing the solder resist as described above, a tin plated layer having a thickness of 0.40 탆 is formed on the lead portion, and thermally sensitized to transfer a part of the copper in the copper diffusion tin plated layer (a) and the copper in the wiring pattern to the formed tin plated layer. Copper and tin-containing regions were formed with a thickness of 0.19 mu m. Therefore, the thickness of the pure tin plating in this film carrier tape for electronic component mounting is 0.21 micrometer.

상기 전자부품 실장용 필름캐리어 테이프에서의 동 확산 주석도금층(a), 동·주석 함유영역 및 순수 주석도금층(b)의 두께의 합은 0.44㎛이다.The sum of the thicknesses of the copper diffusion tin plated layer (a), the copper-tin-containing region, and the pure tin plated layer (b) in the film carrier tape for mounting an electronic component is 0.44 m.

또한, 본 발명에서의 주석도금층의 두께의 합은 형광 X선 막두께 측정장치를 사용하여 측정하였다.In addition, the sum of the thickness of the tin plating layer in this invention was measured using the fluorescent X-ray film thickness measuring apparatus.

얻어진 전자부품 실장용 필름캐리어 테이프를 전자현미경을 사용하여 관찰한 바, 리드부분에 공동부가 형성되어 있지 않았다. 또 솔더레지스트의 밑면으로 도금액이 잠입해 들어가는 현상이 보이지 않았다.When the obtained film carrier tape for electronic component mounting was observed using the electron microscope, the cavity part was not formed in the lead part. Moreover, the phenomenon which a plating liquid penetrates into the bottom surface of a soldering resist was not seen.

또한 이렇게 형성된 리드부로부터의 위스커의 성장은 보이지 않았다.Moreover, the growth of the whisker from the lead portion thus formed was not seen.

또, 코클 막두께 측정장치를 사용하여 측정한 순수 주석도금층의 두께는 0.21㎛이고, 형광 X선 막두께 측정장치를 사용하여 측정한 동 확산 주석도금층(a), 동·주석 함유영역 및 순수 주석도금층(b)의 두께의 합은 0.44㎛이고, 전술한 바와 같이 동 확산 주석도금층의 두께는 0.04㎛이므로, 동·주석 함유 확산영역의 두께는 0.19㎛이다.In addition, the thickness of the pure tin plated layer measured using a cockle film thickness measuring apparatus was 0.21 µm, and the copper diffusion tin plated layer (a), copper and tin containing regions, and pure tin measured using a fluorescent X-ray film thickness measuring apparatus. The sum of the thicknesses of the plating layer (b) is 0.44 µm, and the thickness of the copper diffusion tin plating layer is 0.04 µm as described above, so that the thickness of the copper-tin-containing diffusion region is 0.19 µm.

또한 코클 막두께 측정장치는 주석도금층의 소정 면적에 전해액을 적하하여 전기분해하고, 전위가 상승한 시점에서 전해를 정지하여 이 때의 단위면적당 통전량(通電量)으로부터 주석의 양을 산정하고, 측정한 면적과 주석의 비중으로부터 순수 주석도금층의 두께를 산정하는 장치이다.In addition, the cockle film thickness measuring apparatus adds an electrolytic solution to a predetermined area of the tin plated layer and electrolyzes it, stops electrolysis at the time when the potential rises, calculates the amount of tin from the amount of current per unit area at this time, and measures the amount. It is a device for calculating the thickness of the pure tin plated layer from the specific area and specific gravity of tin.

상기와 같이 하여 얻어진 전자부품 실장용 필름캐리어 테이프에는 공동부는 발생하기 않으며, 또 이 전자부품 실장용 필름캐리어 테이프에는 위스커는 발생하지 않았다.The cavity was not generated in the film carrier tape for mounting electronic components obtained as described above, and the whisker was not generated in the film carrier tape for mounting electronic components.

본 발명의 전자부품 실장용 필름캐리어 테이프에 의하면 배선패턴에서의 위스커의 성장을 거의 완전히 방지할 수 있는 동시에 범프전극과 배선패턴이 견고하고도 확실히 접합된다. 또한 본 발명에 의하면 솔더레지스트의 밑면과 주석도금층(a)의 사이에 도금액 등이 침입하는 일이 거의 없고, 또 만일 그 사이에 도금액이 침입하였다고 해도 배선패턴의 표면은 주석도금층(a)으로 피복되어 있고 동은 노출되어 있지 않으므로 종래의 TAB테이프에서의 주석도금시의 공동부(공식(孔蝕))(35) 등이 생기는 일이 없고, 본 발명의 전자부품 실장용 필름캐리어 테이프 리드는 파단 등이 생기기 어렵다.According to the film carrier tape for mounting an electronic component of the present invention, the growth of the whisker in the wiring pattern can be almost completely prevented, and the bump electrodes and the wiring pattern are firmly and securely bonded. According to the present invention, a plating liquid or the like rarely penetrates between the bottom surface of the solder resist and the tin plating layer (a), and even if the plating liquid penetrates therebetween, the surface of the wiring pattern is covered with the tin plating layer (a). Since copper is not exposed, the cavity 35 (formula) 35 during tin plating on a conventional TAB tape does not occur, and the film carrier tape lead for mounting electronic components of the present invention is broken. It is hard to produce a back.

또, 본 발명의 전자부품 실장용 필름캐리어 테이프에서는 위스커가 성장하기 어렵다.Moreover, whiskers are hard to grow in the film carrier tape for electronic component mounting of this invention.

특히 동·주석 함유영역을 형성한 본 발명의 제2 전자부품 실장용 필름캐리어 테이프는 공동부의 발생을 거의 완전히 방지할 수 있는 동시에 위스커의 발생도 거의 항구적으로 방지할 수 있다.In particular, the film carrier tape for mounting the second electronic component of the present invention in which copper and tin-containing regions are formed can almost completely prevent the occurrence of a cavity and at the same time almost prevent the occurrence of whiskers.

본 발명의 제조방법에 의하면 제조중에 위스커가 성장하지 않으므로 제조공정의 관리가 용이해진다.According to the manufacturing method of the present invention, whiskers do not grow during manufacturing, so that the manufacturing process can be easily managed.

Claims (19)

절연 필름에 동박을 첩착(貼着)하고, 상기 동박을 에칭하여 원하는 배선패턴을 형성한 전자부품 실장용 필름캐리어 테이프로서,As a film carrier tape for mounting electronic components, a copper foil is attached to an insulating film, and the copper foil is etched to form a desired wiring pattern. 상기 배선패턴 전체를 주석(朱錫) 도금함으로써 동이 확산되어 형성된 주석도금층(a),A tin plating layer (a) formed by diffusion of copper by tin plating the entire wiring pattern; 상기 배선패턴에서 단자부분이 아닌 위치에 솔더레지스트의 경화체(硬化體)로 형성된 보호층 및A protective layer formed of a cured body of solder resist at a position other than the terminal portion of the wiring pattern; 단자부분에는 상기 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않도록 형성된 주석도금층(b)The terminal portion has a tin plating layer (b) formed so as not to substantially contain copper on the surface of the tin plating layer (a). 을 포함하는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.Film carrier tape for mounting electronic components comprising a. 제1항에 있어서,The method of claim 1, 상기 동이 확산된 주석도금층(a)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.An average thickness of the tin-plated layer (a) in which copper is diffused is in the range of 0.01 to 0.5 µm. 제1항에 있어서,The method of claim 1, 상기 실질적으로 동을 함유하지 않는 주석도금층(b)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.An average thickness of the tin-plated layer (b) containing substantially no copper is in the range of 0.01 to 0.5 占 퐉. 제1항에 있어서,The method of claim 1, 상기 동으로 이루어지는 배선패턴의 표면에 형성된 동이 확산된주석도금층(a)과 실질적으로 동을 함유하지 않는 주석도금층(b)의 두께의 합이 0.02∼0.6㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.The electronic component characterized in that the sum of the thickness of the tin-plated layer (a) in which copper formed on the surface of the wiring pattern made of copper and the tin-plated layer (b) substantially free of copper is in the range of 0.02 to 0.6 µm. Film carrier tape for mounting. 절연필름에 동박을 첩착하고, 그 동박을 에칭하여 원하는 배선패턴을 형성한 전자부품 실장용 필름캐리어 테이프로서,A film carrier tape for mounting electronic components in which a copper foil is attached to an insulating film, and the copper foil is etched to form a desired wiring pattern. 상기 배선패턴의 전체에 주석도금함으로써 동이 확산되어 형성된 주석도금층(a),A tin plating layer (a) formed by diffusion of copper by tin plating on the entire wiring pattern; 상기 배선패턴에서 단자부분이 아닌 위치에 솔더레지스트의 경화체로 형성된 보호층 및A protective layer formed of a cured body of solder resist at a position other than the terminal portion of the wiring pattern; 단자부분에는 주석도금층(a)의 표면에 실질적으로 동을 함유하지 않도록 형성된 주석도금층(b)The terminal portion has a tin plating layer (b) formed so as not to substantially contain copper on the surface of the tin plating layer (a). 을 포함하며,Including; 상기 단자부분에는 상기 주석도금층(a)의 표면으로부터 상기 주석도금층(b)의 표면을 향하여 동 확산농도가 점차 낮아지며, 상기 주석도금층(b)과 연속되도록 동·주석 함유영역이 형성된 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.In the terminal portion, the copper diffusion concentration gradually decreases from the surface of the tin plating layer (a) toward the surface of the tin plating layer (b), and copper and tin-containing regions are formed so as to be continuous with the tin plating layer (b). Film carrier tape for mounting electronic components. 제5항에 있어서,The method of claim 5, 상기 동이 확산된 주석도금층(a)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.An average thickness of the tin-plated layer (a) in which copper is diffused is in the range of 0.01 to 0.5 µm. 제5항에 있어서,The method of claim 5, 상기 실질적으로 동을 함유하지 않는 주석도금층(b)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.An average thickness of the tin-plated layer (b) containing substantially no copper is in the range of 0.01 to 0.5 占 퐉. 제5항에 있어서,The method of claim 5, 상기 동으로 이루어지는 배선패턴의 표면에 형성된 동이 확산된 주석도금층(a)과, 동·주석 함유영역과, 실질적으로 동을 함유하지 않는 주석도금층(b)의 두께의 합이 0.02∼0.6㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프.The sum of the thickness of the tin-plated layer (a) in which copper formed on the surface of the copper wiring pattern is diffused, the copper-tin-containing region, and the tin-plated layer (b) substantially free of copper ranges from 0.02 to 0.6 µm. Film carrier tape for mounting electronic components, characterized in that the inside. 절연필름에 동박을 첩착하는 단계,Adhering copper foil to an insulating film, 상기 동박을 에칭하여 원하는 배선패턴을 형성하는 단계,Etching the copper foil to form a desired wiring pattern; 상기 배선패턴의 전체에 동이 확산되는 주석도금층(a)을 형성하는 단계,Forming a tin plating layer (a) in which copper is diffused in the entire wiring pattern; 상기 배선패턴에서 단자부분이 아닌 부분에 솔더레지스트를 도포하여 경화시키는 단계 및Hardening by applying a solder resist to a portion of the wiring pattern other than the terminal portion; 상기 솔더레지스트가 경화된 후 상기 배선패턴의 단자부분에 다시 주석도금을 행하여 실질적으로 동을 함유하지 않는 주석도금층(b)을 형성하는 단계After the solder resist is cured, tin plating is performed on the terminal portion of the wiring pattern to form a tin plating layer (b) substantially free of copper. 를 포함하는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.Method of manufacturing a film carrier tape for mounting electronic components comprising a. 제9항에 있어서,The method of claim 9, 상기 배선패턴 전체에 동이 확산되는 주석도금층(a)을 무전해 주석도금에 의해 형성한 후, 솔더레지스트를 도포하기 전에 80∼150℃로 배선패턴을 가열하는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.After forming the tin plating layer (a) in which copper is diffused throughout the wiring pattern by electroless tin plating, the wiring pattern is heated to 80 to 150 ° C. before the solder resist is applied. Method of Making Tape. 제9항에 있어서,The method of claim 9, 상기 실질적으로 동을 함유하지 않는 주석도금층(b)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.An average thickness of the tin-plated layer (b) containing substantially no copper is in the range of 0.01 to 0.5 µm. 제9항에 있어서,The method of claim 9, 상기 동으로 이루어지는 배선패턴의 표면에 형성된 동이 확산된 주석도금층(a)과 실질적으로 동을 함유하지 않는 주석도금층(b)의 두께의 합이 0.02∼0.6㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.The electronic component characterized in that the sum of the thickness of the tin-plated layer (a) in which copper formed on the surface of the wiring pattern made of copper and the tin-plated layer (b) substantially free of copper is in the range of 0.02 to 0.6 µm. Manufacturing method of film carrier tape for mounting. 절연필름에 동박을 첩착하는 단계,Adhering copper foil to an insulating film, 상기 동박을 에칭하여 원하는 배선패턴을 형성하는 단계,Etching the copper foil to form a desired wiring pattern; 상기 배선패턴 전체에 주석도금을 행하는 단계,Tin-plating the entire wiring pattern; 상기 배선패턴에서 단자부분이 아닌 부분에 솔더레지스트를 도포하여 경화시키는 단계 및Hardening by applying a solder resist to a portion of the wiring pattern other than the terminal portion; 상기 솔더레지스트가 경화된 후 상기 배선패턴의 단자부분에 다시 주석도금을 행하는 단계After the solder resist is cured, tin plating the terminal portions of the wiring patterns again. 를 포함하는 전자부품 실장용 필름캐리어 테이프의 제조방법에 있어서,In the manufacturing method of the film carrier tape for mounting electronic components comprising: 상기 단자부분에는 동이 확산된 주석도금층(a)과, 상기 주석도금층(a) 표면으로부터 실질적으로 동을 함유하지 않는 주석도금층(b)의 표면을 향하여 동 확산농도가 점차로 저하되고, 실질적으로 동을 함유하지 않는 상기 주석도금층(b)과 연속되도록 동·주석 함유영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.In the terminal portion, the copper diffusion concentration gradually decreases toward the surface of the tin-plated layer (a) in which copper is diffused and the tin-plated layer (b) substantially free of copper from the surface of the tin-plated layer (a). And forming a copper-tin-containing region so as to be continuous with the tin-plated layer (b) which does not contain. 제13항에 있어서,The method of claim 13, 상기 배선패턴 전체에 동이 확산되는 주석도금층(a)을 무전해 주석도금에 의해 형성한 후, 솔더레지스트를 도포하기 전에 80∼150℃로 배선패턴을 가열하는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.After forming the tin plating layer (a) in which copper is diffused throughout the wiring pattern by electroless tin plating, the wiring pattern is heated to 80 to 150 ° C. before the solder resist is applied. Method of Making Tapes. 제13항에 있어서,The method of claim 13, 상기 주석도금층(a)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.An average thickness of said tin plating layer (a) is in the range of 0.01-0.5 micrometer, The manufacturing method of the film carrier tape for electronic component mounting. 제13항에 있어서,The method of claim 13, 상기 실질적으로 동을 함유하지 않는 주석도금층(b)의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.An average thickness of the tin-plated layer (b) containing substantially no copper is in the range of 0.01 to 0.5 µm. 제13항에 있어서,The method of claim 13, 상기 동 확산농도가 점차 저하되는 동·주석 함유영역의 평균두께가 0.01∼0.5㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.A method for producing a film carrier tape for mounting electronic components, characterized in that the average thickness of the copper-tin-containing region in which the copper diffusion concentration gradually decreases is in the range of 0.01 to 0.5 µm. 제13항에 있어서,The method of claim 13, 상기 동으로 이루어지는 배선패턴의 표면에 형성된 동이 확산되는 주석도금층(a)과 실질적으로 동을 함유하지 않는 주석도금층(b)의 두께의 합이 0.02∼0.6㎛의 범위내에 있는 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.The electronic component characterized in that the sum of the thickness of the tin plating layer (a) in which copper formed on the surface of the wiring pattern made of copper diffuses and the tin plating layer (b) substantially free of copper are in the range of 0.02 to 0.6 µm. Manufacturing method of film carrier tape for mounting. 제13항에 있어서,The method of claim 13, 상기 동 확산농도가 점차 저하되는 동·주석 함유영역의 동에 있어서의 평균 동 농도가 동이 확산된 주석도금층(a)에서의 평균 동 농도보다 낮은 것을 특징으로 하는 전자부품 실장용 필름캐리어 테이프의 제조방법.Manufacture of a film carrier tape for mounting an electronic component, characterized in that the average copper concentration in the copper of the copper-tin-containing region where the copper diffusion concentration gradually decreases is lower than the average copper concentration in the tin-plated layer (a) on which copper is diffused. Way.
KR10-1999-0049651A 1999-03-04 1999-11-10 Film carrier tape for mounting electronic parts and method for manufacturing the same KR100374075B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-56839 1999-03-04
JP11056839A JP3061613B2 (en) 1998-05-11 1999-03-04 Film carrier tape for mounting electronic components and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20000062154A KR20000062154A (en) 2000-10-25
KR100374075B1 true KR100374075B1 (en) 2003-03-03

Family

ID=49381629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0049651A KR100374075B1 (en) 1999-03-04 1999-11-10 Film carrier tape for mounting electronic parts and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100374075B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295979B1 (en) 2005-07-15 2013-08-13 산동 겟탑 어쿠스틱 캄파니 리미티드 A mems package using flexible substrates, and method thereof
US10986726B2 (en) 2017-05-15 2021-04-20 Lg Innotek Co., Ltd. Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106298A (en) * 2001-08-28 2001-11-29 스템코 주식회사 A process of electroless Tin Double Plating at TAPE AUTOMATED BONDING and CHIP on Film
KR100495184B1 (en) * 2002-12-02 2005-06-14 엘지마이크론 주식회사 A tape substrate and tin plating method of the tape substrate
KR100511965B1 (en) * 2002-12-13 2005-09-02 엘지전자 주식회사 A tin plating method of the tape substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295979B1 (en) 2005-07-15 2013-08-13 산동 겟탑 어쿠스틱 캄파니 리미티드 A mems package using flexible substrates, and method thereof
US10986726B2 (en) 2017-05-15 2021-04-20 Lg Innotek Co., Ltd. Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same

Also Published As

Publication number Publication date
KR20000062154A (en) 2000-10-25

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
US6822320B2 (en) Microelectronic connection components utilizing conductive cores and polymeric coatings
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
EP0560072A2 (en) Anisotropic electrically conductive adhesive film and connection structure using the same
US7180006B2 (en) Tape substrate and method for fabricating the same
EP1945013A1 (en) Multilayer printed wiring board and method for manufacturing same
JP3076342B1 (en) Film carrier tape for mounting electronic components and method of manufacturing the same
KR100558507B1 (en) Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof
KR100705637B1 (en) Flexible wiring base material and process for producing the same
JP3061613B2 (en) Film carrier tape for mounting electronic components and method of manufacturing the same
KR20100025572A (en) Circuit assembly including a metal core substrate and process for preparing the same
KR100374075B1 (en) Film carrier tape for mounting electronic parts and method for manufacturing the same
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JPH11354591A (en) Semiconductor carrier and its manufacture
JP4057748B2 (en) Flexible printed circuit board and manufacturing method thereof
TW200803661A (en) Circuit substrate and method of manufacture
US6666964B2 (en) Method of manufacturing a circuit board
JPH05857B2 (en)
JP2006278524A (en) Printed wiring board and its manufacturing method
JP3743517B2 (en) Film carrier tape for mounting electronic parts and manufacturing method thereof
JPH05183017A (en) Tab tape carrier
JP3444787B2 (en) Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components
KR100355746B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing the same
KR100511965B1 (en) A tin plating method of the tape substrate
JP2005129665A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 17

J121 Written withdrawal of request for trial