JP4656737B2 - Multilayer printed wiring board and method for producing multilayer printed wiring board - Google Patents

Description

下記一般式（２）で表される化合物（式中、Ｒ ^１ は、酸素、カルボニル基、テトラフルオロエチレン基、または、単結合を表す。）、ピロメリト酸無水物、および、テレフタル酸若しくはその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリエステル、または、
【化２】

上記化学式（１）で表される化合物と、下記一般式（３）で表される化合物（式中、Ｒ ^２ 、Ｒ ^３ 、Ｒ ^４ 、Ｒ ^５ は、それぞれ同一または異なって、水素または炭素数１〜５の炭化水素基を表し、Ｒ ^６ は、水素、カルボキシル基または炭素数２〜８のアルコキシカルボニル基を表す。）と、
【化３】

上記一般式（２）で表される化合物、ピロメリト酸無水物、および、テレフタル酸若しくはその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリイミドであることを特徴とする多層プリント配線板である。
【００１４】
また、本発明の多層プリント配線板において、上記感光性カルド型ポリマーは、感光性カルド型ポリイミド樹脂であることが望ましい。
また、上記感光性カルド型ポリマーは、ガラス転移温度が２５０〜３００℃であることが望ましい。
【００１５】
また、上記多層プリント配線板においては、電子部品のパッド上にトランジション層が形成されていることが望ましい。
【００１６】
また、本発明の多層プリント配線板の製造方法は、ＩＣチップが内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記ＩＣチップのパッドと導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、少なくとも下記（１）〜（８）の工程を含むことを特徴とする。
（１）上記ＩＣチップが内蔵または収納されている基板上に、
下記化学式（１）で表される化合物と、
【化４】

下記一般式（２）で表される化合物（式中、Ｒ ^１ は、酸素、カルボニル基、テトラフルオロエチレン基、または、単結合を表す。）、ピロメリト酸無水物、および、テレフタル酸若しくはその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリエステル、または、
【化５】

上記化学式（１）で表される化合物と、下記一般式（３）で表される化合物（式中、Ｒ ^２ 、Ｒ ^３ 、Ｒ ^４ 、Ｒ ^５ は、それぞれ同一または異なって、水素または炭素数１〜５の炭化水素基を表し、Ｒ ^６ は、水素、カルボキシル基または炭素数２〜８のアルコキシカルボニル基を表す。）と、
【化６】

上記一般式（２）で表される化合物、ピロメリト酸無水物、および、テレフタル酸若しくはその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリイミドからなる感光性カルド型ポリマーの溶液を塗布する工程と、
（２）上記感光性カルド型ポリマーの半硬化層を形成する工程と、
（３）感光性カルド型ポリマーの半硬化層上に、フォトエッチング用マスクを載置した後、上記感光性カルド型ポリマーの半硬化層に露光・現像処理を施すことによりバイアホール用開口を形成する工程と、
（４）バイアホール用開口が形成された感光性カルド型ポリマーの半硬化層を本硬化することにより層間樹脂絶縁層を形成する工程と、
（５）上記層間樹脂絶縁層に薄膜導体層を形成する工程と、
（６）上記薄膜導体層上にめっきレジストを形成する工程と、
（７）上記薄膜導体層上のめっきレジスト非形成部にフィールドビア構造を有する電解めっき層を形成する工程と、
（８）めっきレジストを除去した後、めっきレジスト下に存在していた薄膜導体層をエッチングにより除去し、導体回路およびフィールドビア構造のバイアホールを形成する工程。
【００１７】
また、本発明の製造方法において、上記感光性カルド型ポリマーは、感光性カルド型ポリイミド樹脂であることが望ましい。
また、本硬化した感光性カルド型ポリマーの層は、そのガラス転移温度が２５０〜３００℃であることが望ましい。
【００１８】
また、本発明の製造方法において、感光性カルド型ポリマーの溶液を塗布する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層を形成することが望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、感光性ドライフィルムを貼り付ける工程と、
（ｃ）上記感光性ドライフィルムに、露光・現像処理を施すことによりめっきレジストを形成する工程と、
（ｄ）上記めっきレジスト非形成部にめっき層を形成する工程と、
（ｅ）上記めっきレジスト、および、上記めっきレジスト下に存在する金属膜を除去することにより前記トランジション層を形成する工程。
【００１９】
また、本発明の製造方法において、感光性カルド型ポリマーの溶液を塗布する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層が形成することも望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、めっき層を形成する工程と、
（ｃ）上記めっき層上に、感光性ドライフィルムを貼り付ける工程と、
（ｄ）上記感光性ドライフィルムに、露光・現像処理を施すことによりエッチングレジストを形成する工程と、
（ｅ）エッチングレジスト非形成部下の金属膜およびめッき層をエッチング処理にて除去することにより前記トランジション層を形成する工程。
【００２０】
【発明の実施の形態】
本発明の多層プリント配線板は、電子部品が内蔵されている基板上に、導体回路と層間樹脂絶縁層とが順次形成され、これらの導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、
上記層間樹脂絶縁層は、感光性カルド型ポリマーからなることを特徴とする。
【００２１】
本発明の多層プリント配線板によれば、ＩＣチップ等の電子部品が基板に内蔵されているため、電子部品と多層プリント配線板との接続において、リード部品や封止樹脂が用いられていない。従って、上記多層プリント配線板は、リード部品を介してＩＣチップが実装された場合に発生していた種々の不具合が解消され、電気的接続性や信頼性に優れるものである。
【００２２】
また、本発明の多層プリント配線板において、層間樹脂絶縁層は、感光性カルド型ポリマーからなるため、１５０〜２５０℃の比較的低い硬化温度で層間樹脂絶縁層を形成することができ、形成された層間樹脂絶縁層は、形状保持性や膜厚保持性に優れ、また、該層間樹脂絶縁層に設けられたバイアホール用開口も所望の形状を有しており、上記多層プリント配線板は、電気接続性や信頼性に優れたものである。
【００２３】
なお、上記カルド型ポリマーとは、環状の基が高分子主鎖に直接結合した構造をもつポリマーの総称であり、上記カルド型ポリマーは、その構造、即ち、主鎖に直角にかさ高い置換基が存在することに起因して、ポリマー主鎖の回転束縛、主鎖および側鎖のコンフォメーション規制、分子間パッキングの阻害、側鎖の芳香族置換基導入による芳香族性の増加等の現象が生じ、そのため、硬化後のガラス転移温度が高いものとなる。
また、このような構造をもつカルド型ポリマーは、そのかさ高い置換基のために主鎖の運動性が抑制され、３００℃未満で硬化されたものであっても架橋密度が高く、優れた耐熱性を有する。さらに、かさ高い置換基は、分子鎖の近接を阻害するため、優れた溶剤溶解性を有する。
【００２４】
上記カルド型ポリマーは、カルボニル基（ケトン、エステル、酸無水物、イミド等）をもつ環状化合物とフェノール、アニリン等の芳香族化合物やその誘導体とを縮合反応により共重合させることにより得ることができる。
【００２５】
上記感光性カルド型ポリマーは、上記のような構造を有するカルド型ポリマーのなかで感光性を有するものであり、具体例としては、例えば、下記化学式（１）で表される化合物と、
【００２６】
【化７】

【００２７】
下記一般式（２）で表される化合物、
【００２８】
【化８】

【００２９】
ピロメリト酸無水物、および、テレフタル酸やその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリエステルが挙げられる。
【００３０】
また、上記一般式（１）で表される化合物と、
下記一般式（３）で表される化合物と、
【００３１】
【化９】

【００３２】
上記一般式（２）で表される化合物、ピロメリト酸無水物、および、テレフタル酸やその酸塩化物から選択される少なくとも１種とを共重合させることにより得られる感光性カルド型ポリイミド等も挙げられる。
これらのなかでは、感光性カルド型ポリイミド樹脂が望ましい。比較的低温で硬化せることにより得られる硬化体であっても、そのガラス転移温度が高いからである。
【００３３】
また、上記感光性カルド型ポリマーの硬化後のガラス転移温度は、２５０〜３００℃が望ましい。上記範囲程度のガラス転移温度は、感光性カルド型ポリマーを２００℃前後の硬化温度で硬化させることにより達成することができるため、層間樹脂絶縁層形成時に樹脂基板に悪影響（樹脂基板の軟化、溶解等）を引き起こすことがなく、形成された層間樹脂絶縁層が、形状保持性、耐熱性に優れるからである。
【００３４】
また、上記多層プリント配線板において、上記電子部品のパッド部分には、トランジション層が形成されていることが望ましい。
上記トランジション層とは、ＩＣチップに配設されたパッドを拡径するために設けられた導体層であり、その形成目的は、以下に述べるＩＣチップのパッドに発生する種々の不具合を解消することにある。
【００３５】
即ち、通常、バイアホール用開口の開口径が６０〜８０μｍであるのに対し、電子部品のパッド部分は、その径が４０μｍ程度であり、そのため、上記パッドとバイアホールとを直接接続した場合には、パッド径が小さいことに起因して、バイアホールの位置ずれが発生し、これが導通不良や断線の原因となることがあるが、トランジション層を形成することにより、該トランジション層の水平方向の径（以下、単に直径という）がパッドの径に比べて大きく、バイアホールとの接続を確実に行うことができる。
また、上記多層プリント配線板を製造する際には、酸や酸化剤、エッチング液等を使用することがあるため、これら酸等と電子部品のパッドとが接触した際に、パッドの変色や溶解が発生することがあるが、トランジション層を形成することにより、上記パッド層と上記酸等とが直接接触することを防止することができる。
【００３６】
上記トランジション層の直径は特に限定されず、バイアホール用開口の開口径等を考慮して適宜選択すればよく、バイアホール用開口の開口径と同程度の６０〜８０μｍが望ましい。
【００３７】
上記トランジション層の材質としては、銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙げられる。
これらのなかでは、その上層に形成される導体回路（バイアホール）の材質と同様のものが望ましく、通常、導体回路の材質は銅であるため銅が望ましい。
また、上記トランジション層は、一層からなるものであっても良いし、二層以上の複数層からなるものであってもよいが、二層以上の複数層からなるものが望ましい。
特に、ＩＣチップのパッドの材質がアルミニウムである場合、亜鉛、クロムまたはニッケルからなる下層と銅からなる上層との二層からなるものが望ましい。
【００３８】
上記トランジション層の厚さは、１〜３５μｍが望ましい。上記トランジション層の厚さが３５μｍを超えると、その形状がアンダーカット形状になることがあり、ＩＣチップとバイアホールの接続信頼性の低下に繋がる原因となることがある。
上記トランジション層が二層以上の複数層からなる場合、その下層の厚さは、０．０１〜０．５μｍが望ましい。
なお、上記トランジション層を形成する方法については、後に本発明の製造方法を説明する際に詳述する。
【００３９】
以下、本発明の多層プリント配線板について図を参照して説明する。
図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
図１に示すように多層プリント配線板１０は、ＩＣチップ２０が内蔵された樹脂基板３０と層間樹脂絶縁層５０と層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００４０】
また、ＩＣチップ２０は、パッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子を構成するアルミパッド２４、及び、位置決めマーク（図示せず）が配設されている。パッド２４の上には、金属膜３６およびめっき層３７からなるトランジション層３８が形成されている。
【００４１】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６がニッケルめっき層７２および金めっき層７４を介して設けられている。
【００４２】
多層プリント配線板１０では、樹脂基板にＩＣチップ２０が予め内蔵され、ＩＣチップ２０のパッド２４上にはトランジション層３８を配設されている。このため、リード部品や封止樹脂を用いることなく、ＩＣチップと多層プリント配線板とを電気的に接続することができる。
【００４３】
上記樹脂基板としては、一般的にプリント配線板で使用されるものであれば特に限定されず、例えば、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂等にガラスエポキシ樹脂等の補強材や心材を含浸させた樹脂からなる基板や、エポキシ樹脂を含浸させたプリプレグを積層した基板等が挙げられる。また、両面銅張積層板、片面板、金属膜を有さない樹脂板、樹脂フィルム等を用いてもよい。
なお、上記樹脂基板とＩＣチップ等の電子部品とは、接着剤等により接合されている。
【００４４】
また、層間樹脂絶縁５０、１５０は、上記した感光性カルド型ポリマーからなる。
上記層間樹脂絶縁層は、その膜厚が５〜５０μｍであることが望ましく、１５〜３５μｍであることがより望ましい。導体回路間の絶縁性を充分に確保することができるとともに、所望の形状のバイアホール用開口を形成することができるため、バイアホールを介した接続信頼性が優れたものとなるからである。
【００４５】
なお、本発明の多層プリント配線板は、例えば、後述する本発明の多層プリント配線板の製造方法を用いて製造することができる。
【００４６】
次に、本発明の多層プリント配線板の製造方法について説明する。
本発明の多層プリント配線板の製造方法は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、
少なくとも下記（１）〜（４）の工程を含むことを特徴とする。
（１）電子部品が内蔵または収納されている基板、または、上記基板上に上記層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成された基板に、感光性カルド型ポリマーの溶液を塗布する工程と、
（２）上記感光性カルド型ポリマーの半硬化層を形成する工程と、
（３）感光性カルド型ポリマーの半硬化層上に、フォトエッチング用マスクを載置した後、上記感光性カルド型ポリマーの半硬化層に露光・現像処理を施すことによりバイアホール用開口を形成する工程と、
（４）バイアホール用開口が形成された感光性カルド型ポリマーの半硬化層を本硬化することにより層間樹脂絶縁層を形成する工程。
【００４７】
本発明の多層プリント配線板の製造方法によれば、感光性カルド型ポリマーを用いて層間樹脂絶縁層を形成するため、比較的低い硬化温度（１５０〜２５０℃）で、架橋密度が高く、形状保持性や耐熱性に優れる層間樹脂絶縁層を形成することができ、層間樹脂絶縁層形成時に、基板が軟化したり、溶解したりすることがない。
また、本発明の製造方法で用いる感光性カルド型ポリマーは、露光・現像処理による開口性に優れるため、バイアホール用開口内に樹脂残りがなく、所望の形状のバイアホールを形成することができる。
【００４８】
さらに、本発明の多層プリント配線板の製造方法においては、基板に内蔵されたＩＣチップのパッド上にトランジション層を形成することにより、パッドと導体回路との接続信頼性に優れた多層プリント配線板を製造することができる。
【００４９】
ここでは、まず、上記（１）〜（４）の工程、すなわち、層間樹脂絶縁層を形成する工程について説明し、多層プリント配線板の全製造工程については、後に詳述する。
【００５０】
本発明の製造方法において、層間樹脂絶縁層を形成する際には、まず、ＩＣチップ等の電子部品が内蔵されている基板や、既に下層の層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成された基板に、感光性カルド型ポリマーの溶液を塗布する。
上記感光性カルド型ポリマーの溶液は、その粘度を５〜４９Ｐａ・ｓに調整しておくことが望ましい。基板上に塗布し易く、かつ、均一に成形しやすいからである。また、その粘度調整は、キシレン等の溶剤で希釈するとにより行うことができる。
【００５１】
上記感光性カルド型ポリマーの溶液を塗布する方法としては、該溶液を基板上に均一に塗布することができる方法であれば特に限定されず、例えば、カーテンコータ法、ロールコータ法、通常の印刷機等を用いて塗布する方法が挙げられる。
【００５２】
次に、感光性カルド型ポリマーの半硬化層を形成する。
上記半硬化層は、塗布した感光性カルド型ポリマーを、８０〜２００℃の温度で１０〜６０分間乾燥させることにより形成する。ここで、上記感光性カルド型ポリマーの半硬化層とは、ある程度固くなっているが、溶剤等により溶解させることが可能な半硬化状態またはＢステージ状態の感光性カルド型ポリマーの層をいう。
【００５３】
次に、上記感光性カルド型ポリマーの半硬化層上に、フォトエッチング用マスクを載置した後、上記感光性カルド型ポリマーの半硬化層に露光・現像処理を施すことによりバイアホール用開口を形成する。
上記露光・現像処理は、例えば、１００〜８００ｍｊ／ｃｍ² の条件で紫外線を照射した後、有機タイプまたは無機タイプの現像液を用いて現像することにより行うことができる。
【００５４】
続いて、バイアホール用開口の形成された感光性カルド型ポリマー半硬化層を本硬化し、層間樹脂絶縁層とする。
上記本硬化を行う温度としては、１５０〜３００℃が望ましい。上記温度が１５０℃未満では、感光性カルド型ポリマーの半硬化層を充分に硬化させることができず、一方、３００℃を超えると、ＩＣ内蔵基板の材料樹脂が軟化したり、溶解したりしてしまうことがある。
また、本発明の製造方法において形成される層間樹脂絶縁層（本硬化したカルド型ポリマーの層）の望ましいガラス転移温度は２５０〜３００℃であり、上記範囲の温度で本硬化を行うことにより、ポリマー同士の架橋が進行し、上記のようなガラス転移温度を有する層間樹脂絶縁層を形成することができるからである。
【００５５】
また、上記本硬化は、各温度区間で一定時間保った後、温度を上昇させるステップキュアにより行ってもよい。これにより、感光性カルド型ポリマー半硬化層内に残留する溶剤分や水分を完全に除去することができるからである。
このような工程を経ることにより、形状保持性、耐熱性に優れるカルド型ポリマーからなる層間樹脂絶縁層を形成することができる。
【００５６】
次に、本発明の多層プリント配線板の全製造工程を、図５〜９を参照しながら工程順に説明する。
（１）先ず、ＩＣチップ等の電子部品が内蔵された、ガラスエポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂等からなる基板（以下、ＩＣ内蔵基板ともいう）３０を出発材料とする（図５（Ａ）参照）。
なお、ＩＣチップ２０の上部は、パッシベーション膜２２により被覆されており、パッシベーション膜２２の開口内には、入出力端子を構成するアルミニウム等からなるパッド２４が形成されている。
【００５７】
基板にＩＣチップ等を内蔵する方法としては特に限定されず、例えば、基板の片面に、ザグリ加工でＩＣチップ内蔵用の凹部を形成し、その後、該凹部に接着材料を介してＩＣチップを固定する方法や、基板にＩＣチップを収納するための貫通孔を形成し、該貫通孔内にＩＣチップを収納した後、この基板と貫通孔を有さない基板とを積層する方法等が挙げられる。
【００５８】
（２）次に、以下の方法により、基板に対するＩＣチップの位置決めを行う。
即ち、ＩＣチップの四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行う。
【００５９】
（３）次に、必要に応じて、ＩＣチップに形成されているパッド上にトランジション層を形成する。上記トランジション層は、必要に応じて形成すればよいが、トランジション層を形成した場合、トランジション層の直径がパッドの直径に比べて大きいため、トランジション層とバイアホールとの間では位置ずれが発生しにくく、上記パッドとバイアホールとをより確実に接続することができる。
【００６０】
上記トランジション層を形成する具体的な方法としては、下記（ａ）〜（ｅ）の工程を含む方法（以下、第一のトランジション層形成方法という）を用いることができる。即ち、
（ａ）まず、ＩＣ内蔵基板３０の全面に金属膜３６を形成する（図５（Ｂ）参照）。
金属膜３６は、スパッタリング等の物理的な蒸着を行うことにより形成することが望ましい。金属膜３６は、例えば、クロム、銅、ニッケル、亜鉛、金、スズ、鉄などの金属を１種類以上用いて形成する。また、場合によっては、異なる金属を用いて２層以上の金属膜３６を形成してもよい。
【００６１】
また、スパッタリング等を行った後、無電解めっきを行うことにより２層以上からなる金属膜３６としてもよい。
この場合、スパッタリング等によりクロム、ニッケルまたは亜鉛からなる層を成形し、その後、無電解めっきにより銅からなる層を形成することが望ましい。
金属膜３６の上に形成する導体回路の材質が、通常、銅であることを考慮すると、金属膜３６の材質も銅であることが望ましいが、ＩＣチップ２０のパッド２４がアルミニウムからなる場合、上記したように、パッド上に直接銅からなる金属膜３６を形成することは、パッド２４の変色等の引き起こすことがあるため、あまり好ましくない。これに対し、パッド２４直上にクロム、ニッケルまたは亜鉛からなる層を成形し、その上層に銅からなる層を形成することにより、パッド２４の変色等を防止するとともに、バイアホールとの接続信頼性に優れる金属膜３６とすることができる。
【００６２】
スパッタリング等と無電解めっきとにより、金属膜３６を形成する場合、スパッタリング等により形成される層の厚さは、０．０１〜０．５μｍが望ましい。スパッタリング等の物理的な蒸着により、０．５μｍを超える厚さの層を均一に形成することは難しいからである。また、無電解めっきにより形成される層の厚さは、０．０１〜５．０μｍが望ましい。０．０１μｍ未満では、全面にめっき膜を形成できず、５．０μｍを超えるとエッチングで除去し難くなったり、位置決めマークが埋まってしまい、該位置決めマークを認識することができないことがあるからである。より望ましい範囲は、０．１〜１．０μｍである。
【００６３】
（ｂ）次に、上記金属膜上に感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、めっきレジストを形成するために使用されている市販品を用いることができる。
（ｃ）次に、上記感光性ドライフィルム上に、ＩＣチップ２０のパッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４上部が開口しためっきレジスト３５を形成する。
【００６４】
（ｄ）その後、めっきレジスト非形成部に、めっき処理によりめっき層３７を形成する（図６（Ａ）参照）。
上記めっき処理は、無電解めっきであってもよいし、電解めっきであってもよく、両者を併用してもよい。
めっき層３７の材質としては、例えば、銅、ニッケル、金、銀、亜鉛、鉄等からなるものが挙げられる。
これらのなかでは、電気特性、経済性に優れるとともに、後工程で形成される多層プリント配線板の導体回路の材質も、銅が望ましいことから、銅を用いることが望ましい。
また、めっき層３７の厚さは、１〜１５μｍが望ましい。
【００６５】
（ｅ）次に、上記めっきレジスト３５を除去した後、めっきレジスト３５下に存在する金属膜３６を除去することによりトランジッション層３８を形成する（図６（Ｂ）参照）。
金属膜３６の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行う。
【００６６】
このように、第一のトランジション層形成方法によりトランジション層を形成した場合、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【００６７】
（４）次に、必要に応じて、上記トランジション層３８の表面に粗化面や粗化層（以下、両者を合わせて単に粗化面という）３８αを形成する（図６（ｃ）参照）。粗化面を形成することにより、トランジション層３８と層間樹脂絶縁層やバイアホールとの接続がより確実なものとなるからである。
なお、粗化面３８αは、エッチング処理、黒化還元処理、めっき処理等により形成することができる。
【００６８】
上記エッチング処理は、例えば、有機酸と第二銅錯体とを含むエッチング液を用いて行うことができる。
上記有機酸としては、例えば、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸等が挙げられる。
これらは、単独で用いてもよく、２種以上併用してもよい。上記混合溶液において、上記有機酸の含有量は、０．１〜３０重量％が望ましい。酸化された銅の溶解性を維持し、かつ、触媒安定性を確保することができるからである。
【００６９】
上記第二銅錯体としては、アゾール類の第二銅錯体が望ましい。このアゾール類の第二銅錯体は、金属銅等を酸化する酸化剤として作用する。アゾール類としては、例えば、ジアゾール、トリアゾール、テトラゾール等が挙げられる。これらのなかでは、イミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールが望ましい。上記エッチング液において、上記第二銅錯体の含有量は、１〜１５重量％が望ましい。溶解性および安定性に優れ、また、触媒核を構成するＰｄ等の貴金属をも溶解させることができるからである。
【００７０】
上記黒化還元処理の具体的な方法としては、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ₂ （４０ｇ／ｌ）、Ｎａ₃ ＰＯ₄ （６ｇ／ｌ）、を含む水溶液を黒化浴とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ₄ （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行う方法等が挙げられる。
【００７１】
上記めっき処理の具体的な方法としては、硫酸銅（１〜４０ｇ／ｌ）、硫酸ニッケル（０．１〜６．０ｇ／ｌ）、クエン酸（１０〜２０ｇ／ｌ）、次亜リン酸ナトリウム（１０〜１００ｇ／ｌ）、ホウ酸（１０〜４０ｇ／ｌ）および界面活性剤（日信化学工業社製、サーフィノール４６５）（０．０１〜１０ｇ／ｌ）を含むｐＨ＝９の無電解めっき浴にて無電解めっきを施す方法等が挙げられる。
【００７２】
（５）次に、ＩＣ内蔵基板３０上に、上記したように、感光性カルド型ポリマーの溶液を塗布した後、加熱下で乾燥することより、感光性カルド型ポリマーの半硬化層５０′を形成し（図７（Ａ）参照）、さらに、感光性カルド型ポリマーの半硬化層５０′にバイアホール用開口４８を形成した後、本硬化することにより層間樹脂絶縁層５０を形成する（図７（Ｂ）参照）。
【００７３】
（６）次に、必要に応じて、層間樹脂絶縁層５０の表面に粗化面５０αを形成する（図７（Ｃ）参照）。粗化面５０αは、例えば、プラズマ処理を行うことにより形成する。
また、粗化面５０αを形成することなしに、後述するスパッタリングを直接行ってもよい。
【００７４】
（７）次に、層間樹脂絶縁層５０表面に、必要により、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛、これらの合金等からなる薄膜導体層５２を形成する（図８（Ａ）参照）。
薄膜導体層５２は、単層であってもよいし、２層以上からなるものであってもよい。
薄膜導体層５２の厚さは、０．１〜１．０μｍが望ましい。
【００７５】
薄膜導体層５２を形成する方法としては、例えば、スパッタリング、無電解めっき等の方法が挙げられる。
上記スパッタリングは、例えば、Ｎｉ−Ｃｕ合金をターゲットにした場合、上記ＳＶ―４５４０を用い、不活性ガスとしてアルゴンガスを使用し、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行うことができる。
また、無電解めっきにより薄膜導体層５２を形成する場合は、例えば、層間樹脂絶縁層５０の表面に、予め、パラジウム触媒（アトテック社製）等を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させておき、次いで、無電解めっき水溶液中に基板を浸漬することにより、無電解めっき層（薄膜導体層）５２を形成することができる。
【００７６】
（８）次に、薄膜導体層５２を形成した層間樹脂絶縁層５０上の一部にドライフィルムを用いてめっきレジスト５４を形成し、その後、薄膜導体層５２をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層５６を形成する（図８（Ｂ）参照）。
上記電解めっきとしては、銅めっきを用いることが望ましい。
このとき、バイアホール用開口を電解めっきで充填してフィールドビア構造としてもよく、バイアホール用開口に導電性ペースト等を充填した後、その上に蓋めっき層を形成してフィールドビア構造としてもよい。フィールドビア構造を形成することにより、バイアホールの直上にバイアホールを設けることができる。
【００７７】
（９）次に、めっきレジスト５４を除去した後、そのめっきレジスト５４下に存在する薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６とからなる導体回路５８およびバイアホール６０を形成する。
なお、触媒を付着させた後、無電解めっきにより薄膜導体層５４を形成した場合は、酸、または、酸化剤を用いて層間樹脂絶縁層５０上の触媒を除去してもよい。触媒として用いたパラジウムを除去することにより、電気特性の低減を防止することができる。
【００７８】
さらに、必要に応じて、導体回路５８およびバイアホール６０の表面に粗化面５８α、６０αを形成する（図８（Ｃ）参照）。
粗化面５８α、６０αは、トランジション層３８表面に粗化面を形成する際に用いる方法と同様の方法により形成することかできる。
【００７９】
（１０）次に、必要に応じて、（６）〜（１０）の工程を繰り返すことにより、さらに層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成する（図９（Ａ）参照）。
【００８０】
（１１）次に、最外層の導体回路１５８を含む基板面にソルダーレジスト層７０を形成する。上記ソルダーレジスト層としては、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、ソルダーレジスト樹脂組成物等からなるものが挙げられる。
上記ソルダーレジスト層は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりした後、レーザ処理、露光・現像処理等による開口処理を行い、さらに、硬化処理等を行うことにより形成する（図９（Ｂ）参照）。
【００８１】
上記ソルダーレジスト樹脂組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体等が挙げられ、その粘度は２５℃で１〜１０Ｐａ・ｓに調製されていることが望ましい。
【００８２】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルをアクリル酸やメタクリル酸等と反応させたエポキシ樹脂等が挙げられる。
また、上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類やアクリル酸やメタクリル酸のエステル等が挙げられる。
【００８３】
（１２）この後、ソルダーレジスト層７０の開口部７１内の導体回路１５８上にニッケルめっき層７２、金めっき層７４等を形成することにより、半田パッドを設け、該半田パッド上に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０が基板に内蔵され、半田バンプを有する多層プリント配線板を得ることができる（図１参照）。
また、上記ソルダーレジスト層の開口部に、はんだペーストを印刷した後、開口部に導電性ピンを載置し、２００℃でリフローすることにより、外部端子と接続するためのＰＧＡ(Pin Grid Array)が配設された多層プリント配線板としてもよい。
【００８４】
また、本発明の製造方法では、第一のトランジション層形成方法（上記（３）の工程）に代えて、下記（ａ）〜（ｅ）の工程を含む方法（以下、第二のトランジション層形成方法という）を用いてトランジション層３８を形成してもよい。
なお、上記第二のトランジション層形成方法を用いる場合も、トランジション層３８を形成する工程以外は、上記の製造方法を用いればよい。
上記第二のトランジション層形成方法については、図１２を参照しながら説明する。
【００８５】
（ａ）まず、ＩＣ内蔵基板の全面に上記した第一のトランジション層形成方法の工程（ａ）と同様にして、金属膜３６′を形成する（図１２（Ａ）参照）。
（ｂ）次に、上記金属膜上の全面に無電解めっきおよび／または電解めっきによりめっき層３７′を形成する。めっき層３７′としては、電解銅めっき層が望ましい（図１２（Ｂ）参照）。
めっき層３７′の厚さは、１〜１５μｍが望ましい。上記厚さが１５μｍを超えると、後述するエッチングの際にアンダーカットが発生し、形成されるトラジシッン層とパッド２４との界面に隙間が発生し、両者の間で剥離が発生する原因となることがあるからである。
【００８６】
（ｃ）次に、上記めっき層上に、感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、エッチングレジストを形成するために使用されている市販品を用いればよい。
（ｄ）次に、上記感光性ドライフィルム上に、形成するトランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成する（図１２（Ｃ）参照）。
【００８７】
（ｅ）さらに、エッチングレジスト３９非形成部下の金属膜３６′およびめっき層３７′をエッチング処理により除去することにより、トランジション層３８を形成する（図１２（Ｄ）参照）。
上記エッチング処理は、例えば、硫酸／過酸化水素水溶液、塩化第二鉄、塩化第二銅、過硫酸アンモニウム等の過硫酸塩の水溶液等のエッチング液を用いて行えばよい。
【００８８】
このように、第二のトランジション層形成方法によりトランジション層を形成した場合も、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【００８９】
なお、製品認識文字などを形成するための文字印刷工程やソルダーレジスト層改質のために、酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。
以上の方法は、セミアディティブ法によるものであるが、フルアディティブ法を採用してもよい。
【００９０】
このように、本発明の製造方法を用いることにより、ＩＣチップ等の電子部品が基板内に内蔵され、該ＩＣチップと多層プリント配線板とが、リード部品を介さず、直接電気的に接続された多層プリント配線板を製造することができる。
また、本発明の製造方法では、層間樹脂絶縁層の形成に感光性カルド型ポリマーを用いているため、比較的低い硬化温度（１５０〜２５０℃）で、架橋密度が高く、形状保持性や耐熱性に優れる層間樹脂絶縁層を形成することができ、層間樹脂絶縁層形成時に、基板が軟化したり、溶解したりすることがない。
また、上記感光性カルド型ポリマーは、露光・現像処理による開口性に優れるため、本発明の製造方法では、バイアホール用開口内に樹脂残りがなく、所望の形状のバイアホールを形成することができる。
【００９１】
【実施例】
以下、本発明をさらに詳細に説明する。
【００９２】
（実施例１）
（１）その上部がパッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子としてアルミニウムパッド２４が形成されているＩＣチップ２０が内蔵された厚さ０．８μｍのＢＴ（ビスマレイミドトリアジン）樹脂基板（以下、ＩＣ内蔵ＢＴ基板ともいう）３０を出発材料とした。（図２（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマーク（図示せず）をカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【００９３】
（２）次に、ＩＣチップを含む基板表面に、予めその粘度を３０Ｐａ・ｓに調整しておいた感光性カルド型ポリマーの溶液をカーテンコータで塗布した後、温度１５０℃で２０分間乾燥させることにより感光性カルド型ポリマーの半硬化層５０′を形成した（図２（Ｂ）参照）。
【００９４】
なお、ここで用いた感光性カルド型ポリマーは、上記化学式（１）で表されるビス−フェノールフルオレン−ヒドロキシアクリレートと上記一般式（３）おいて、Ｒ² 、Ｒ³ 、Ｒ⁴ 、Ｒ⁵ およびＲ⁶ が水素であるビス−アニリン−フルオレンとピロメリト酸無水物とを、モル比＝１：４：５で反応させて得られるランダム共重合体である。
【００９５】
次いで、バイアホール用開口形成部分に相当する部分に黒円が描画されたフォトエッチング用マスクを、上記感光性カルド型ポリマーの半硬化層５０′上に載置した後、紫外線を４００ｍｊ／ｃｍ² の条件で照射することにより、露光・現像処理を施し、バイアホール用開口４８を形成した。その後、２５０℃、１２０分間の条件で本硬化を行い、層間樹脂絶縁層５０を形成した（図２（Ｃ）参照）。
なお、ここで形成した層間樹脂絶縁層のガラス転移温度は、２６０℃であった。
【００９６】
（３）次に、日本真空技術株式会社製のＳＶ―４５４０を用い、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図２（Ｄ）参照）。
【００９７】
（４）さらに、同じ装置を用い、内部のアルゴンガスを交換した後、Ｚｎをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｚｎからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した（図３（Ａ）参照）。
【００９８】
（５）次に、薄膜導体層５２を形成した層間樹脂絶縁層５０上の一部にドライフィルムを用いてめっきレジスト５４を形成し、その後、薄膜導体層５２をめっきリードとして下記の条件で電解銅めっきを行い、上記めっきレジスト非形成部に電解銅めっき層５６を形成した（図３（Ｂ）参照）。
【００９９】
〔電解銅めっき水溶液〕

〔電解めっき条件〕

【０１００】
（６）次に、めっきレジストを除去した後、そのめっきレジスト下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６からなる厚さ１６μｍの導体回路５８およびバイアホール６０を形成した。
その後、導体回路５８（バイアホール６０を含む）を形成した基板にエッチング液をスプレイで吹きつけ、導体回路５８の表面に粗化面５８αを形成した（図３（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１０１】
（７）次に、（２）〜（６）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図４（Ａ）参照）。
【０１０２】
（８）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
【０１０３】
（９）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ² の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図４（Ｂ）参照）。
【０１０４】
（１０）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０^-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０^-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０^-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図４（Ｃ）参照）。
【０１０５】
（１１）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成した。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１００を得た（図１０参照）。
【０１０６】
（実施例２）
実施例１の工程（４）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｃｒからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。
【０１０７】
（実施例３）
実施例１の工程（２）において、感光性カルド型ポリマーとして、ビス−フェノールフルオレン−ヒドロキシアクリレートと、ビス−アニリン−フルオレンと、ピロメリト酸無水物と、上記一般式（２）においてＲ¹ がカルボニル基であるベンゾフェノンテトラカルボン酸二無水物とを、モル比＝１：４：３：２で反応させて得られるランダム共重合体を用い、さらに、工程（４）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｎｉをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。なお、層間樹脂絶縁層のガラス転移温度は、２６０℃であった。
【０１０８】
（実施例４）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１０９】
（２）次に、Ｚｎをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＺｎ膜を形成し、さらに、Ｚｎ膜上に無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、亜鉛と銅とからなる金属膜３６を形成した（図５（Ｂ）参照）。
【０１１０】
（３）次に、金属膜３６上に、感光性ドライフィルムを張りつけた後、該感光性ドライフィルム上に、パッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４の上部に開口を有するめっきレジスト３５を形成した。さらに、めっきレジスト３５非形成部に、以下の条件で電解銅めっきを施して電解銅めっき層３７を設けた（図６（Ａ）参照）。
【０１１１】
〔電解銅めっき水溶液〕

〔電解めっき条件〕

【０１１２】
（４）さらに、めっきレジスト３５を除去した後、めっきレジスト３５下の金属膜３６をエッチングにより除去することにより、ＩＣチップのパッド２４上に直径６０μｍのトランジション層３８を形成した（図６（Ｂ）参照）。
なお、エッチング液としては、硫酸と過酸化水素との混合液を用いた。
【０１１３】
（５）次に、トランジション層３８を形成したＩＣ内蔵ＢＴ基板３０にエッチング液をスプレイで吹きつけ、トランジション層３８の表面に粗化面３８αを形成した（図６（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１１４】
（６）次に、トランジション層３８が形成されたＩＣ内蔵ＢＴ基板３０上に、予めその粘度を３０Ｐａ・ｓに調整しておいた感光性カルド型ポリマーの溶液をカーテンコータで塗布した後、温度１８０℃で２０分間乾燥させることにより感光性カルド型ポリマーの半硬化層５０′を形成した（図７（Ａ）参照）。
なお、感光性カルド型ポリマーとしては、実施例１と同様の感光性カルド型ポリマーを用いた。
【０１１５】
次いで、バイアホール用開口形成部分に相当する部分に黒円が描画されたフォトエッチング用マスクを、上記感光性カルド型ポリマーの半硬化層上５０′に載置した後、紫外線を４００ｍｊ／ｃｍ² の条件で照射した後、現像することにより、露光・現像処理を施し、バイアホール用開口４８を形成した後、２７０℃、１２０分間の条件で乾燥させることにより本硬化を行い、層間樹脂絶縁層５０を形成した（図７（Ｂ）参照）。
【０１１６】
（７）次に、日本真空技術株式会社製のＳＶ―４５４０を用い、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図７（Ｃ）参照）。
【０１１７】
（８）さらに、粗化面を形成した該基板の表面に、パラジウム触媒（アトテック社製）を付与することにより、層間樹脂絶縁層５０の表面およびバイアホール用開口４８の内壁面に触媒核を付着させた。
【０１１８】
（９）次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、粗化面５０αの表面全体に厚さ０．６〜０．９μｍの薄膜導体層５２を形成した（図８（Ａ）参照）。
【０１１９】
〔無電解めっき水溶液〕
ＮｉＳＯ₄ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピリジル ４０ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３５℃の液温度で４０分
【０１２０】
（１０）次に、薄膜導体層５２を形成した層間樹脂絶縁層５０上の一部にドライフィルムを用いてめっきレジストを形成し、その後、薄膜導体層５２をめっきリードとして上記（３）と同様の条件で電解銅めっきを行い、上記めっきレジスト非形成部に電解銅めっき層５６を形成した（図８（Ｂ）参照）。
【０１２１】
（１１）次に、めっきレジストを除去した後、そのめっきレジスト下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８およびバイアホール６０を形成した。その後、導体回路５８（バイアホール６０を含む）が形成された基板にエッチング液をスプレイで吹きつけ、導体回路５８およびバイアホール６０の表面に粗化面５８α、６０αを形成した（図８（Ｃ）参照）。エッチング液としては、上記（５）の工程で、トランジション層の表面に粗化面を形成する際に使用したエッチング液と同様のものを用いた。
【０１２２】
（１２）次に、（６）〜（１１）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図９（Ａ）参照）。
【０１２３】
（１３）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ² の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１２４】
（１４）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０^-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０^-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０^-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１２５】
（１５）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得た（図１参照）。
【０１２６】
（実施例５）
実施例４の工程（２）において、感光性カルド型ポリマーとして、実施例３と同様のランダム共重合を使用し、さらに、工程（２）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｃｒからなる厚さ０．１μｍの金属膜３６をＩＣ内蔵ＢＴ基板３０の全面に形成した以外は実施例４と同様にして多層プリント配線板を得た。
【０１２７】
（実施例６）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１２８】
（２）次に、Ｎｉをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＮｉ膜を形成し、さらに、Ｎｉ膜上に、さらに無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、ニッケルと銅とからなる金属膜３６′を形成した（図１２（Ａ）参照）。
【０１２９】
（３）次に、金属膜３６′上に、実施例４の工程（３）と同様の条件で、電解銅をめっきを施し、金属膜３６′上の全面に電解銅めっき層３７′を設けた（図１２（Ｂ）参照）。
【０１３０】
（４）さらに、上記電解銅めっき層３７′上に、感光性ドライフィルムを張りつけ、該感光性ドライフィルム上に、トランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成した（図１２（Ｃ）参照）。
【０１３１】
（５）さらに、エッチングレジスト３９非形成部下の金属膜３６′および電解銅めっき層３７′をエッチング処理により除去することにより、ＩＣチップ上に直径６０μｍのトランジション層３８を形成した（図１２（Ｄ）参照）。なお、このエッチング処理では、硫酸と過酸化水素水溶液とからなるエッチング液を使用した。
【０１３２】
（６）実施例４の（５）〜（１２）の工程と同様にして、最外層に導体回路１５８が形成された基板を作製した（図９（Ａ）参照）。
【０１３３】
（７）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ² の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１３４】
（８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０^-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０^-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０^-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０^-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０^-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１３５】
（９）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷した後、該はんだペーストを介して半田パッド上に導電性ピン１７６を載置し、２００℃でリフローすることにより、ＩＣチップ２０を内蔵し、ＰＧＡ（Pin Grid Array）が配設された多層プリント配線板１１０を得た（図１１参照）。
【０１３６】
このようにして製造した多層プリント配線板について、ＩＣチップのパッド表面の観察、並びに、信頼性試験前後における導体回路と層間樹脂絶縁層との間での剥離の発生の有無、ＩＣチップのパッドとバイアホールとの間での剥離の発生の有無、および、導通試験時の短絡、断線の発生の有無を以下の評価方法を用いて評価した。
【０１３７】
（１）パッド表面の観察
多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。なお、ここでは、ＩＣチップのパッド部分を通るように多層プリント配線板を切断した。
【０１３８】
（２）信頼性試験
得られた多層プリント配線板を、−６５℃の雰囲気下に３分間維持した後、１３０℃の雰囲気下に３分間維持するサイクルを１０００回繰り返した。
【０１３９】
（３）導体回路と層間樹脂絶縁層との間での剥離の発生の有無
上記（１）と同様にして多層プリント配線板をカッターで切断し、切断した断面を顕微鏡で観察した。
（４）ＩＣチップのパッドとバイアホールとの間での剥離の発生の有無
上記（１）と同様にして多層プリント配線板をカッターで切断し、切断した断面を顕微鏡で観察した。
【０１４０】
（４）短絡または断線の発生の有無
得られたＩＣチップ内蔵多層プリント配線板の導通試験を行い、モニターに表示された結果から導通状態を評価した。
【０１４１】
上記評価の結果、実施例１〜３の多層プリント配線板は、トランジション層が形成されていないため、バイアホールとＩＣチップのパッドとの間で位置ずれを生じでいる部分や、パッド表面に樹脂残りが発生しているが一部に見られたものの、バイアホールとパッドとは接続されており、製品の性能に影響を及ぼす程のものではなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間では、剥離が発生しておらず、また、導通試験において、短絡や断線は発生していなかった。
【０１４２】
また、実施例４〜６の多層プリント配線板では、パッド上にトランジション層を形成したため、バイアホールとＩＣチップのパッドとの間での位置ずれや、パッド表面での樹脂残りは発生していなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間での剥離は発生しておらず、また、導通試験において、短絡や断線は発生していなかった。
【０１４３】
【発明の効果】
以上説明したように、本発明の多層プリント配線板は、上述の構成からなるため、電子部品とプリント配線板との接続の際に、リード部品や封止樹脂を用いる必要がなく、また、層間樹脂絶縁層が感光性カルド型ポリマーからなるため、形状保持性に優れるとともに、所望の形状のバイアホール用開口を有しており、電気接続性および信頼性に優れている。
【０１４４】
また、本発明の多層プリント配線板の製造方法は、感光性カルド型ポリマーを用いて層間樹脂絶縁層を形成するため、比較的低い硬化温度で、架橋密度が高く、形状保持性や耐熱性に優れる層間樹脂絶縁層を形成することかできるとともに、層間樹脂絶縁層形成時に基板が軟化したり、溶解したりすることがない。
また、本発明の製造方法で用いる感光性カルド型ポリマーは、露光・現像処理による開口性に優れるため、バイアホール用開口内に樹脂残りがなく、所望の形状のバイアーホールを形成することができる。
【図面の簡単な説明】
【図１】図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
【図２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図３】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図４】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図５】（Ａ）、（Ｂ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図６】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図７】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図８】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図９】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図１０】図１０は、本発明の多層プリント配線板の別の一例を模式的に示す断面である。
【図１１】図１１は、本発明の多層プリント配線板のさらに別の一例を模式的に示す断面である。
【図１２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【符号の説明】
２０ ＩＣチップ
２４ パッド
３０ ＩＣ内蔵基板
３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８ 導体回路
６０、１６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a build-up multilayer printed wiring board, and more particularly to a multilayer printed wiring board containing electronic components such as IC chips and a method for manufacturing the multilayer printed wiring board.
[0002]
[Prior art]
Conventionally, an IC chip and a printed wiring board are electrically connected using a mounting method such as wire bonding, TAB (Tape Automated Bonding), or flip chip bonding.
In wire bonding, an IC chip is die-bonded to a printed wiring board with an adhesive, the pad of the printed wiring board and the pad of the IC chip are connected with a wire such as a gold wire, and then the IC chip and the wire are protected. In addition, sealing with a resin such as a thermosetting resin or a thermoplastic resin was performed.
[0003]
In TAB, a tape on which many conductors called leads are formed is used. The bumps of the IC chip and the pads of the printed wiring board are collectively connected by solder or the like and then sealed with resin.
In flip chip bonding, the IC chip and the pad portion of the printed wiring board are connected via bumps, and the gap between the bumps is filled with resin.
Moreover, the electronic component mounted by these methods was driven through the printed wiring board.
[0004]
[Problems to be solved by the invention]
As described above, in these mounting methods, the IC chip and the printed wiring board are electrically connected via the connecting lead parts (wires, leads, bumps). For this reason, if each of these lead parts is cut or corroded, the connection between the IC chip and the printed wiring board may be interrupted, or the IC chip may malfunction. It was.
[0005]
Also, in each mounting method, sealing is performed with a resin such as an epoxy resin resin to protect the IC chip and the lead component, and if bubbles are contained when filling the resin, the bubbles As a starting point, destruction of lead parts, corrosion of IC pads, and deterioration of reliability may occur. In addition, when sealing with thermoplastic resin, etc., it is necessary to create a resin-filled plunger, mold, etc. according to each part. With sealing with thermosetting resin, materials such as lead parts, solder resist, etc. Since the resin must be selected in consideration of the above, it has been a cause of high cost.
[0006]
[Means for Solving the Problems]
In recent years, in order to solve such problems, a multilayer printed wiring board in which a semiconductor element such as an IC chip is built in or stored in a substrate has been disclosed.
JP-A-9-321408 discloses a multilayer printed wiring board in which a semiconductor element in which a stud bump is formed on a die pad is embedded in a substrate and the stud bump and an upper conductor circuit are electrically connected via a via hole. It is disclosed.
However, in this multilayer printed wiring board, the stud bump shape is onion-like, and due to variations in its height, the interlayer insulating layer formed on the substrate is not uniform in thickness. The surface may not be flat, and in this case, a connection failure may occur in the electrical connection through the via hole.
In addition, this multilayer printed wiring board has a poor productivity because it cannot form via hole openings at a time due to its structure.
[0007]
Japanese Patent Application Laid-Open No. 10-256429 discloses a multilayer wiring board in which a semiconductor element is housed in a ceramic substrate and the semiconductor element is electrically connected to a conductor circuit by a flip chip.
A ceramic substrate made of alumina, aluminum nitride, or the like used in this multilayer wiring board is inferior in external formability, so that the semiconductor element does not fit well. For this reason, the pad height of the semiconductor element becomes non-uniform, and as a result, connection failure may occur between the pad and the conductor circuit.
[0008]
Japanese Patent Application Laid-Open No. 11-126978 discloses a multilayer printed wiring board in which a gap is formed in a substrate and a semiconductor element is accommodated in the gap.
However, even in such a multilayer printed wiring board incorporating a semiconductor element, when the semiconductor element and a conductor circuit are connected via lead parts such as solder, TAB, wire bonding, etc., the above-mentioned problems Could not be resolved. In addition, when a semiconductor element is stored in the gap of the substrate, if there is a gap between the semiconductor element and the substrate, the semiconductor element is likely to be misaligned, leading to a decrease in connection reliability. was there.
[0009]
In addition, the present inventors have previously disclosed a multilayer printed wiring board that can be directly electrically connected to an electronic component such as an IC chip without using a lead component. Alternatively, an IC chip or the like is built in or accommodated in the counterbore part (hereinafter simply referred to as both together), and an interlayer resin insulating layer and a conductor circuit are laminated on the substrate, and the IC chip and the conductor circuit are interposed. In addition, a multilayer printed wiring board was proposed in which the upper and lower conductor circuits via the interlayer resin insulation layer were electrically connected via via holes.
[0010]
In such a multilayer printed wiring board incorporating an IC chip or the like, since lead parts and sealing resin are not used for the connection between the IC chip and the multilayer printed wiring board, the connection reliability is excellent. Since an IC chip can be mounted when manufacturing a multilayer printed wiring board, the cost is reduced.
In such a multilayer printed wiring board, since it is necessary to incorporate an IC chip or the like in the substrate, a resin substrate excellent in external formability is used as the substrate material.
Therefore, when the interlayer resin insulation layer is formed on the substrate, the formation temperature thereof cannot be made higher than the temperature at which the resin substrate is softened. It is required that the formed interlayer resin insulating layer has excellent formability and workability, and has excellent shape retention and insulating properties.
[0011]
In a conventional printed wiring board, a photosensitive polyimide resin has been disclosed as an interlayer resin insulating layer material that has excellent heat resistance and insulation properties and excellent opening properties when forming openings for via holes. Japanese Laid-Open Patent Publication Nos. 59-151498, 5-304362, 5-304367, 6-132409, 8-23166, and the like. However, in these multilayer printed wiring boards, since the substrate material is ceramic, alumina, or glass substrate, even if the interlayer resin insulation layer is formed by curing at a high curing temperature of 350 ° C. or higher, the substrate softens. In the multilayer printed wiring board using the resin substrate, when the conventionally known photosensitive polyimide resin is used as the interlayer resin insulating layer material, the curing temperature is too high. If the resin substrate is softened, melts, or is severely carbonized, it may be carbonized. On the other hand, if the curing temperature is lowered, the photosensitive polyimide resin is not sufficiently cured and the interlayer resin insulation layer is formed. However, it was inferior in shape retainability and the like and did not have sufficient connection reliability.
[0012]
Therefore, as a result of further studies to solve these problems, the present inventors have found that a photosensitive cardo type polymer is suitable as a material for an interlayer resin insulating layer, and completed the present invention. The cured product of the photosensitive cardo type polymer has a rigid chemical structure and a high crosslink density, so that it has excellent shape retention, and even when cured at a curing temperature of around 200 ° C., the glass transition point is 250- Since it is maintained at 350 ° C., it has excellent heat resistance and the curing temperature does not rise to 350 ° C. or higher, so that it does not adversely affect the resin substrate. In addition, cardotype polyimide resin to which photosensitivity is imparted by (meth) acrylate formation, etc. has good resolution, excellent shape retention and film thickness retention at the time of forming via hole openings, and after exposure / development processing, Since no resin residue is generated at the bottom of the hole opening, the electrical connection and reliability through the via hole are excellent.
[0013]
The present inventionIC chipAn interlayer resin insulation layer and a conductor circuit are sequentially formed on a substrate in which is embedded or stored,IC chip padA multilayer printed wiring board in which a conductor circuit and upper and lower conductor circuits are connected via via holes,
A via hole connecting the pad of the IC chip and the conductor circuit is formed in the interlayer resin insulating layer made of the photosensitive cardo type polymer; andThe via hole has a field via structure.Have
The photosensitive cardo type polymer includes a compound represented by the following chemical formula (1):
[Chemical 1]

A compound represented by the following general formula (2) (wherein R ¹ Represents oxygen, a carbonyl group, a tetrafluoroethylene group, or a single bond. ), Pyromellitic anhydride, and a photosensitive cardo type polyester obtained by copolymerizing at least one selected from terephthalic acid or its acid chloride, or
[Chemical formula 2]

A compound represented by the above chemical formula (1) and a compound represented by the following general formula (3) (wherein R ² , R ³ , R ⁴ , R ⁵ Are the same or different and each represents hydrogen or a hydrocarbon group having 1 to 5 carbon atoms; ⁶ Represents hydrogen, a carboxyl group or an alkoxycarbonyl group having 2 to 8 carbon atoms. )When,
[Chemical 3]

It is a photosensitive cardo type polyimide obtained by copolymerizing at least one selected from the compound represented by the above general formula (2), pyromellitic acid anhydride, and terephthalic acid or its acid chloride.A multilayer printed wiring board characterized by the above.
[0014]
In the multilayer printed wiring board of the present invention, the photosensitive cardo type polymer is preferably a photosensitive cardo type polyimide resin.
The photosensitive cardo polymer preferably has a glass transition temperature of 250 to 300 ° C.
[0015]
In the multilayer printed wiring board, it is desirable that a transition layer is formed on the pad of the electronic component.
[0016]
In addition, the method for producing the multilayer printed wiring board of the present invention,IC chipAn interlayer resin insulation layer and a conductor circuit are sequentially formed on a substrate in which is embedded or stored,IC chip padAnd a conductor circuit, and a method of manufacturing a multilayer printed wiring board in which upper and lower conductor circuits are connected via via holes, and includes at least the following steps (1) to (8).
(1)IC chipIs built-in or storedOn the board,
A compound represented by the following chemical formula (1):
[Formula 4]

A compound represented by the following general formula (2) (wherein R ¹ Represents oxygen, a carbonyl group, a tetrafluoroethylene group, or a single bond. ), Pyromellitic anhydride, and a photosensitive cardo type polyester obtained by copolymerizing at least one selected from terephthalic acid or its acid chloride, or
[Chemical formula 5]

A compound represented by the above chemical formula (1) and a compound represented by the following general formula (3) (wherein R ² , R ³ , R ⁴ , R ⁵ Are the same or different and each represents hydrogen or a hydrocarbon group having 1 to 5 carbon atoms; ⁶ Represents hydrogen, a carboxyl group or an alkoxycarbonyl group having 2 to 8 carbon atoms. )When,
[Chemical 6]

It consists of a photosensitive cardo type polyimide obtained by copolymerizing the compound represented by the above general formula (2), pyromellitic anhydride, and at least one selected from terephthalic acid or acid chlorides thereof.Applying a photosensitive cardo type polymer solution;
(2) forming a semi-cured layer of the photosensitive cardo type polymer;
(3) A photo-etching mask is placed on the semi-cured layer of the photosensitive cardo polymer, and then a via-hole opening is formed by exposing and developing the semi-cured layer of the photosensitive cardo polymer. And a process of
(4) a step of forming an interlayer resin insulation layer by main-curing the semi-cured layer of the photosensitive cardo type polymer in which the opening for via hole is formed;
(5) forming a thin film conductor layer on the interlayer resin insulation layer;
(6) forming a plating resist on the thin film conductor layer;
(7) forming an electrolytic plating layer having a field via structure in a plating resist non-forming portion on the thin film conductor layer;
(8) A step of removing the plating resist and then removing the thin film conductor layer existing under the plating resist by etching to form a via hole having a conductor circuit and a field via structure.
[0017]
In the production method of the present invention, the photosensitive cardo type polymer is preferably a photosensitive cardo type polyimide resin.
Further, it is desirable that the fully cured photosensitive cardo polymer layer has a glass transition temperature of 250 to 300 ° C.
[0018]
Moreover, in the manufacturing method of this invention, before apply | coating the solution of a photosensitive cardo type polymer, a transition layer can be formed in the pad part of an electronic component by performing the following process (a)-(e). desirable.
(A) forming a metal film on a substrate in which an electronic component is built-in or stored;
(B) a step of attaching a photosensitive dry film on the metal film;
(C) forming a plating resist by subjecting the photosensitive dry film to exposure and development; and
(D) forming a plating layer on the plating resist non-forming portion;
(E) A step of forming the transition layer by removing the plating resist and the metal film existing under the plating resist.
[0019]
Moreover, in the manufacturing method of this invention, before apply | coating the solution of a photosensitive cardo type polymer, a transition layer may be formed in the pad part of an electronic component by performing the process of the following (a)-(e). desirable.
(A) forming a metal film on a substrate in which an electronic component is built-in or stored;
(B) forming a plating layer on the metal film;
(C) a step of attaching a photosensitive dry film on the plating layer;
(D) a step of forming an etching resist by exposing and developing the photosensitive dry film;
(E) A step of forming the transition layer by removing the metal film and the plating layer under the etching resist non-forming portion by an etching process.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer printed wiring board of the present invention is a multilayer printed wiring in which a conductor circuit and an interlayer resin insulating layer are sequentially formed on a substrate in which an electronic component is built, and these conductor circuits are connected through via holes. A board,
The interlayer resin insulation layer is made of a photosensitive cardo type polymer.
[0021]
According to the multilayer printed wiring board of the present invention, since electronic components such as IC chips are built in the substrate, no lead component or sealing resin is used in the connection between the electronic component and the multilayer printed wiring board. Accordingly, the multilayer printed wiring board is excellent in electrical connectivity and reliability because it eliminates various problems that occur when an IC chip is mounted via a lead component.
[0022]
In the multilayer printed wiring board of the present invention, the interlayer resin insulation layer is made of a photosensitive cardo type polymer, so that the interlayer resin insulation layer can be formed at a relatively low curing temperature of 150 to 250 ° C. The interlayer resin insulation layer has excellent shape retention and film thickness retention, and the via hole opening provided in the interlayer resin insulation layer has a desired shape. Excellent electrical connectivity and reliability.
[0023]
The cardo polymer is a general term for polymers having a structure in which a cyclic group is directly bonded to a polymer main chain. The cardo polymer is a bulky substituent perpendicular to the structure, that is, the main chain. Phenomenon such as rotation restraint of the polymer main chain, conformation regulation of the main chain and side chain, inhibition of intermolecular packing, increase in aromaticity due to introduction of aromatic substituents in the side chain, etc. And therefore the glass transition temperature after curing is high.
In addition, the cardo type polymer having such a structure suppresses the mobility of the main chain due to its bulky substituent, and has a high crosslinking density and excellent heat resistance even when cured at less than 300 ° C. Have sex. Further, the bulky substituent inhibits the proximity of the molecular chain and thus has excellent solvent solubility.
[0024]
The cardo type polymer can be obtained by copolymerizing a cyclic compound having a carbonyl group (ketone, ester, acid anhydride, imide, etc.) with an aromatic compound such as phenol or aniline or a derivative thereof by a condensation reaction. .
[0025]
The photosensitive cardo type polymer has photosensitivity among the cardo type polymers having the structure as described above, and specific examples thereof include, for example, a compound represented by the following chemical formula (1),
[0026]
[Chemical 7]

[0027]
A compound represented by the following general formula (2):
[0028]
[Chemical 8]

[0029]
Examples thereof include photosensitive cardo type polyesters obtained by copolymerizing pyromellitic anhydride and at least one selected from terephthalic acid and acid chlorides thereof.
[0030]
Moreover, the compound represented by the above general formula (1),
A compound represented by the following general formula (3);
[0031]
[Chemical 9]

[0032]
Examples thereof include photosensitive cardotype polyimides obtained by copolymerizing the compound represented by the general formula (2), pyromellitic anhydride, and at least one selected from terephthalic acid and acid chlorides thereof. It is done.
Among these, a photosensitive cardo type polyimide resin is desirable. This is because even a cured product obtained by curing at a relatively low temperature has a high glass transition temperature.
[0033]
The glass transition temperature after curing of the photosensitive cardo polymer is preferably 250 to 300 ° C. Since the glass transition temperature in the above range can be achieved by curing the photosensitive cardo type polymer at a curing temperature of around 200 ° C., it adversely affects the resin substrate during the formation of the interlayer resin insulation layer (softening and dissolution of the resin substrate) This is because the formed interlayer resin insulation layer is excellent in shape retention and heat resistance.
[0034]
In the multilayer printed wiring board, it is desirable that a transition layer is formed on a pad portion of the electronic component.
The transition layer is a conductor layer provided to increase the diameter of the pad disposed on the IC chip, and the purpose of the formation is to eliminate various problems that occur in the IC chip pad described below. It is in.
[0035]
That is, the opening diameter of the via hole opening is usually 60 to 80 μm, whereas the pad portion of the electronic component has a diameter of about 40 μm. Therefore, when the pad and the via hole are directly connected, In this case, the via hole is displaced due to the small pad diameter, which may cause conduction failure and disconnection. However, by forming the transition layer, the horizontal direction of the transition layer is reduced. The diameter (hereinafter simply referred to as “diameter”) is larger than the diameter of the pad, and the connection with the via hole can be reliably performed.
In addition, when manufacturing the multilayer printed wiring board, an acid, an oxidizing agent, an etching solution, or the like may be used. Therefore, when these acids come into contact with a pad of an electronic component, the discoloration or dissolution of the pad is caused. However, by forming the transition layer, it is possible to prevent the pad layer and the acid or the like from coming into direct contact with each other.
[0036]
The diameter of the transition layer is not particularly limited, and may be appropriately selected in consideration of the opening diameter of the via hole opening and the like, and is preferably 60 to 80 μm, which is about the same as the opening diameter of the via hole opening.
[0037]
Examples of the material for the transition layer include copper, chromium, nickel, zinc, gold, silver, tin, and iron.
Among these, the same material as that of the conductor circuit (via hole) formed in the upper layer is desirable. Since the material of the conductor circuit is usually copper, copper is desirable.
The transition layer may be composed of a single layer or may be composed of two or more layers, but is preferably composed of two or more layers.
In particular, when the material of the pad of the IC chip is aluminum, it is desirable that the pad is composed of two layers of a lower layer made of zinc, chromium or nickel and an upper layer made of copper.
[0038]
The thickness of the transition layer is preferably 1 to 35 μm. When the thickness of the transition layer exceeds 35 μm, the shape may be an undercut shape, which may cause a decrease in connection reliability between the IC chip and the via hole.
When the transition layer is composed of two or more layers, the lower layer preferably has a thickness of 0.01 to 0.5 μm.
The method of forming the transition layer will be described in detail later when the manufacturing method of the present invention is described.
[0039]
The multilayer printed wiring board of the present invention will be described below with reference to the drawings.
FIG. 1 is a sectional view schematically showing an example of the multilayer printed wiring board of the present invention.
As shown in FIG. 1, the multilayer printed wiring board 10 includes a resin substrate 30 in which an IC chip 20 is incorporated, an interlayer resin insulation layer 50, and an interlayer resin insulation layer 150. Via hole 60 and conductor circuit 58 are formed in interlayer resin insulation layer 50, and via hole 160 and conductor circuit 158 are formed in interlayer resin insulation layer 150.
[0040]
The IC chip 20 is covered with a passivation film 22, and an aluminum pad 24 that constitutes an input / output terminal and a positioning mark (not shown) are disposed in the opening of the passivation film 22. A transition layer 38 composed of a metal film 36 and a plating layer 37 is formed on the pad 24.
[0041]
A solder resist layer 70 is disposed on the interlayer resin insulating layer 150. The conductor circuit 158 under the opening 71 of the solder resist layer 70 is provided with solder bumps 76 for connection to an external substrate (not shown) such as a daughter board or a mother board via a nickel plating layer 72 and a gold plating layer 74. .
[0042]
In the multilayer printed wiring board 10, the IC chip 20 is built in a resin substrate in advance, and a transition layer 38 is disposed on the pad 24 of the IC chip 20. For this reason, an IC chip and a multilayer printed wiring board can be electrically connected without using a lead component or a sealing resin.
[0043]
The resin substrate is not particularly limited as long as it is generally used in a printed wiring board. For example, an epoxy resin, a BT resin, a phenol resin, or the like is impregnated with a reinforcing material such as a glass epoxy resin or a core material. Examples thereof include a substrate made of a resin and a substrate in which a prepreg impregnated with an epoxy resin is laminated. Moreover, you may use a double-sided copper clad laminated board, a single-sided board, the resin board which does not have a metal film, a resin film, etc.
The resin substrate and an electronic component such as an IC chip are bonded with an adhesive or the like.
[0044]
The interlayer resin insulations 50 and 150 are made of the above-described photosensitive cardo type polymer.
The interlayer resin insulation layer preferably has a thickness of 5 to 50 μm, and more preferably 15 to 35 μm. This is because sufficient insulation between the conductor circuits can be ensured and a via hole opening having a desired shape can be formed, so that the connection reliability through the via hole is excellent.
[0045]
In addition, the multilayer printed wiring board of this invention can be manufactured using the manufacturing method of the multilayer printed wiring board of this invention mentioned later, for example.
[0046]
Next, the manufacturing method of the multilayer printed wiring board of this invention is demonstrated.
In the method for producing a multilayer printed wiring board according to the present invention, an interlayer resin insulation layer and a conductor circuit are sequentially formed on a substrate in which an electronic component is incorporated or accommodated, and the electronic component, the conductor circuit, and the upper and lower conductors are formed. A method of manufacturing a multilayer printed wiring board in which a circuit is connected via a via hole,
It includes at least the following steps (1) to (4).
(1) A step of applying a photosensitive cardo type polymer solution to a substrate in which an electronic component is incorporated or housed, or a substrate in which the interlayer resin insulation layer and the conductor circuit are formed on the substrate at least one layer at a time. When,
(2) forming a semi-cured layer of the photosensitive cardo type polymer;
(3) A photo-etching mask is placed on the semi-cured layer of the photosensitive cardo polymer, and then a via-hole opening is formed by exposing and developing the semi-cured layer of the photosensitive cardo polymer. And a process of
(4) A step of forming an interlayer resin insulating layer by subjecting a semi-cured layer of a photosensitive cardo type polymer in which an opening for a via hole is formed to a main cure.
[0047]
According to the method for producing a multilayer printed wiring board of the present invention, since an interlayer resin insulating layer is formed using a photosensitive cardo type polymer, the crosslinking density is high at a relatively low curing temperature (150 to 250 ° C.), and the shape An interlayer resin insulating layer having excellent holding properties and heat resistance can be formed, and the substrate is not softened or dissolved when the interlayer resin insulating layer is formed.
In addition, the photosensitive cardo type polymer used in the production method of the present invention is excellent in opening property by exposure and development processing, and therefore there is no resin residue in the opening for via hole, and a via hole having a desired shape can be formed. .
[0048]
Furthermore, in the method for manufacturing a multilayer printed wiring board according to the present invention, a multilayer printed wiring board excellent in connection reliability between the pad and the conductor circuit is formed by forming a transition layer on the pad of the IC chip built in the substrate. Can be manufactured.
[0049]
Here, the steps (1) to (4) described above, that is, the step of forming the interlayer resin insulation layer will be described first, and the entire manufacturing process of the multilayer printed wiring board will be described in detail later.
[0050]
In the production method of the present invention, when forming an interlayer resin insulation layer, first, a substrate in which an electronic component such as an IC chip is built, or an already lower interlayer resin insulation layer and a conductor circuit are formed at least one layer at a time. A photosensitive cardo polymer solution is applied to the resulting substrate.
The viscosity of the photosensitive cardo type polymer solution is preferably adjusted to 5 to 49 Pa · s. This is because it is easy to apply on the substrate and to form uniformly. The viscosity can be adjusted by diluting with a solvent such as xylene.
[0051]
The method for applying the photosensitive cardo type polymer solution is not particularly limited as long as the solution can be uniformly applied onto the substrate. For example, the curtain coater method, the roll coater method, and the normal printing. The method of apply | coating using a machine etc. is mentioned.
[0052]
Next, a semi-cured layer of a photosensitive cardo polymer is formed.
The semi-cured layer is formed by drying the applied photosensitive cardo type polymer at a temperature of 80 to 200 ° C. for 10 to 60 minutes. Here, the semi-cured layer of the photosensitive cardo type polymer refers to a layer of a photo-cured cardo polymer in a semi-cured state or a B stage state that is hardened to some extent but can be dissolved by a solvent or the like.
[0053]
Next, after placing a photoetching mask on the semi-cured layer of the photosensitive cardo polymer, exposure / development treatment is performed on the semi-cured layer of the photo-sensitive cardo polymer, thereby opening a via hole opening. Form.
The exposure / development processing is, for example, 100 to 800 mj / cm.² After irradiating with ultraviolet rays under the above conditions, development can be performed by using an organic type or inorganic type developer.
[0054]
Subsequently, the photosensitive cardo type polymer semi-cured layer in which the opening for via hole is formed is fully cured to form an interlayer resin insulating layer.
The temperature at which the main curing is performed is preferably 150 to 300 ° C. If the temperature is less than 150 ° C., the semi-cured layer of the photosensitive cardo type polymer cannot be sufficiently cured. On the other hand, if the temperature exceeds 300 ° C., the material resin of the IC-embedded substrate may be softened or dissolved. May end up.
Moreover, the desirable glass transition temperature of the interlayer resin insulation layer (main cured cardo type polymer layer) formed in the production method of the present invention is 250 to 300 ° C., and by performing the main curing at a temperature in the above range, This is because cross-linking of the polymers proceeds and an interlayer resin insulating layer having the glass transition temperature as described above can be formed.
[0055]
Further, the main curing may be performed by step cure in which the temperature is increased after being kept for a certain time in each temperature section. This is because the solvent content and moisture remaining in the photosensitive cardo type polymer semi-cured layer can be completely removed.
By passing through such a process, the interlayer resin insulation layer which consists of a cardo type polymer excellent in shape maintenance nature and heat resistance can be formed.
[0056]
Next, the whole manufacturing process of the multilayer printed wiring board of this invention is demonstrated in order of a process, referring FIGS.
(1) First, a substrate (hereinafter also referred to as an IC-embedded substrate) 30 made of glass epoxy resin, BT (bismaleimide triazine) resin or the like in which an electronic component such as an IC chip is built is used as a starting material (FIG. 5 ( A)).
The upper part of the IC chip 20 is covered with a passivation film 22, and a pad 24 made of aluminum or the like constituting an input / output terminal is formed in the opening of the passivation film 22.
[0057]
There is no particular limitation on a method for incorporating an IC chip or the like into the substrate. For example, a concave portion for incorporating an IC chip is formed on one side of the substrate by counterboring, and then the IC chip is fixed to the concave portion through an adhesive material. And a method of forming a through hole for housing an IC chip in a substrate, housing the IC chip in the through hole, and then laminating the substrate and a substrate having no through hole. .
[0058]
(2) Next, the IC chip is positioned with respect to the substrate by the following method.
That is, the positioning marks arranged at the four corners of the IC chip are photographed with a camera, and the positioning of the IC chip is performed by forming positioning marks with the laser at the four corners of the IC built-in substrate with the positioning marks as a reference.
[0059]
(3) Next, if necessary, a transition layer is formed on the pad formed on the IC chip. The transition layer may be formed as necessary.However, when the transition layer is formed, the transition layer has a diameter larger than the pad diameter, so that there is a displacement between the transition layer and the via hole. It is difficult to connect the pad and the via hole more reliably.
[0060]
As a specific method for forming the transition layer, a method including the following steps (a) to (e) (hereinafter referred to as a first transition layer forming method) can be used. That is,
(A) First, a metal film 36 is formed on the entire surface of the IC-embedded substrate 30 (see FIG. 5B).
The metal film 36 is desirably formed by performing physical vapor deposition such as sputtering. The metal film 36 is formed using, for example, one or more kinds of metals such as chromium, copper, nickel, zinc, gold, tin, and iron. In some cases, two or more metal films 36 may be formed using different metals.
[0061]
Alternatively, the metal film 36 having two or more layers may be formed by performing electroless plating after sputtering or the like.
In this case, it is desirable to form a layer made of chromium, nickel or zinc by sputtering or the like and then form a layer made of copper by electroless plating.
Considering that the material of the conductor circuit formed on the metal film 36 is usually copper, it is desirable that the material of the metal film 36 is also copper, but when the pad 24 of the IC chip 20 is made of aluminum, As described above, forming the metal film 36 made of copper directly on the pad is not preferable because it may cause discoloration of the pad 24 or the like. On the other hand, by forming a layer made of chromium, nickel, or zinc directly on the pad 24 and forming a layer made of copper on the upper layer, discoloration of the pad 24 is prevented and connection reliability with the via hole is improved. The metal film 36 can be made excellent.
[0062]
When the metal film 36 is formed by sputtering or the like and electroless plating, the thickness of the layer formed by sputtering or the like is preferably 0.01 to 0.5 μm. This is because it is difficult to uniformly form a layer having a thickness exceeding 0.5 μm by physical vapor deposition such as sputtering. Moreover, the thickness of the layer formed by electroless plating is desirably 0.01 to 5.0 μm. If the thickness is less than 0.01 μm, a plating film cannot be formed on the entire surface. If the thickness exceeds 5.0 μm, it may be difficult to remove by etching, or the positioning mark may be buried and the positioning mark may not be recognized. is there. A more desirable range is 0.1 to 1.0 μm.
[0063]
(B) Next, a photosensitive dry film is affixed on the metal film.
It does not specifically limit as said photosensitive dry film, The commercial item conventionally used in order to form a plating resist can be used.
(C) Next, a mask in which a pattern corresponding to the pad 24 of the IC chip 20 is placed on the photosensitive dry film, and an exposure / development process is performed so that the upper part of the pad 24 is opened. A resist 35 is formed.
[0064]
(D) Thereafter, a plating layer 37 is formed by plating on the plating resist non-forming portion (see FIG. 6A).
The plating treatment may be electroless plating, electrolytic plating, or a combination of both.
Examples of the material of the plating layer 37 include those made of copper, nickel, gold, silver, zinc, iron, and the like.
Among these, copper is preferable because it is excellent in electrical characteristics and economy, and copper is also preferable as the material of the conductor circuit of the multilayer printed wiring board formed in the subsequent process.
Moreover, as for the thickness of the plating layer 37, 1-15 micrometers is desirable.
[0065]
(E) Next, after the plating resist 35 is removed, the transition layer 38 is formed by removing the metal film 36 existing under the plating resist 35 (see FIG. 6B).
The removal of the metal film 36 is performed using an etching solution such as a mixed solution of sulfuric acid and hydrogen peroxide, sodium persulfate, ammonium persulfate, ferric chloride, and cupric chloride.
[0066]
As described above, when the transition layer is formed by the first transition layer forming method, it is possible to prevent the resin residue from being generated on the pad when the interlayer resin insulating layer is formed in the subsequent process. In addition, it is possible to prevent the discoloration and dissolution of the pad when immersed in an oxidant or an etching solution or through various annealing processes, thereby making the connection between the pad and the via hole more reliable. be able to.
[0067]
(4) Next, if necessary, a roughened surface or a roughened layer (hereinafter simply referred to as a roughened surface) 38α is formed on the surface of the transition layer 38 (see FIG. 6C). . This is because by forming the roughened surface, the connection between the transition layer 38 and the interlayer resin insulating layer or via hole becomes more reliable.
The roughened surface 38α can be formed by an etching process, a blackening reduction process, a plating process, or the like.
[0068]
The said etching process can be performed using the etching liquid containing an organic acid and a cupric complex, for example.
Examples of the organic acid include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, Examples include lactic acid, malic acid and sulfamic acid.
These may be used alone or in combination of two or more. In the mixed solution, the content of the organic acid is preferably 0.1 to 30% by weight. This is because the solubility of oxidized copper can be maintained and catalyst stability can be ensured.
[0069]
The cupric complex is preferably an azole cupric complex. This cupric complex of azoles acts as an oxidizing agent that oxidizes metallic copper and the like. Examples of azoles include diazole, triazole, tetrazole and the like. Among these, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, and 2-undecylimidazole are desirable. In the etching solution, the content of the cupric complex is preferably 1 to 15% by weight. This is because it is excellent in solubility and stability and can also dissolve noble metals such as Pd constituting the catalyst nucleus.
[0070]
Specific methods of the blackening reduction treatment include NaOH (10 g / l), NaClO.₂ (40 g / l), Na_Three PO_Four A blackening treatment using an aqueous solution containing (6 g / l), and NaOH (10 g / l), NaBH_Four And a method of performing a reduction treatment using an aqueous solution containing (6 g / l) as a reduction bath.
[0071]
Specific methods of the plating treatment include copper sulfate (1-40 g / l), nickel sulfate (0.1-6.0 g / l), citric acid (10-20 g / l), sodium hypophosphite. (= 10-100 g / l), boric acid (10-40 g / l) and surfactant (manufactured by Nissin Chemical Industry Co., Surfinol 465) (0.01-10 g / l), electroless at pH = 9 The method etc. which perform electroless plating with a plating bath are mentioned.
[0072]
(5) Next, as described above, the photosensitive cardo type polymer solution is applied onto the IC-embedded substrate 30 and then dried under heating, whereby the photosensitive cardo type polymer semi-cured layer 50 'is formed. After forming a via hole opening 48 in the semi-cured layer 50 'of the photosensitive cardo type polymer (see FIG. 7A), the interlayer resin insulation layer 50 is formed by carrying out main curing (see FIG. 7). 7 (B)).
[0073]
(6) Next, a roughened surface 50α is formed on the surface of the interlayer resin insulation layer 50 as necessary (see FIG. 7C). The roughened surface 50α is formed, for example, by performing plasma processing.
Further, sputtering described later may be directly performed without forming the roughened surface 50α.
[0074]
(7) Next, if necessary, a thin film conductor layer 52 made of copper, nickel, tin, zinc, cobalt, thallium, lead, an alloy thereof or the like is formed on the surface of the interlayer resin insulation layer 50 (FIG. 8A). reference).
The thin film conductor layer 52 may be a single layer or may be composed of two or more layers.
The thickness of the thin film conductor layer 52 is desirably 0.1 to 1.0 μm.
[0075]
Examples of the method for forming the thin film conductor layer 52 include sputtering, electroless plating, and the like.
For example, when the sputtering is performed using Ni-Cu alloy as a target, SV-4540 is used, argon gas is used as an inert gas, pressure is 0.6 Pa, temperature is 80 ° C., power is 200 W, and time is 5 minutes. Can be done.
When the thin film conductor layer 52 is formed by electroless plating, for example, a palladium catalyst (manufactured by Atotech) or the like is applied to the surface of the interlayer resin insulation layer 50 in advance, so that the surface of the interlayer resin insulation layer and An electroless plating layer (thin film conductor layer) 52 can be formed by attaching catalyst nuclei to the inner wall surface of the via hole opening and then immersing the substrate in an electroless plating aqueous solution.
[0076]
(8) Next, a plating resist 54 is formed using a dry film on a part of the interlayer resin insulation layer 50 on which the thin film conductor layer 52 is formed, and then electrolytic plating is performed using the thin film conductor layer 52 as a plating lead. An electrolytic plating layer 56 is formed on the plating resist non-forming portion (see FIG. 8B).
As the electrolytic plating, it is desirable to use copper plating.
At this time, the via hole opening may be filled with electrolytic plating to form a field via structure, or after filling the via hole opening with a conductive paste or the like, a lid plating layer is formed thereon to form a field via structure. Good. By forming the field via structure, a via hole can be provided immediately above the via hole.
[0077]
(9) Next, after removing the plating resist 54, the thin film conductor layer 52 existing under the plating resist 54 is dissolved and removed by etching, and a conductor circuit 58 comprising the thin film conductor layer 52 and the electrolytic plating layer 56 and A via hole 60 is formed.
When the thin film conductor layer 54 is formed by electroless plating after depositing the catalyst, the catalyst on the interlayer resin insulating layer 50 may be removed using an acid or an oxidizing agent. By removing palladium used as the catalyst, it is possible to prevent a reduction in electrical characteristics.
[0078]
Further, roughened surfaces 58α and 60α are formed on the surfaces of the conductor circuit 58 and the via hole 60 as necessary (see FIG. 8C).
The roughened surfaces 58α and 60α can be formed by a method similar to the method used when the roughened surface is formed on the surface of the transition layer 38.
[0079]
(10) Next, if necessary, steps (6) to (10) are repeated to further form interlayer resin insulation layer 150 and conductor circuit 158 (including via hole 160) (FIG. 9A). )reference).
[0080]
(11) Next, the solder resist layer 70 is formed on the substrate surface including the outermost conductor circuit 158. Examples of the solder resist layer include those made of polyphenylene ether resin, polyolefin resin, fluororesin, thermoplastic elastomer, solder resist resin composition, and the like.
The solder resist layer is formed by applying an uncured resin (resin composition) by a roll coater method, etc., or thermocompression bonding an uncured resin film, and then performing an opening process by laser processing, exposure / development processing, etc. It is formed by performing a curing process or the like (see FIG. 9B).
[0081]
Examples of the solder resist resin composition include (meth) acrylates of novolak-type epoxy resins, imidazole curing agents, bifunctional (meth) acrylate monomers, and heavy (meth) acrylate esters having a molecular weight of about 500 to 5,000. Examples include thermosetting resins composed of coalesced bisphenol-type epoxy resins, photosensitive monomers such as polyvalent acrylic monomers, paste-like fluids containing glycol ether solvents, and the like. It is desirable that the pressure is adjusted to 10 Pa · s.
[0082]
Examples of the (meth) acrylate of the novolak type epoxy resin include an epoxy resin obtained by reacting a glycidyl ether of phenol novolak or cresol novolak with acrylic acid or methacrylic acid.
Moreover, it does not specifically limit as said bifunctional (meth) acrylic acid ester monomer, For example, various diols, ester of acrylic acid, methacrylic acid, etc. are mentioned.
[0083]
(12) Thereafter, by forming a nickel plating layer 72, a gold plating layer 74, etc. on the conductor circuit 158 in the opening 71 of the solder resist layer 70, a solder pad is provided, and a solder paste is provided on the solder pad. Is printed and reflowed at 200 ° C. to form solder bumps 76. Thus, a multilayer printed wiring board having the IC chip 20 built in the substrate and having solder bumps can be obtained (see FIG. 1).
In addition, after printing solder paste on the opening of the solder resist layer, a conductive pin is placed on the opening and reflowed at 200 ° C., thereby connecting to an external terminal (PGA (Pin Grid Array)). It is good also as a multilayer printed wiring board by which is arranged.
[0084]
Moreover, in the manufacturing method of this invention, it replaced with the 1st transition layer formation method (process of said (3)), and the method (henceforth 2nd transition layer formation) including the process of following (a)-(e). The transition layer 38 may be formed using a method).
In addition, also when using the said 2nd transition layer formation method, what is necessary is just to use said manufacturing method except the process of forming the transition layer 38. FIG.
The second transition layer forming method will be described with reference to FIG.
[0085]
(A) First, a metal film 36 'is formed on the entire surface of the IC-embedded substrate in the same manner as in step (a) of the first transition layer forming method described above (see FIG. 12A).
(B) Next, a plating layer 37 'is formed on the entire surface of the metal film by electroless plating and / or electrolytic plating. As the plating layer 37 ′, an electrolytic copper plating layer is desirable (see FIG. 12B).
The thickness of the plating layer 37 ′ is preferably 1 to 15 μm. If the thickness exceeds 15 μm, an undercut occurs during etching, which will be described later, and a gap is generated at the interface between the formed transit layer and the pad 24, which may cause separation between the two. Because there is.
[0086]
(C) Next, a photosensitive dry film is affixed on the plating layer.
It does not specifically limit as said photosensitive dry film, What is necessary is just to use the commercial item conventionally used in order to form an etching resist.
(D) Next, by placing a mask on which a pattern corresponding to the transition layer to be formed is placed on the photosensitive dry film, and performing exposure / development processing, a portion corresponding to the transition layer non-formation portion An etching resist 39 having an opening is formed (see FIG. 12C).
[0087]
(E) Furthermore, the transition layer 38 is formed by removing the metal film 36 ′ and the plating layer 37 ′ under the portion where the etching resist 39 is not formed by an etching process (see FIG. 12D).
The etching treatment may be performed using an etching solution such as a sulfuric acid / hydrogen peroxide aqueous solution, an aqueous solution of persulfate such as ferric chloride, cupric chloride, or ammonium persulfate.
[0088]
Thus, even when the transition layer is formed by the second transition layer forming method, it is possible to prevent the resin residue from being generated on the pad when the interlayer resin insulating layer is formed in a later step. It is possible to prevent the discoloration and dissolution of the pad when immersed in an acid, oxidant or etching solution or through various annealing processes, so that the connection between the pad and the via hole is made more reliable. can do.
[0089]
It should be noted that plasma treatment with oxygen, carbon tetrachloride, or the like may be performed in a timely manner for a character printing process for forming a product recognition character or the like or a solder resist layer modification.
The above method is based on the semi-additive method, but the full additive method may be adopted.
[0090]
As described above, by using the manufacturing method of the present invention, an electronic component such as an IC chip is built in the substrate, and the IC chip and the multilayer printed wiring board are directly electrically connected without a lead component. A multilayer printed wiring board can be manufactured.
In the production method of the present invention, since a photosensitive cardo type polymer is used for forming an interlayer resin insulation layer, the crosslinking density is high at a relatively low curing temperature (150 to 250 ° C.), and shape retention and heat resistance An interlayer resin insulating layer having excellent properties can be formed, and the substrate is not softened or dissolved when the interlayer resin insulating layer is formed.
Further, since the photosensitive cardo type polymer is excellent in the opening property by exposure / development processing, the manufacturing method of the present invention can form a via hole having a desired shape without any resin residue in the via hole opening. it can.
[0091]
【Example】
Hereinafter, the present invention will be described in more detail.
[0092]
Example 1
(1) BT (bismaleimide triazine) having a thickness of 0.8 μm in which an IC chip 20 in which an upper portion thereof is covered with a passivation film 22 and an aluminum pad 24 is formed as an input / output terminal in the opening of the passivation film 22 is incorporated. ) A resin substrate (hereinafter also referred to as an IC built-in BT substrate) 30 was used as a starting material. (See FIG. 2A).
First, the positioning marks (not shown) arranged at the four corners of the IC chip 20 are photographed by a camera, and the positioning marks are formed by lasers at the four corners of the IC-embedded substrate 30 using the positioning marks as a reference. Positioning was performed.
[0093]
(2) Next, a photosensitive cardo polymer solution whose viscosity has been adjusted to 30 Pa · s in advance is applied to the substrate surface including the IC chip with a curtain coater, and then dried at a temperature of 150 ° C. for 20 minutes. Thus, a semi-cured layer 50 'of the photosensitive cardo type polymer was formed (see FIG. 2B).
[0094]
In addition, the photosensitive cardo type polymer used here is bis-phenolfluorene-hydroxyacrylate represented by the chemical formula (1) and the general formula (3).² , R^Three , R^Four , R^Five And R⁶ Is a random copolymer obtained by reacting bis-aniline-fluorene in which is hydrogen with pyromellitic anhydride in a molar ratio = 1: 4: 5.
[0095]
Next, after placing a photoetching mask with black circles drawn on the portion corresponding to the via hole opening forming portion on the semi-cured layer 50 'of the photosensitive cardo polymer, ultraviolet rays were applied at 400 mj / cm.² By irradiating under the conditions, exposure / development processing was performed, and a via hole opening 48 was formed. Thereafter, main curing was performed at 250 ° C. for 120 minutes to form an interlayer resin insulating layer 50 (see FIG. 2C).
The glass transition temperature of the interlayer resin insulating layer formed here was 260 ° C.
[0096]
(3) Next, using SV-4540 manufactured by Nippon Vacuum Technology Co., Ltd., using argon gas as the inert gas, plasma treatment for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, temperature 70 ° C. Then, a roughened surface 50α was formed on the surface of the interlayer resin insulating layer 50 (see FIG. 2D).
[0097]
(4) Further, using the same apparatus, after replacing the argon gas inside, sputtering using Zn as a target is performed under conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, time 5 minutes, and consists of Zn. A thin film conductor layer 52 having a thickness of 0.1 μm was formed on the surface of the interlayer resin insulation layer 50 (see FIG. 3A).
[0098]
(5) Next, a plating resist 54 is formed on a part of the interlayer resin insulation layer 50 on which the thin film conductor layer 52 is formed using a dry film, and then electrolysis is performed under the following conditions using the thin film conductor layer 52 as a plating lead. Copper plating was performed to form an electrolytic copper plating layer 56 in the plating resist non-forming portion (see FIG. 3B).
[0099]
[Electrolytic copper plating aqueous solution]

[Electrolytic plating conditions]

[0100]
(6) Next, after removing the plating resist, the thin film conductor layer 52 existing under the plating resist is dissolved and removed by etching, and a conductor having a thickness of 16 μm composed of the thin film conductor layer 52 and the electrolytic plating layer 56 is removed. Circuit 58 and via hole 60 were formed.
Thereafter, an etching solution was sprayed onto the substrate on which the conductor circuit 58 (including the via hole 60) was formed, and a roughened surface 58α was formed on the surface of the conductor circuit 58 (see FIG. 3C). Here, as an etching solution, a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water was used.
[0101]
(7) Next, by repeating the steps (2) to (6), the upper interlayer resin insulation layer 150 and the conductor circuit 158 (including the via hole 160) were further formed (see FIG. 4A). .
[0102]
(8) Next, a photosensitizing agent obtained by acrylating 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight 4000), 15 parts by weight of 80% by weight of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd., trade name: Epicoat 1001) dissolved in methyl ethyl ketone, imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd.) , Trade name: 2E4MZ-CN) 1.6 parts by weight, polyfunctional acrylic monomer (manufactured by Kyoei Chemical Co., Ltd., trade name: R604) which is a photosensitive monomer, polyvalent acrylic monomer (manufactured by Kyoei Chemical Co., Ltd., product) Name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (manufactured by San Nopco, trade name: S-65) 0.71 An amount part is placed in a container, and the mixture composition is prepared by stirring and mixing. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photoweight initiator and Michler's ketone as a photosensitizer are mixed with this mixture composition. (Kanto Chemical Co., Ltd.) 0.2 parts by weight was added to obtain a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C.
Viscosity measurement was performed using a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.). In the case of 4 or 6 rpm, the rotor No. 3 according.
[0103]
(9) Next, the solder resist composition is applied to the substrate 30 at a thickness of 20 μm, and after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, the solder resist resist opening is formed. A photomask having a thickness of 5 mm on which a pattern of 10 mm is drawn is brought into close contact with the solder resist layer 70 to 1000 mJ / cm² Were exposed to UV light and developed with DMTG solution to form an opening 71 having a diameter of 200 μm (see FIG. 4B).
[0104]
(10) Next, the substrate on which the solder resist layer 70 is formed is nickel chloride (2.3 × 10^-1mol / l), sodium hypophosphite (2.8 × 10^-1mol / l), sodium citrate (1.6 × 10^-1The nickel plating layer 72 having a thickness of 5 μm was formed in the opening 71 by immersing in an electroless nickel plating solution having a pH of 4.5 containing 1 mol / l). Further, the substrate was made of potassium gold cyanide (7.6 × 10 6^-3mol / l), ammonium chloride (1.9 × 10^-1mol / l), sodium citrate (1.2 × 10^-1mol / l), sodium hypophosphite (1.7 × 10^-1mol / l) is immersed in an electroless plating solution at 80 ° C. for 7.5 minutes to form a 0.03 μm thick gold plating layer 74 on the nickel plating layer 72. Solder pads 75 were formed (see FIG. 4C).
[0105]
(11) Thereafter, solder bumps 76 were formed by printing solder paste in the openings 71 of the solder resist layer 70 and reflowing at 200 ° C. As a result, the multilayer printed wiring board 100 having the IC chip 20 and having the solder bumps 76 was obtained (see FIG. 10).
[0106]
(Example 2)
In Step (4) of Example 1, instead of sputtering using Zn as a target, sputtering using Cr as a target was performed under conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, and time 5 minutes. A multilayer printed wiring board was obtained in the same manner as in Example 1 except that a thin film conductor layer 52 having a thickness of 0.1 μm was formed on the surface of the interlayer resin insulation layer 50.
[0107]
Example 3
In step (2) of Example 1, bis-phenolfluorene-hydroxyacrylate, bis-aniline-fluorene, pyromellitic anhydride, and R in the above general formula (2) are used as the photosensitive cardo type polymer.¹ Is a random copolymer obtained by reacting benzophenonetetracarboxylic dianhydride having a carbonyl group in a molar ratio = 1: 4: 3: 2, and in step (4), Zn is used as a target. Instead of sputtering, sputtering with Ni as a target was performed under the conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, time 5 minutes, and a thin film conductor layer 52 made of Ni having a thickness of 0.1 μm was formed as an interlayer resin. A multilayer printed wiring board was obtained in the same manner as in Example 1 except that it was formed on the surface of the insulating layer 50. The glass transition temperature of the interlayer resin insulation layer was 260 ° C.
[0108]
(Example 4)
(1) The IC built-in BT substrate 30 having a thickness of 0.8 μm similar to that in Example 1 was used as a starting material (see FIG. 5A).
First, the positioning marks arranged at the four corners of the IC chip 20 were photographed with a camera, and the IC chip was positioned by forming the positioning marks with the laser at the four corners of the IC-embedded substrate 30 using the positioning marks as a reference. .
[0109]
(2) Next, sputtering using Zn as a target is performed using SV-4540 manufactured by Nippon Vacuum Technology Co., Ltd. under the conditions of gas pressure 0.6 Pa, temperature 80 ° C., power 200 W, and time 5 minutes. By forming a Zn film with a thickness of 0.1 μm on the entire surface of the BT substrate 30 and further forming an electroless copper plating film with a thickness of 0.7 μm on the Zn film by electroless copper plating, A metal film 36 is formed (see FIG. 5B).
[0110]
(3) Next, after a photosensitive dry film is stuck on the metal film 36, a mask on which a pattern corresponding to the pad 24 is formed is placed on the photosensitive dry film, and exposure / development processing is performed. As a result, a plating resist 35 having an opening above the pad 24 was formed. Furthermore, electrolytic copper plating was performed on the portion where the plating resist 35 was not formed under the following conditions to provide an electrolytic copper plating layer 37 (see FIG. 6A).
[0111]
[Electrolytic copper plating aqueous solution]

[Electrolytic plating conditions]

[0112]
(4) Further, after removing the plating resist 35, the metal film 36 under the plating resist 35 is removed by etching to form a transition layer 38 having a diameter of 60 μm on the pad 24 of the IC chip (FIG. 6B). )reference).
Note that a mixed solution of sulfuric acid and hydrogen peroxide was used as the etching solution.
[0113]
(5) Next, an etching solution was sprayed onto the IC built-in BT substrate 30 on which the transition layer 38 was formed, to form a roughened surface 38α on the surface of the transition layer 38 (see FIG. 6C). Here, as an etching solution, a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water was used.
[0114]
(6) Next, a photosensitive cardo polymer solution whose viscosity has been adjusted to 30 Pa · s in advance is applied to the IC built-in BT substrate 30 on which the transition layer 38 is formed with a curtain coater. By drying at 180 ° C. for 20 minutes, a semi-cured layer 50 ′ of a photosensitive cardo type polymer was formed (see FIG. 7A).
In addition, as the photosensitive cardo type polymer, the same photosensitive cardo type polymer as in Example 1 was used.
[0115]
Next, after placing a photoetching mask with black circles drawn on the portion corresponding to the via hole opening formation portion on the semi-cured layer of the photosensitive cardo polymer, ultraviolet rays were applied at 400 mj / cm.² After the irradiation under the conditions, exposure and development are performed by developing, and the via hole opening 48 is formed, followed by main curing by drying at 270 ° C. for 120 minutes, and the interlayer resin insulation layer 50 was formed (see FIG. 7B).
[0116]
(7) Next, using SV-4540 manufactured by Nippon Vacuum Technology Co., Ltd., using argon gas as the inert gas, plasma treatment for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, temperature 70 ° C. Then, a roughened surface 50α was formed on the surface of the interlayer resin insulating layer 50 (see FIG. 7C).
[0117]
(8) Further, by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate on which the roughened surface has been formed, catalyst nuclei are formed on the surface of the interlayer resin insulation layer 50 and the inner wall surface of the via hole opening 48. Attached.
[0118]
(9) Next, the substrate was immersed in an electroless copper plating aqueous solution having the following composition to form a thin film conductor layer 52 having a thickness of 0.6 to 0.9 μm over the entire surface of the roughened surface 50α (FIG. 8 (A)).
[0119]
[Electroless plating aqueous solution]
NiSO_Four                        0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-bipyridyl 40 mg / l
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at 35 ° C liquid temperature
[0120]
(10) Next, a plating resist is formed on a part of the interlayer resin insulation layer 50 on which the thin film conductor layer 52 is formed by using a dry film, and then the thin film conductor layer 52 is used as a plating lead as in the above (3). Electrolytic copper plating was performed under the above conditions, and an electrolytic copper plating layer 56 was formed on the plating resist non-forming portion (see FIG. 8B).
[0121]
(11) Next, after removing the plating resist, the thin-film conductor layer 52 existing under the plating resist is dissolved and removed by etching, and a conductor having a thickness of 16 μm composed of the thin-film conductor layer 52 and the electrolytic plating film 56 is removed. Circuit 58 and via hole 60 were formed. Thereafter, an etching solution is sprayed on the substrate on which the conductor circuit 58 (including the via hole 60) is formed by spraying to form roughened surfaces 58α and 60α on the surfaces of the conductor circuit 58 and the via hole 60 (FIG. 8C )reference). As the etching solution, the same etching solution as used in forming the roughened surface on the surface of the transition layer in the step (5) was used.
[0122]
(12) Next, by repeating the steps (6) to (11), an upper interlayer resin insulation layer 150 and a conductor circuit 158 (including the via hole 160) are further formed (see FIG. 9A). .
[0123]
(13) Next, a solder resist composition was obtained in the same manner as in Example 1.
Further, the solder resist composition is applied to the IC-embedded substrate 30 having the conductor circuit 158 formed on the outermost layer in a thickness of 20 μm, and dried at 70 ° C. for 20 minutes and 70 ° C. for 30 minutes. After that, a photomask having a thickness of 5 mm on which the pattern of the opening portion of the solder resist resist is drawn is brought into close contact with the solder resist layer 70 to 1000 mJ / cm.² Were exposed to ultraviolet light and developed with a DMTG solution to form openings 71 having a diameter of 200 μm (see FIG. 9B).
[0124]
(14) Next, the substrate on which the solder resist layer 70 is formed is nickel chloride (2.3 × 10^-1mol / l), sodium hypophosphite (2.8 × 10^-1mol / l), sodium citrate (1.6 × 10^-1The nickel plating layer 72 having a thickness of 5 μm was formed in the opening 71 by immersing in an electroless nickel plating solution having a pH of 4.5 containing 1 mol / l). Further, the substrate was made of potassium gold cyanide (7.6 × 10 6^-3mol / l), ammonium chloride (1.9 × 10^-1mol / l), sodium citrate (1.2 × 10^-1mol / l), sodium hypophosphite (1.7 × 10^-1mol / l) is immersed in an electroless plating solution at 80 ° C. for 7.5 minutes to form a 0.03 μm thick gold plating layer 74 on the nickel plating layer 72. Solder pads 75 were formed (see FIG. 9C).
[0125]
(15) Thereafter, solder paste 76 is printed in the opening 71 of the solder resist layer 70 and reflowed at 200 ° C. to form solder bumps 76. As a result, the multilayer printed wiring board 10 including the IC chip 20 and having the solder bumps 76 was obtained (see FIG. 1).
[0126]
(Example 5)
In Step (2) of Example 4, the same random copolymer as in Example 3 was used as the photosensitive cardo type polymer. Further, in Step (2), instead of sputtering using Zn as a target, Cr was used. Sputtering as a target was performed under the conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, time 5 minutes, and a 0.1 μm thick metal film 36 made of Cr was formed on the entire surface of the BT substrate 30 with built-in IC. Obtained a multilayer printed wiring board in the same manner as in Example 4.
[0127]
(Example 6)
(1) The IC built-in BT substrate 30 having a thickness of 0.8 μm similar to that in Example 1 was used as a starting material (see FIG. 5A).
First, the positioning marks arranged at the four corners of the IC chip 20 were photographed with a camera, and the IC chip was positioned by forming the positioning marks with the laser at the four corners of the IC-embedded substrate 30 using the positioning marks as a reference. .
[0128]
(2) Next, sputtering using Ni as a target is performed using SV-4540 manufactured by Nippon Vacuum Technology Co., Ltd. under conditions of gas pressure 0.6 Pa, temperature 80 ° C., power 200 W, and time 5 minutes. By forming an Ni film having a thickness of 0.1 μm on the entire surface of the BT substrate 30 and further forming an electroless copper plating film having a thickness of 0.7 μm on the Ni film by electroless copper plating, nickel and A metal film 36 'made of copper was formed (see FIG. 12A).
[0129]
(3) Next, electrolytic copper is plated on the metal film 36 'under the same conditions as in step (3) of Example 4, and an electrolytic copper plating layer 37' is provided on the entire surface of the metal film 36 '. (See FIG. 12B).
[0130]
(4) Further, a photosensitive dry film is stuck on the electrolytic copper plating layer 37 ', and a mask on which a pattern corresponding to the transition layer is formed is placed on the photosensitive dry film, and exposure / development processing is performed. As a result, etching resist 39 having an opening corresponding to the transition layer non-forming portion was formed (see FIG. 12C).
[0131]
(5) Further, the metal film 36 ′ and the electrolytic copper plating layer 37 ′ under the portion where the etching resist 39 is not formed are removed by etching, thereby forming a transition layer 38 having a diameter of 60 μm on the IC chip (FIG. 12D )reference). In this etching process, an etching solution comprising sulfuric acid and an aqueous hydrogen peroxide solution was used.
[0132]
(6) A substrate having a conductor circuit 158 formed on the outermost layer was produced in the same manner as in the steps (5) to (12) of Example 4 (see FIG. 9A).
[0133]
(7) Next, a solder resist composition was obtained in the same manner as in Example 1.
Further, the solder resist composition is applied to the IC-embedded substrate 30 having the conductor circuit 158 formed on the outermost layer in a thickness of 20 μm, and dried at 70 ° C. for 20 minutes and 70 ° C. for 30 minutes. After that, a photomask having a thickness of 5 mm on which the pattern of the opening portion of the solder resist resist is drawn is brought into close contact with the solder resist layer 70 to 1000 mJ / cm.² Were exposed to ultraviolet light and developed with a DMTG solution to form openings 71 having a diameter of 200 μm (see FIG. 9B).
[0134]
(8) Next, the substrate on which the solder resist layer 70 is formed is nickel chloride (2.3 × 10^-1mol / l), sodium hypophosphite (2.8 × 10^-1mol / l), sodium citrate (1.6 × 10^-1The nickel plating layer 72 having a thickness of 5 μm was formed in the opening 71 by immersing in an electroless nickel plating solution having a pH of 4.5 containing 1 mol / l). Further, the substrate was made of potassium gold cyanide (7.6 × 10 6^-3mol / l), ammonium chloride (1.9 × 10^-1mol / l), sodium citrate (1.2 × 10^-1mol / l), sodium hypophosphite (1.7 × 10^-1mol / l) is immersed in an electroless plating solution at 80 ° C. for 7.5 minutes to form a 0.03 μm thick gold plating layer 74 on the nickel plating layer 72. Solder pads 75 were formed (see FIG. 9C).
[0135]
(9) Thereafter, after printing the solder paste on the opening 71 of the solder resist layer 70, the conductive pins 176 are placed on the solder pads via the solder paste, and reflowed at 200 ° C. A multilayer printed wiring board 110 in which an IC chip 20 was incorporated and a PGA (Pin Grid Array) was disposed was obtained (see FIG. 11).
[0136]
Regarding the multilayer printed wiring board manufactured in this way, observation of the pad surface of the IC chip, presence of occurrence of peeling between the conductor circuit and the interlayer resin insulating layer before and after the reliability test, The following evaluation methods were used to evaluate the presence or absence of delamination between the via holes and the presence or absence of occurrence of short circuits and disconnections during the continuity test.
[0137]
(1) Observation of pad surface
The multilayer printed wiring board was cut with a blade, and the cut section was observed with a microscope. Here, the multilayer printed wiring board was cut so as to pass through the pad portion of the IC chip.
[0138]
(2) Reliability test
The obtained multilayer printed wiring board was maintained for 3 minutes in an atmosphere of −65 ° C., and then a cycle of maintaining for 3 minutes in an atmosphere of 130 ° C. was repeated 1000 times.
[0139]
(3) Presence or absence of peeling between the conductor circuit and the interlayer resin insulation layer
The multilayer printed wiring board was cut with a cutter in the same manner as in (1) above, and the cut section was observed with a microscope.
(4) Existence of peeling between IC chip pad and via hole
The multilayer printed wiring board was cut with a cutter in the same manner as in (1) above, and the cut section was observed with a microscope.
[0140]
(4) Presence or absence of short circuit or disconnection
The continuity test of the obtained IC chip built-in multilayer printed wiring board was conducted, and the continuity state was evaluated from the results displayed on the monitor.
[0141]
As a result of the above evaluation, the multilayer printed wiring boards of Examples 1 to 3 are not formed with a transition layer, and therefore, a resin that is misaligned between the via hole and the IC chip pad or the pad surface Although there was some remaining, it was seen in part, but the via hole and the pad were connected and did not affect the performance of the product.
Further, no separation occurred between the conductor circuit and the interlayer resin insulation layer, or between the pad and the via hole, and no short circuit or disconnection occurred in the continuity test.
[0142]
Further, in the multilayer printed wiring boards of Examples 4 to 6, since the transition layer was formed on the pad, there was no positional displacement between the via hole and the IC chip pad and no resin residue on the pad surface. It was.
Further, no separation occurred between the conductor circuit and the interlayer resin insulation layer or between the pad and the via hole, and no short circuit or disconnection occurred in the continuity test.
[0143]
【The invention's effect】
As described above, since the multilayer printed wiring board of the present invention has the above-described configuration, it is not necessary to use lead parts or sealing resin when connecting the electronic component and the printed wiring board. Since the resin insulating layer is made of a photosensitive cardo type polymer, it has excellent shape retention, and has a via hole opening of a desired shape, and is excellent in electrical connectivity and reliability.
[0144]
In addition, the multilayer printed wiring board manufacturing method of the present invention forms an interlayer resin insulation layer using a photosensitive cardo type polymer, and therefore has a relatively low curing temperature, a high crosslinking density, and shape retention and heat resistance. An excellent interlayer resin insulation layer can be formed, and the substrate is not softened or dissolved when the interlayer resin insulation layer is formed.
Further, since the photosensitive cardo type polymer used in the production method of the present invention is excellent in opening property by exposure / development processing, there is no resin residue in the opening for via hole, and a via hole having a desired shape can be formed. .
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing an example of a multilayer printed wiring board according to the present invention.
FIGS. 2A to 2D are cross-sectional views schematically showing a production process of a multilayer printed wiring board according to the present invention.
FIGS. 3A to 3C are cross-sectional views schematically showing a manufacturing process of a multilayer printed wiring board according to the present invention.
4A to 4C are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
5A and 5B are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
FIGS. 6A to 6C are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
7A to 7C are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
FIGS. 8A to 8C are cross sections schematically showing manufacturing steps of the multilayer printed wiring board of the present invention. FIGS.
FIGS. 9A to 9C are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
FIG. 10 is a cross-sectional view schematically showing another example of the multilayer printed wiring board of the present invention.
FIG. 11 is a cross-sectional view schematically showing still another example of the multilayer printed wiring board of the present invention.
FIGS. 12A to 12D are cross-sectional views schematically showing a manufacturing process of the multilayer printed wiring board of the present invention.
[Explanation of symbols]
20 IC chip
24 pads
30 IC built-in substrate
38 Transition layer
50, 150 Interlayer resin insulation layer
58, 158 Conductor circuit
60, 160 Via hole
70 Solder resist layer
76 Solder bump

Claims (11)

An interlayer resin insulation layer and a conductor circuit are sequentially formed on a substrate in which the IC chip is built-in or accommodated, and the IC chip pad , the conductor circuit, and the upper and lower conductor circuits are connected via via holes. A multilayer printed wiring board comprising:
A via hole connecting the pad of the IC chip and the conductor circuit is formed in the interlayer resin insulating layer made of the photosensitive cardo type polymer, and the via hole has a field via structure ;
The photosensitive cardo type polymer includes a compound represented by the following chemical formula (1):

A compound represented by the following general formula (2) (wherein R ¹ represents oxygen, a carbonyl group, a tetrafluoroethylene group, or a single bond), pyromellitic anhydride, and terephthalic acid or its acid A photosensitive cardo type polyester obtained by copolymerizing at least one selected from chlorides, or

The compound represented by the chemical formula (1) and the compound represented by the following general formula (3) (wherein R ² , R ³ , R ⁴ and R ⁵ are the same or different and are each hydrogen or carbon number. 1 to 5 hydrocarbon group, R ⁶ represents hydrogen, a carboxyl group or an alkoxycarbonyl group having 2 to 8 carbon atoms);

It is a photosensitive cardo type polyimide obtained by copolymerizing at least one selected from the compound represented by the general formula (2), pyromellitic acid anhydride, and terephthalic acid or acid chlorides thereof. A multilayer printed wiring board characterized by The roughened surface is formed in the surface of the interlayer resin insulation layer which consists of the said photosensitive cardo type polymer, The via hole which has a conductor circuit and a field via structure is formed in the said roughened surface. The multilayer printed wiring board as described.   The multilayer printed wiring board according to claim 1, wherein a roughened surface is formed on surfaces of the conductor circuit and the via hole. The multilayer printed wiring board according to claim 1 , wherein the photosensitive cardo type polymer has a glass transition temperature of 250 to 300 ° C. 5. Wherein the pad portion of the IC chip, are formed transition layer comprising a metal film and the plated layer, wherein the IC chip and the pad and the conductor circuit, according to claim 1 which is connected through the transition layer and via holes The multilayer printed wiring board of any one of -4 . An interlayer resin insulation layer and a conductor circuit are sequentially formed on a substrate in which the IC chip is built-in or accommodated, and the IC chip pad , the conductor circuit, and the upper and lower conductor circuits are connected via via holes. A method for producing a multilayer printed wiring board comprising the following steps (1) to (8):
(1) On a substrate on which the IC chip is built-in or stored,
A compound represented by the following chemical formula (1):

A compound represented by the following general formula (2) (wherein R ¹ represents oxygen, a carbonyl group, a tetrafluoroethylene group, or a single bond), pyromellitic anhydride, and terephthalic acid or its acid A photosensitive cardo type polyester obtained by copolymerizing at least one selected from chlorides, or

The compound represented by the chemical formula (1) and the compound represented by the following general formula (3) (wherein R ² , R ³ , R ⁴ and R ⁵ are the same or different and are each hydrogen or carbon number. 1 to 5 hydrocarbon group, R ⁶ represents hydrogen, a carboxyl group or an alkoxycarbonyl group having 2 to 8 carbon atoms);

Photosensitive comprising a photosensitive cardo type polyimide obtained by copolymerizing the compound represented by the general formula (2), pyromellitic anhydride, and at least one selected from terephthalic acid or acid chloride thereof. Applying a solution of a functional cardo type polymer;
(2) forming a semi-cured layer of the photosensitive cardo type polymer;
(3) A photo-etching mask is placed on the semi-cured layer of the photosensitive cardo polymer, and then a via-hole opening is formed by exposing and developing the semi-cured layer of the photosensitive cardo polymer. And a process of
(4) a step of forming an interlayer resin insulation layer by main-curing the semi-cured layer of the photosensitive cardo type polymer in which the opening for via hole is formed;
(5) forming a thin film conductor layer on the interlayer resin insulation layer;
(6) forming a plating resist on the thin film conductor layer;
(7) forming an electrolytic plating layer having a field via structure in a plating resist non-forming portion on the thin film conductor layer;
(8) A step of removing the plating resist and then removing the thin film conductor layer existing under the plating resist by etching to form a via hole having a conductor circuit and a field via structure. The method for producing a multilayer printed wiring board according to claim 6 , wherein a roughened surface is formed on the surface of the interlayer resin insulation layer after the step (4) and before the step (5). The method for producing a multilayer printed wiring board according to claim 6 or 7 , wherein a roughened surface is formed on the surfaces of the conductor circuit and the via hole after the step (8). The method for producing a multilayer printed wiring board according to any one of claims 6 to 8 , wherein the fully cured photosensitive cardo type polymer layer has a glass transition temperature of 250 to 300 ° C. Before applying a solution of a photosensitive cardo polymer, according to claim 6, by performing the steps described below (a) ~ (e), to form a transition layer comprising a metal film and the plated layer on the pad portion of the IC chip The manufacturing method of the multilayer printed wiring board of any one of -9 .
(A) forming a metal film on a substrate in which an IC chip is built-in or stored;
(B) attaching a photosensitive dry film on the metal film;
(C) forming a plating resist by subjecting the photosensitive dry film to exposure and development;
(D) forming a plating layer on the plating resist non-forming portion;
(E) A step of forming the transition layer by removing the plating resist and a metal film existing under the plating resist. Before applying a solution of a photosensitive cardo polymer, according to claim 6, by performing the steps described below (a) ~ (e), to form a transition layer comprising a metal film and the plated layer on the pad portion of the IC chip The manufacturing method of the multilayer printed wiring board of any one of -9 .
(A) forming a metal film on a substrate in which an IC chip is built-in or stored;
(B) forming a plating layer on the metal film;
(C) a step of attaching a photosensitive dry film on the plating layer;
(D) a step of forming an etching resist by subjecting the photosensitive dry film to exposure and development;
(E) A step of forming the transition layer by removing the metal film and the plating layer under the etching resist non-forming portion by an etching process.

Images