KR100508866B1 - 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법 - Google Patents

산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR100508866B1
KR100508866B1 KR10-2003-0095851A KR20030095851A KR100508866B1 KR 100508866 B1 KR100508866 B1 KR 100508866B1 KR 20030095851 A KR20030095851 A KR 20030095851A KR 100508866 B1 KR100508866 B1 KR 100508866B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
semiconductor substrate
ion implantation
isolation layer
Prior art date
Application number
KR10-2003-0095851A
Other languages
English (en)
Other versions
KR20050065741A (ko
Inventor
이정호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0095851A priority Critical patent/KR100508866B1/ko
Publication of KR20050065741A publication Critical patent/KR20050065741A/ko
Application granted granted Critical
Publication of KR100508866B1 publication Critical patent/KR100508866B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

산소 이온 주입을 이용한 부분 박막화 현상을 방지한 게이트 산화막 형성 방법을 제공한다. 본 발명의 일 관점에 따르면, 반도체 기판에 얕은 트렌치 소자 분리(STI)막을 선택적으로 형성하고, 반도체 기판 표면과 얕은 트렌치 소자 분리막의 계면 부위에 선택적으로 산소 이온 주입한 후, 반도체 기판 상에 게이트 산화막을 열산화막으로 성장시킨다.

Description

산소 이온 주입을 이용한 부분 박막화 현상을 방지한 게이트 산화막 형성 방법{Method for fabricating gate oxide layer to prevent from partial thinning effect by oxygen ion implantation}
본 발명은 반도체 소자의 게이트 산화막에 관한 것으로, 특히, 소자 분리막과 기판 표면 사이의 경계에 발생되는 덴트(dent) 부위에서 게이트 산화막의 박막화가 발생되는 것을 방지할 수 있는 게이트 산화막 형성 방법에 관한 것이다.
CMOS 트랜지스터와 같은 반도체 소자는 현재 매우 빠른 속도록 미세화되고 있으며, 또한, 보다 높은 신뢰성이 요구되고 있다. 이러한 미세화 또는 반도체 소자 집적화 및 신뢰성의 제고를 위해서, 소자 분리막은 LOCOS에서 STI(Shallow Trench Isolation)로 전환되고 있다.
도 1은 종래의 게이트 산화막 형성 방법에서 발생하는 부분 박막화를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 종래의 게이트 산화막 형성 방법은, 먼저, 반도체 기판(10)에 활성 영역(active region)을 설정하는 소자 분리막(20)을 형성한다. 이러한 소자 분리막(20)의 소자의 미세화 및 고 성능화에 따라 STI 형태로 형성된다. 즉, 트렌치(trench)를 형성하고, 트렌치를 메우는 소자 분리막(20)을 형성함으로써 소자 분리가 구현된다.
이후에, 도시되지는 않았으나 웰 이온 주입(well ion implantation)을 위한 열산화막이 희생 산화막으로 반도체 기판(10) 상에 형성되고, 웰 이온 주입이 수행된 후, 이러한 열산화막은 바람직하게 제거된다. 이러한 열산화막의 제거는 습식 식각으로 수행될 수 있다.
다음으로, 소자 분리막(20)에 의해 노출된 반도체 기판(10) 표면에 열산화 공정을 수행하여 게이트 산화막(30)을 형성한다. 그런데, 소자 분리막(20)과 이에 의해 노출되는 반도체 기판(10) 표면 사이에는, 소자 분리막(20)의 형성에 따른 덴트(dent:11)가 발생될 수 있는 데, 이러한 덴트(11) 부위에서 게이트 산화막(30)의 두께가 다른 부위에서의 두께 보다 상대적으로 얇아지는 부분 박막화 현상(partial thinning effect)이 발생된다.
이러한 부분 박막화 현상은 소자 분리막(20)과 노출된 반도체 기판(10) 영역, 즉, 활성 영역의 경계면에서 유기된 압축 스트레스(compressive stress)에 의해서 발생된다. 소자 분리막(20)을 STI 형태로 형성할 때, 소자 분리막(20)과 노출된 반도체 기판(10) 영역, 즉, 활성 영역의 경계면에서는 덴트(11)의 발생을 회피할 수 없는 것이 일반적이므로, 이러한 덴트(11) 부위에서 상기한 압축 스트레스가 유기되는 것 또한 회피하기 어렵다. 이에 따라, 이러한 덴트(11) 부위에서 게이트 산화막(30)의 두께가 상대적으로 얇아지게 된다.
이와 같이 게이트 산화막(30)의 두께가 상대적으로 그리고 국부적으로 얇아져 영역 별로 서로 다른 두께로 게이트 산화막(30)이 형성되면, 이러한 게이트 산화막(30)을 포함하여 형성되는 트랜지스터(transistor)의 동작에 큰 문제를 유발하게 된다. 예를 들어, 부분에 따라 두께가 다른 게이트 산화막(30)은 문턱 전압(Vth)에 있어 불안정성을 일으키게 된다. 즉, 게이트 산화막(30)의 두께가 상대적으로 얇은 가장 자리(edge) 부위에서는 문턱 전압이 낮고, 상대적으로 두꺼운 두께의 가운데 부위에서는 문턱 전압이 상대적으로 높게 된다. 이에 따라, 트랜지스터들의 동작에 불균일이 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 소자 분리막과 반도체 기판의 활성 영역 사이의 계면 부위에서 게이트 산화막의 두께가 상대적으로 얇아지는 것을 효과적으로 해소하여 전체적으로 균일한 두께로 게이트 산화막을 형성할 수 있는 방법을 제공하는 데 있다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 반도체 기판에 얕은 트렌치 소자 분리(STI)막을 선택적으로 형성하는 단계와, 상기 반도체 기판 표면과 상기 얕은 트렌치 소자 분리막의 계면 부위에 선택적으로 산소 이온 주입하는 단계, 및 상기 반도체 기판 상에 게이트 산화막을 열산화막으로 성장시키는 단계를 포함하여 수행되는 게이트 산화막 형성 방법을 제시한다.
여기서, 상기 산소 이온 주입하는 단계는 상기 반도체 기판 표면과 상기 얕은 트렌치 소자 분리막의 계면 부위를 노출하는 이온 주입 마스크를 형성하는 단계, 및 상기 이온 주입 마스크에 의해 노출되는 부위에 1E14 내지 1E15 원자수/㎠의 도즈(dose)로 산소 이온 주입하는 단계를 포함하여 수행될 수 있다.
본 발명에 따르면, 소자 분리막과 반도체 기판의 활성 영역 사이의 계면 부위에서 게이트 산화막의 두께가 상대적으로 얇아지는 것을 효과적으로 해소하여 전체적으로 균일한 두께로 게이트 산화막을 형성할 수 있는 방법을 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는, STI로서 도입되는 소자 분리막과 반도체 기판 표면의 계면 부위, 즉, 덴트 부위에 선택적으로 산소 이온을 주입하고 게이트 산화막을 열산화 성장시킴으로써, 게이트 산화막의 두께를 전체적으로 균일하게 형성하는 방법을 제시한다.
도 2 내지 도 4는 본 발명의 실시예에 따른 산소 이온 주입을 이용한 부분 박막화를 방지한 게이트 산화막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2를 참조하면, 반도체 기판(100)에 바람직하게 STI 공정으로 소자 분리막(200)을 형성한다. 예를 들어, 반도체 기판(100) 상에 도시되지는 않았으나, 희생 산화막으로서의 열산화막 및, 식각 마스크(etch mask)로서 하드 마스크(hard mask) 및 포토레지스트 패턴(phtoresist pattern)의 적층 구조를 도입하고, 이를 이용하여 반도체 기판(100)에 선택적으로 트렌치를 형성한다.
이후, 트렌치를 채우는 절연층을 형성한 후, 및 TEOS막 등과 같은 절연층을 CMP(Chemical Mechanical Polishing) 등으로 평탄화하여 소자 분리막(200)을 형성한다. 이후에, 하드 마스크 등을 선택적으로 제거한다. 하드 마스크는 질화막 등을 포함하여 형성되며, 평탄화 시에 연마 종료점 등으로 이용된다.
그런데, 이러한 하드 마스크 등의 선택적 식각에서, 소자 분리막(200)의 TEOS와 반도체 기판(100) 상의 열산화막 간의 식각률 차이에 의해 덴트(110)가 발생되게 된다. 이러한 덴트(110)의 발생은 STI 공정에 수반되기 마련인 현상이다.
도 3을 참조하면, 반도체 기판(100)의 노출된 표면과 STI의 소자 분리막(200)의 계면 부위, 즉, 덴트(110) 부위에 선택적으로 산소 이온 주입한다. 선택적 산소 이온 주입을 위해서, 이러한 덴트(110) 부위 및 그 인근 부위 등과 같은 계면 부위에 이온 주입 마스크(300)를 예컨대 포토레지스트 패턴으로 형성한다.
이후, 대략 1E14 내지 1E15 원자수/㎠의 도즈(dose)로 산소 이온 주입을 국부적으로 선택적으로 수행한다. 이에 따라, 이러한 덴트(110) 부위 아래에는 국부적인 산화층(120), 즉, 산소 이온이 주입된 층이 형성된다.
도 4를 참조하면, 이온 주입 마스크(300)를 제거한 후, 반도체 기판(100) 표면 상에 게이트 산화막(400)을 선택적으로 성장시킨다. 이러한 게이트 산화막(400)의 성장에는 열산화 공정이 바람직하게 도입된다.
이때, 국부적인 산화층(120), 즉, 산소 이온이 주입된 층이 덴트(110) 부위, 즉, 계면 부위에 이미 존재하고 있으므로, 이러한 열산화 공정에서 이러한 덴트(110) 부위에서 산화가 상대적으로 촉진될 수 있어, 이러한 덴트(110) 부위의 구조적인 특징에 의해서 발생되던, 즉, 압축 스트레스에 의해서 발생되던 국부적 박막화 현상이 이러한 국부적 산화층(도 3의 120)에 의해서 보상되게 된다. 이와 같이 국부적 박막화 현상이 보상되어 그 발생이 방지되므로, 게이트 산화막(300)은 전체적으로 균일한 두께로 성장될 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 게이트 산화막의 두께가 소자 분리막과 활성 영역의 계면 부위, 즉, 덴트 부위에서 상대적으로 얇아져서 생기는 소자 특성 열화를 방지할 수 있다. 예를 들어, 문턱 전압이 국부적으로 서로 다른 두께의 게이트 산화막으로 인하여 변동되던 것을 방지하여, 트랜지스터의 동작 전압 조절을 보다 효과적으로 그리고 균일하게 할 수 있다. 이에 따라, 트랜지스터 특성 향상을 구현할 수 있다.
도 1은 종래의 게이트 산화막 형성 방법에서 발생하는 부분 박막화를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 산소 이온 주입을 이용한 부분 박막화를 방지한 게이트 산화막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.

Claims (2)

  1. 반도체 기판에 얕은 트렌치 소자 분리(STI)막을 선택적으로 형성하는 단계;
    상기 반도체 기판 표면과 상기 얕은 트렌치 소자 분리막의 계면 부위에 선택적으로 산소 이온 주입하는 단계; 및
    상기 반도체 기판 상에 게이트 산화막을 열산화막으로 성장시키는 단계를 포함하는 것을 특징으로 하는 게이트 산화막 형성 방법.
  2. 제 1항에 있어서, 상기 산소 이온 주입하는 단계는
    상기 반도체 기판 표면과 상기 얕은 트렌치 소자 분리막의 계면 부위를 노출하는 이온 주입 마스크를 형성하는 단계; 및
    상기 이온 주입 마스크에 의해 노출되는 부위에 1E14 내지 1E15 원자수/㎠의 도즈(dose)로 산소 이온 주입하는 단계를 포함하는 것을 특징으로 하는 게이트 산화막 형성 방법.
KR10-2003-0095851A 2003-12-23 2003-12-23 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법 KR100508866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095851A KR100508866B1 (ko) 2003-12-23 2003-12-23 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095851A KR100508866B1 (ko) 2003-12-23 2003-12-23 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050065741A KR20050065741A (ko) 2005-06-30
KR100508866B1 true KR100508866B1 (ko) 2005-08-17

Family

ID=37256896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0095851A KR100508866B1 (ko) 2003-12-23 2003-12-23 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100508866B1 (ko)

Also Published As

Publication number Publication date
KR20050065741A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
US6642125B2 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
KR0165457B1 (ko) 트렌치 소자분리 방법
US5966614A (en) Silicon nitride-free isolation methods for integrated circuits
KR20040050789A (ko) 반도체소자의 소자분리막 형성방법
JP2003523629A (ja) Ｃｍｏｓデバイスにおけるストレス誘発転位を除去する方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US6313011B1 (en) Method for suppressing narrow width effects in CMOS technology
KR100580117B1 (ko) 반도체 메모리 소자의 소자 분리막 형성방법
JP2005057268A (ja) トレンチ素子分離形成方法
KR100508866B1 (ko) 산소 이온 주입을 이용한 부분 박막화 현상을 방지한게이트 산화막 형성 방법
US6670250B2 (en) MOS transistor and method for forming the same
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
JP2003197734A (ja) 半導体装置の素子分離膜の形成方法
KR100967673B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100505604B1 (ko) 트렌치 소자분리 방법
KR100520512B1 (ko) 질소 이온 주입 공정을 포함한 반도체 제조 방법
KR20030001941A (ko) 반도체소자의 제조방법
KR100624329B1 (ko) 반도체 소자의 소자 분리막 절연성 강화 방법
KR100348307B1 (ko) 반도체 소자의 소자 격리층 형성 방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100588648B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100466025B1 (ko) 에스.티.아이(ｓｔｉ) 구조를 가지는 반도체 소자 제조 방법
KR20010059021A (ko) 반도체소자의 소자분리막 형성방법
KR20030055792A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee