KR100492182B1 - 비디오신호용프레임인덱스생성방법및그장치 - Google Patents

비디오신호용프레임인덱스생성방법및그장치 Download PDF

Info

Publication number
KR100492182B1
KR100492182B1 KR1019970081829A KR19970081829A KR100492182B1 KR 100492182 B1 KR100492182 B1 KR 100492182B1 KR 1019970081829 A KR1019970081829 A KR 1019970081829A KR 19970081829 A KR19970081829 A KR 19970081829A KR 100492182 B1 KR100492182 B1 KR 100492182B1
Authority
KR
South Korea
Prior art keywords
field
video signal
signal
vertical synchronization
synchronization signal
Prior art date
Application number
KR1019970081829A
Other languages
English (en)
Other versions
KR19990061562A (ko
Inventor
문범진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019970081829A priority Critical patent/KR100492182B1/ko
Publication of KR19990061562A publication Critical patent/KR19990061562A/ko
Application granted granted Critical
Publication of KR100492182B1 publication Critical patent/KR100492182B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 비디오신호의 필드들을 구분하기 위한 프레임 인덱스를 발생하기에 적합한 비디오신호용 프레임 인덱스 발생방법과 그 장치에 관한 것이다.
본 발명에서는 비디오신호용의 수직동기신호의 귀선기간동안 수평동기신호가 카운트된다. 그 카운트된 값이 임계값인가에 따라 필드플래그가 선택적으로 세트된다.

Description

비디오신호용 프레임 인덱스 생성방법 및 그 장치{Method of Generating Frame Index for Video Signal and Apparatus thereof}
본 발명은 메모리를 이용하여 비디오신호를 표시하는 표시장치에 관한 것으로, 특히 비월주사방식의 비디오신호의 필드들을 지시할 수 있는 인덱스를 발생하는 비디오신호용 프레임 인덱스 발생방법 및 그 장치에 관한 것이다.
통상의 비디오신호에는 송신측과 수신측간의 타이밍을 일치시키기 위하여 수평동기신호와 수직동기신호가 포함되어 있고, 이러한 비디오신호는 수직동기신호의 삽입방식에 따라 순차주사방식과 비월주사방식으로 분류되고 있다. 순차주사의 비디오신호에는 한 화면 분의 비디오정보, 즉 프레임(Frame)마다 수직동기신호가 하나씩 존재하는 반면에 비월주사방식의 비디오신호에서는 프레임마다 두 개의 수직동기신호가 존재하게 된다. 비월주사방식의 비디오신호에서 수직동기신호는 한 화면 분의 비디오 정보(Video Information), 즉 프레임을 두 개의 필드로 나누게 된다. 이를 상세히 하면, 비월주사방식의 비디오신호에서 수직동기신호는 하나의 프레임을 기수 번째 라인들에 대한 비디오정보를 포함하는 기수 번째 필드(Odd Field)와 우수 번째 라인들에 대한 비디오정보를 포함하는 우수 번째 필드(Even Field)로 구분하게 된다. 이와 같이 하나의 프레임이 두 개의 필드로 구분하는 비월주사방식의 수직동기신호에는 비디오신호가 기수 또는 우수 필드인가에 따라 0.5 수평주사기간 만큼의 스큐(Skew)가 존재하게 된다.
한편, 비디오신호를 화면에 표시하기 위한 표시장치도 비디오신호에 직접 구동되어 하나의 비디오 프로그램을 정상적으로 표시하는 방식에서 비디오신호를 일시적으로 메모리에 저장하는 방식을 채택하고 있다. 이렇게 메모리를 이용하는 표시장치는 하나의 비디오 프로그램을 정상적으로 표시하는 기본적인 기능 외에 특정영상을 일정시간 표시하는 스틸기능(Still Function)과 적어도 2개 이상의 비디오 프로그램을 동시에 표시할 수 있는 화면분할기능(또는 "다화면기능"이라 불리기도 함) 등을 제공할 수 있는 이점을 가진다. 이중 화면분할기능을 수행하기 위하여, 표시장치는 다수의 프레임, 즉 다수의 화면 분의 비디오정보를 메모리에 기록하여야 함은 물론 비디오신호를 필드별로 구분하여 메모리에 기록하거나 또는 메모리에 저장되어진 비디오신호를 필드별로 판독하여야만 한다. 이를 위하여, 메모리를 이용하는 표시장치에서는 비디오신호의 프레임 인덱스를 필요로 한다.
따라서, 본 발명의 목적은 비디오신호의 필드들을 구분하기 위한 프레임 인덱스를 발생하기에 적합한 비디오신호용 프레임 인덱스 발생방법 및 그 장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 비디오신호용 프레임 인덱스 발생방법은 비디오신호용 수직동기신호의 특정구간의 시작시점을 검출하는 단계와, 비디오신호가 기록될 저장영역에 대한 필드플래그를 선택하는 단계와, 비디오신호용 수평동기신호를 카운트하는 단계와, 수직동기신호의 특정구간의 종료시점을 검출하는 단계와, 카운트된 값이 임계값인가에 따라 필드플래그를 선택적으로 세트하는 단계를 포함한다.
본 발명에 따른 비디오신호용 프레임 인덱스 발생장치는 수직동기신호의 특정구간의 시작시점을 검출하는 시점검출수단과, 비디오신호로부터 수직동기신호의 특정구간의 종료시점을 검출하는 종점검출수단과, 메모리의 저장영역별로 할당되어진 다수의 필드플래그와, 시점 및 종점 검출수단의 제어하에 수평동기신호를 카운트하는 카운터와, 카운트된 값이 임계값인가에 따라 필드식별신호를 발생하는 비교수단과, 플래그선택신호에 근거하여 다수의 필드플래그를 선택하고 그 선택된 필드플래그를 필드식별신호로 세트하는 필드제어수단을 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 다음의 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도 1 내지 도 3을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생방법을 설명하는 흐름도로서, 연산기능을 가짐과 아울러 메모리의 기록 및 판독 동작을 제어하는 프로세서(Processor)에 의해 수행된다. 도 1의 흐름도에서, 프로세서는 수직동기신호의 수직귀선기간 또는 그의 일부기간의 길이를 검출하여 그 길이에 따라 비디오신호의 필드를 식별하게 된다. 그리고 프로세서는 필드플래그들 중 비디오신호가 기록될 메모리의 저장영역에 대한 필드 플래그에 식별되어진 필드 값을 세트하게 된다. 이 결과, 비디오신호용 프레임 인덱스가 발생된다. 이러한 과정을 단계 별로 살펴보면 다음과 같다.
제10 단계에서 프로세서는 수직동기신호의 귀선기간이 시작되는가를 검출하게 된다. 이 수직동기신호의 귀선기간의 시작은 도 2에서와 같이 수직동기신호(VSYN)가 하이논리에서 로우논리로 변화되는가, 즉 수직동기신호(VSYN)의 하강에지인가에 의해 검출되게 된다. 수직동기신호의 귀선기간의 시점이 검출된 때에 프로세서는 필드검출카운터(FCC)의 값을 "0"으로 초기화함과 아울러 도 2에서와 같은 복합비디오신호(CVS)가 저장될 메모리의 i번째 저장영역에 대한 i번째 필드플래그(FFi)를 선택하게 된다.(제12 단계) 그리고 프로세서는 수직귀선기간이 종료될 때까지 입력되는 수직동기신호의 수를 필드검출카운터(FCC)에 카운트하게 된다(제14 내지 제18 단계). 여기서, 필드검출카운터(FCC)는 수평동기신호(HSYN)의 입력여부는 수평귀선기간을 지시하는 로우논리의 수평귀선펄스에 입력되는가에 의해 검출되며, 이 수평귀선펄스가 입력될 때마다 필드검출카운터(FCC)의 값은 1씩 증가된다. 또한, 수직귀선기간의 종료는 수직동기신호가 로우논리에서 하이논리로 변화되는가의 여부, 즉 수직동기신호의 상승에지에 의해 검출된다. 제16 단계에서 수직귀선기간이 종료되었을 때, 프로세서는 필드검출카운터(FCC)의 값이 기준값(α)과 비교함으로써 비디오신호의 필드를 식별하게 된다. 이 때, 필드검출카운터(FCC)의 값이 기준값(α)가 같거나 크면 프로세서는 i번째 필드플래그(FFi)를 "1"로 세트하여 i번째 저장영역에 기록될 비디오신호가 기수필드 비디오신호임을 나타내게 된다. 반대로, 필드검출카운터(FCC)의 값이 기준값(α)과 작으면 프로세서는 i번째 필드플래그(FFi)를 "0"으로 세트하여 i번째 저장영역에 기록될 비디오신호가 우수필드 비디오신호임을 나타내게 된다. i번째 필드플래그(FFi)를 포함하는 다수의 필드플래그들(FF)은 자신들에 해당하는 메모리의 저장영역에 비디오신호가 저장될 경우에 위의 방법에 의해 "1" 또는 "0"으로 세트됨으로써 비디오신호용 프레임 인덱스를 제공하게 된다. 여기서, 필드검출카운터(FCC)의 값이 기준값(α)과 비교됨으로써 발생되는 필드식별값(또는 필드식별신호)(FIS)은 수직동기신호에 따라 도2 에서와 같이 변하게 된다.
이와 같이, 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생방법은 수직동기신호에서의 수직귀선기간의 길이에 따라 비디오신호가 기수 또는 우수 필드인지를 식별할 수 있다. 그리고 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생방법에서는 식별되어진 비디오신호의 필드정보에 따라 메모리의 저장영역별로 할당되어진 필드플래그가 세트 또는 리세트됨으로써 메모리의 저장영역들 각각에 저장되어진 비디오신호들이 기수 또는 우수 필드의 것인지를 지시하게 된다. 이와는 달리, 본 발명의 비디오신호용 프레임 인덱스 발생방법은 수직동기신호의 수직귀선기간 대신에 수직동기신호의 수직주사기간의 길이에 따라서도 비디오신호의 필드를 식별할 수 있다.
도 3 은 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생장치를 도시한다. 도 3에 있어서, 비디오신호용 프레임 인덱스 발생장치는 도 2에서와 같은 복합 비디오신호(CVS)를 공통적으로 입력하는 수평 및 수직 동기 분리기(30,32)와, 수평동기 분리기(30)에 종속 접속되어진 카운터(34), 래치(36) 및 비교기(38)를 구비한다. 수평동기 분리기(30)는 복합 비디오신호(CVS)로부터 수평동기신호(HSYN)을 분리하여 그 분리되어진 수평동기신호(HSYN)를 카운터(34)에 공급하게 된다. 비슷하게, 수직동기 분리기(32)도 복합 비디오신호(CVS)로부터 수직동기신호(VSYN)를 분리하고 그 분리되어진 수직동기신호(VSYN)를 카운터(34) 및 래치(36)에 공급하게 된다. 카운터(34)는 수직동기신호(VSYN)의 수직귀선기간(즉, 로우논리기간)에 수평동기 분리기(30)로부터 입력되는 수직동기신호의 개수를 계수하고 그 계수되어진 값을 래치(36)에 공급한다. 또한, 카운터(34)는 수직동기신호(VSYN)에서의 수직주사기간(즉, 하이논리기간)에는 "0"으로 리세트된다. 래치(36)는 수평동기신호(VSYN)의 수직귀선기간의 종료시, 즉 수직동기신호(VSYN)의 상승에지시에 카운터(34)로부터의 계수값을 래치하고 그 래치되어진 계수 값을 비교기(38)에 공급하게 된다. 비교기(38)는 래치(36)로부터의 계수값을 기준값(α =36)과 비교하여 도2 에서와 같은 필드식별신호(FIS)를 발생하게 된다. 이 필드식별신호(FIS)는 계수값이 기준값(α =36)과 동일한 경우에는 비디오신호가 기수필드의 비디오신호임을 지시하는 하이논리(즉, 1의 논리값)를 가지게 되는 반면 계수값이 기준값(α =36) 보다 작은 경우에는 비디오신호가 우수필드의 비디오신호임을 지시하는 로우논리(즉, "0"의 논리값)를 가지게 된다. 여기서, 기준값(α =36)은 기수 필드의 수직귀선기간에 포함되어진 수평동기신호의 개수로서 우수 필드의 수직귀선기간에 포함되는 수평동기신호의 개수인 "35"로 설정될 수도 있다. 이러한 수평 및 수직 동기 분리기(30, 32), 카운터(34), 래치(36) 및 비교기(38)는 비디오신호의 필드를 식별하는 필드식별기능을 수행한다고 볼 수 있다.
또한, 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생장치는 비교기(38)로부터의 필드식별신호(FIS)를 공통적으로 입력하는 다수의 필드 플래그들(FF1 내지 FFn)들과, 이들 필드 플래그들(FF1 내지 FFn)을 제어하기 위한 플래그 제어기(40)를 구비한다. 다수의 필드 플래그들(FF1 내지 FFn)로는 래치 또는 플립플롭 등과 같은 1비트 기억소자가 사용될 수 있다. 다수의 필드 플래그들(FF1 내지 FFn)은 필드분의 비디오신호가 기록될 메모리상의 저장영역들의 수와 동일한 개수로 마련된다. 이러한 다수의 필드 플래그들(FF1, FFn)은 필드 제어기(40)로부터 개별적으로 인가되는 로드신호(LS1 내지 LSn)에 의해 비교기(38)로부터의 필드식별신호(FIS)의 논리값으로 세트됨으로써 메모리의 저장영역들 각각에 저장되어진 비디오신호의 필드를 지시하게 된다. 필드 제어기(40)는 비디오신호가 저장될 메모리의 저장영역에 대한 어드레스와 동일한 논리값을 가지는 플래그 선택 신호(FSS)에 의해 다수의 필드 플래그들(FF1 내지 FFn) 중 어느 하나만이 필드식별신호의 논리값으로 세트되게 한다. 이를 상세히 하면, 필드 제어기(40)는 플래그 선택신호(FSS)의 논리값에 해당하는 i번째 필드 플래그(FFi)를 선택하고 그 선택되어진 i번째 필드플래그(FFi)에 수직동기 분리기(32)로부터의 수직동기신호(VSYN)를 i번째 로드신호(LSi)로서 제공하게 된다. 그러면, i번째 필드 플래그(FFi)는 수직동기신호의 수직귀선기간의 종료시점에서 필드식별신호(FIS)의 논리값으로 세트된다. 이와는 로드신호(LS)로는 수평동기신호(HSYN) 또는 도시하지 않은 돗트 클럭(Dot Clock)이 사용될 수도 있다. 필드 제어기(40)에 의해 선택적으로 구동되어 필드선택신호의 논리값을 로드하게 되는 다수의 필드 플래그들(FF1 내지 FFn)은 메모리의 저장영역들 각각에 저장되어진 비디오신호가 우수 또는 기수 필드의 것인지를 지시하는 프레임 인덱스로서 프로세서에 제공된다.
상술한 바와 같이, 본 발명에 따른 비디오신호용 프레임 인덱스 발생방법 및 그 장치에서는 수직동기신호의 수직귀선기간의 길이에 의해 비디오신호가 기수 또는 우수 필드인지를 나타내는 필드식별신호가 검출된다. 그 필드식별신호에 의해 그 비디오신호가 저장되어질 메모리의 저장영역에 대한 필드플래그가 세트된다. 이들 필드 플래그들에 의해서, 메모리의 저장영역들 각각에 저장되어진 비디오신호가 우수 또는 기수 필드의 것인지의 여부가 지시되고 나아가 하나의 화면에 다수의 화상이 정확하게 표시될 수 있게 된다.
이상 설명한 내용을 통해 당업자라면, 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생방법을 설명하는 흐름도.
도 2는 본 발명에 따른 비디오신호용 프레임 인덱스 발생방법에 사용되는 동기신호의 파형을 도시하는 도면.
도 3은 본 발명의 실시 예에 따른 비디오신호용 프레임 인덱스 발생장치를 도시하는 회로도.
〈 도면의 주요부분에 대한 부호의 설명 〉
30 : 수평동기 분리기 32 : 수직동기 분리기
34 : 카운터 36 : 래치
38 : 비교기 40 : 필드 제어기
FF1 내지 FFn : 필드 플래그

Claims (4)

  1. 비디오신호용의 수직동기신호의 특정구간의 시작시점을 검출하는 단계와,
    비디오신호가 기록될 저장영역에 대한 필드플래그를 선택하는 단계와,
    비디오신호용 수평동기신호를 카운트하는 단계와,
    상기 수직동기신호의 특정구간의 종료시점을 검출하는 단계와,
    상기 카운트된 값이 임계값인가에 따라 상기 필드플래그를 선택적으로 세트하는 단계를 포함하는 것을 특징으로 하는 비디오신호용 프레임 인덱스 생성방법.
  2. 제 1 항에 있어서,
    상기 수직동기신호의 특정구간이 귀선구간인 것을 특징으로 하는 비디오신호용 프레임 인덱스 생성방법.
  3. 수직동기신호의 특정구간의 시작시점을 검출하는 시점검출수단과,
    비디오신호로부터 수직동기신호의 특정구간의 종료시점을 검출하는 종점검출수단과,
    메모리의 저장영역별로 할당되어진 다수의 필드플래그와,
    상기 시점 및 종점 검출수단의 제어하에 수평동기신호를 카운트하는 카운터와,
    상기 카운트된 값이 임계값인가에 따라 필드식별신호를 발생하는 비교수단과,
    플래그선택신호에 근거하여 상기 다수의 필드플래그를 선택하고 그 선택된 필드플래그를 상기 필드식별신호로 세트하는 필드제어수단을 구비하는 것을 특징으로 하는 비디오신호용 프레임 인덱스 생성장치.
  4. 제 3 항에 있어서,
    상기 수직동기신호의 특정구간이 귀선구간인 것을 특징으로 하는 비디오신호용 프레임 인덱스 생성장치.
KR1019970081829A 1997-12-31 1997-12-31 비디오신호용프레임인덱스생성방법및그장치 KR100492182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081829A KR100492182B1 (ko) 1997-12-31 1997-12-31 비디오신호용프레임인덱스생성방법및그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081829A KR100492182B1 (ko) 1997-12-31 1997-12-31 비디오신호용프레임인덱스생성방법및그장치

Publications (2)

Publication Number Publication Date
KR19990061562A KR19990061562A (ko) 1999-07-26
KR100492182B1 true KR100492182B1 (ko) 2005-08-29

Family

ID=37304324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081829A KR100492182B1 (ko) 1997-12-31 1997-12-31 비디오신호용프레임인덱스생성방법및그장치

Country Status (1)

Country Link
KR (1) KR100492182B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175688A (ja) * 1984-07-30 1986-04-18 Fujitsu General Ltd 文字多重放送における水平重畳位置の検出回路
JPS6412683A (en) * 1987-07-06 1989-01-17 Mitsubishi Electric Corp Field identification circuit for video signal
JPH02249383A (ja) * 1989-03-22 1990-10-05 Mitsubishi Electric Corp 磁気記録再生装置
JPH04207669A (ja) * 1990-11-30 1992-07-29 Mitsubishi Electric Corp フイールド判定回路
JPH0583671A (ja) * 1991-09-24 1993-04-02 Sony Corp Vtr
JPH05191670A (ja) * 1992-01-10 1993-07-30 Toshiba Corp フィールド・インデックス回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175688A (ja) * 1984-07-30 1986-04-18 Fujitsu General Ltd 文字多重放送における水平重畳位置の検出回路
JPS6412683A (en) * 1987-07-06 1989-01-17 Mitsubishi Electric Corp Field identification circuit for video signal
JPH02249383A (ja) * 1989-03-22 1990-10-05 Mitsubishi Electric Corp 磁気記録再生装置
JPH04207669A (ja) * 1990-11-30 1992-07-29 Mitsubishi Electric Corp フイールド判定回路
JPH0583671A (ja) * 1991-09-24 1993-04-02 Sony Corp Vtr
JPH05191670A (ja) * 1992-01-10 1993-07-30 Toshiba Corp フィールド・インデックス回路

Also Published As

Publication number Publication date
KR19990061562A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100339898B1 (ko) 영상표시장치
US5815208A (en) VGA to NTSC converter and a method for converting VGA image to NTSC images
KR920010445B1 (ko) 표시 제어 장치
US4868554A (en) Display apparatus
US6864884B2 (en) Synchronization signal generation circuit, image display apparatus using synchronization signal generation circuit, and method for generating synchronization signal
US6618032B1 (en) Display apparatus having functions of displaying video signals as enlarged/thinned pictures
KR100492182B1 (ko) 비디오신호용프레임인덱스생성방법및그장치
JP3369591B2 (ja) 文字表示装置
US6567925B1 (en) Image signal processing method and image signal processor
US20050140667A1 (en) Connection device capable of converting a pixel clock to a character clock
KR100620519B1 (ko) 비월 방식 비디오 신호 보상 방법 및 장치
US6339452B1 (en) Image display device and image displaying method
JP2623541B2 (ja) 画像処理装置
JP3276897B2 (ja) キャラクタ表示制御回路
JP3655159B2 (ja) 表示装置
JP4484278B2 (ja) 表示制御回路
JP4059307B2 (ja) 水平同期信号再生装置
JP2821121B2 (ja) 表示制御装置
JP2658322B2 (ja) 表示制御装置
KR930005808B1 (ko) 화상 시스템
JPS6374090A (ja) 文字発生器のアクセス方式
JPS6126869B2 (ko)
JP2000115574A (ja) 同期信号極性判別方法、同期信号極性判別回路および電子機器
JPH0581113B2 (ko)
JPH06350978A (ja) 映像信号変換装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

EXPY Expiration of term