KR100488536B1 - Microprocessor control circuit - Google Patents

Microprocessor control circuit Download PDF

Info

Publication number
KR100488536B1
KR100488536B1 KR1019970039769A KR19970039769A KR100488536B1 KR 100488536 B1 KR100488536 B1 KR 100488536B1 KR 1019970039769 A KR1019970039769 A KR 1019970039769A KR 19970039769 A KR19970039769 A KR 19970039769A KR 100488536 B1 KR100488536 B1 KR 100488536B1
Authority
KR
South Korea
Prior art keywords
control signal
micro
program data
command
instruction
Prior art date
Application number
KR1019970039769A
Other languages
Korean (ko)
Other versions
KR19990017020A (en
Inventor
정승재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970039769A priority Critical patent/KR100488536B1/en
Publication of KR19990017020A publication Critical patent/KR19990017020A/en
Application granted granted Critical
Publication of KR100488536B1 publication Critical patent/KR100488536B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261—Microinstruction address formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 마이크로 프로세서 제어회로를 공개한다. 그 회로는 프로그램 데이타를 저장하는 명령어 레지스터, 명령어 레지스터로 부터의 프로그램 데이타를 디코딩하고 명령어 레지스터로 하여금 프로그램 데이타를 입력할 것인지 말 것인지를 제어하기 위한 제1제어신호를 발생하고 제2제어신호를 발생하기 위한 명령어 디코더, 프로그램 데이타가 소정수의 마이크로 명령으로 매크로 명령인 경우에 명령어 디코더로 부터의 두번째부터 마지막 마이크로 코드 롬 어드레스를 입력하여 각각의 마이크로 코드 롬 어드레스에 해당하는 마이크로 코드 제어신호를 발생하고 명령어 디코더로 마지막 마이크로 코드 제어신호의 발생을 알리는 신호를 발생하기 위한 명령어 코드 롬, 및 명령어 디코더로 부터의 제2제어신호에 응답하여 명령어 디코더로 부터의 첫번째 마이크로 코드 제어신호를 출력하거나, 명령어 코드 롬으로 부터의 두번째부터 마지막까지의 마이크로 코드 제어신호를 출력하기 위한 멀티플렉서로 구성되어 있다.The present invention discloses a microprocessor control circuit. The circuit generates an instruction register for storing program data, decodes the program data from the instruction register and generates a first control signal for controlling whether or not the instruction register inputs the program data and generates a second control signal. In the case of the command decoder and the program data to be a macro instruction with a predetermined number of micro instructions, input the second to last micro code ROM addresses from the command decoder to generate a micro code control signal corresponding to each micro code ROM address. Outputs the first micro code control signal from the command decoder in response to the command code ROM for generating a signal informing the generation of the last micro code control signal to the command decoder, and the second control signal from the command decoder, or It consists of a multiplexer for outputting the second to last microcode control signals from the accord rom.

Description

마이크로 프로세서 제어회로Microprocessor control circuit

본 발명은 마이크로 프로세서에 관한 것으로, 특히 마이크로 코드 제어신호를 발생하기 위한 마이크로 프로세서 제어회로에 관한 것이다.The present invention relates to a microprocessor, and more particularly to a microprocessor control circuit for generating a micro code control signal.

종래의 복잡한 명령어 집합 컴퓨터(CISC;complex instruction set computer) 마이크로 프로세서는 회로 구성은 간단하지만 명령어 레지스터에 프로그램 데이타가 패치된 후 마이크로 코드 제어신호가 발생되기까지의 시간이 너무 걸린다는 단점이 있었다.The conventional complex instruction set computer (CISC) microprocessor has a short circuit configuration but has a disadvantage in that it takes too long to generate a micro code control signal after the program data is patched into an instruction register.

도1은 종래의 마이크로 프로세서 제어회로의 블럭도로서, 명령어 레지스터(10), 명령어 디코더(12), 및 마이크로 코드 롬(ROM)(14)으로 구성되어 있다.FIG. 1 is a block diagram of a conventional microprocessor control circuit, which is composed of an instruction register 10, an instruction decoder 12, and a micro code ROM (ROM) 14. As shown in FIG.

명령어 레지스터(10)는 프로그램 데이타를 저장한다. 명령어 디코더(12)는 명령어 레지스터(10)로 부터의 프로그램 데이타를 디코딩하여 마이크로 롬 어드레스를 발생하고 마이크로 코드 제어신호가 발생할 때까지 명령어 레지스터(10)의 동작을 제어한다. 마이크로 코드 롬(14)은 명령어 디코더(12)로 부터의 마이크로 롬 어드레스를 입력하여 마이크로 코드 제어신호를 발생한다. 그래서, 마이크로 프로세서를 제어하게 된다.The instruction register 10 stores program data. The instruction decoder 12 decodes program data from the instruction register 10 to generate a micro ROM address and controls the operation of the instruction register 10 until a micro code control signal is generated. The micro code ROM 14 inputs a micro ROM address from the command decoder 12 to generate a micro code control signal. Thus, the microprocessor is controlled.

상술한 종래의 마이크로 프로세서 제어회로는 회로 구성은 간단하지만, 프로그램 데이타가 입력되어 마이크로 코드 제어신호가 발생되기까지의 시간이 너무 걸려 고성능의 마이크로 프로세서에는 적합하지 않다는 문제점이 있었다.The conventional microprocessor control circuit described above has a problem that the circuit configuration is simple, but it is not suitable for a high performance microprocessor because it takes too long to input program data and generate a micro code control signal.

본 발명의 목적은 마이크로 코드 제어신호가 발생되기까지의 시간을 줄일 수 있어 고성능의 마이크로 프로세서에 적합한 마이크로 프로세서 제어회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a microprocessor control circuit suitable for a high performance microprocessor by reducing the time required to generate a micro code control signal.

이와같은 목적을 달성하기 위한 본 발명의 마이크로 프로세서 제어회로는, 프로그램 데이타를 저장하는 명령어 레지스터, 상기 명령어 레지스터로부터의 프로그램 데이타를 디코딩하고, 제1제어신호 및 제2제어신호를 발생하기 위한 명령어 디코더, 상기 프로그램 데이타가 소정수의 마이크로 명령으로 이루어진 매크로 명령인 경우에, 상기 명령어 디코더로부터 두번째부터 마지막 마이크로 코드 롬 어드레스를 입력받아 각각의 마이크로 코드 롬 어드레스에 해당하는 마이크로 코드 제어신호를 발생하고, 상기 명령어 레지스터로 하여금 프로그램 데이타를 입력할 것인지 말 것인지를 제어하기 위한 상기 제1제어신호의 발생을 위하여 상기 마지막 마이크로 코드 제어신호의 발생을 알리는 신호를 상기 명령어 디코더로 인가하는 명령어 코드 롬, 및 상기 명령어 디코더로부터의 첫번째 마이크로 코드 제어신호를 출력하거나, 상기 명령어 코드 롬으로부터의 두번째부터 마지막까지의 마이크로 코드 제어신호들을 선택하여 출력하도록 하기 위하여 상기 제2제어신호에 의해 동작이 제어되는 선택수단을 구비한 것을 특징으로 한다.The microprocessor control circuit of the present invention for achieving the above object includes an instruction register for storing program data, a command decoder for decoding program data from the instruction register, and generating a first control signal and a second control signal. When the program data is a macro command consisting of a predetermined number of micro commands, the second to last micro code ROM addresses are input from the command decoder to generate micro code control signals corresponding to the respective micro code ROM addresses. A command code ROM for applying a signal informing the generation of the last micro code control signal to the command decoder for generation of the first control signal for controlling the command register to input program data or not; and Selecting means for outputting the first microcode control signal from the command decoder or for selecting and outputting the second to the last microcode control signals from the command code ROM; Characterized in that provided.

이하, 첨부된 도면을 참고로 하여 본 발명의 마이크로 프로세서 제어회로를 설명하면 다음과 같다.Hereinafter, a microprocessor control circuit of the present invention will be described with reference to the accompanying drawings.

도2는 본 발명의 마이크로 프로세서 제어회로의 블럭도로서, 명령어 레지스터(20), 명령어 디코더(22), 명령어 코드 롬(24), 및 멀티플렉서(26)로 구성되어 있다.Fig. 2 is a block diagram of the microprocessor control circuit of the present invention, which is composed of an instruction register 20, an instruction decoder 22, an instruction code ROM 24, and a multiplexer 26.

명령어 레지스터(20)는 프로그램 데이타를 저장한다. 명령어 디코더(22)는 프로그램 레지스터(20)로 부터의 프로그램 데이타를 입력하여 디코딩한다. 이때, 멀티 사이클 명령어이면, 첫번째 마이크로 명령이면 디코딩된 명령어를 직접 내보내고 첫번째 이후의 마이크로 명령이면 명령어 코드 롬(24)으로 출력한다. 다시 말하면, 일반적으로, 매크로 명령(macro instruction)은 10개의 마이크로 명령(micro instruction)으로 구성되는데 첫번째 마이크로 명령은 명령어 디코더(22)를 통하여 멀티플렉서(26)로 출력되고 두번째부터 열번째 마이크로 명령까지는 명령어 코드 롬(24)으로 출력된다. 명령어 코드 롬(24)은 명령어 디코더(22)로부터 마이크로 코드 롬 어드레스를 입력받아 마이크로 코드 제어신호를 발생한다. 즉, 마이크로 코드 롬 어드레스를 받은 명령어 코드 롬(24)은 두번째부터 열번째 마이크로 코드 제어신호를 발생한다. 이때, 마지막 마이크로 코드 제어신호를 발생시에 명령어 코드 롬(24)은 마지막 마이크로 코드 제어신호인지 아닌지를 명령어 디코더(22)에 제공하여 명령어 디코더(22)가 명령어 레지스터(20)를 제어하기 위한 제1제어신호를 발생하게 한다. 상기 제1제어신호는, 만일, 마지막 마이크로 코드 제어신호이면 명령어 레지스터(20)가 프로그램 데이타를 입력하도록 하고 마지막 마이크로 코드 제어신호가 아니면 명령어 레지스터(20)가 프로그램 데이타를 받아들이지 못하도록 제어하게 된다. 또한, 명령어 디코더(22)는 멀티플렉서(26)의 동작을 제어하기 위한 선택신호인 제2제어신호를 발생하는데 첫번째 마이크로 코드 제어신호인 경우에는 명령어 디코더(22)의 출력신호를 선택하여 출력하도록 하고 두번째부터 열번째까지의 마이크로 코드 제어신호인 경우에는 명령어 코드 롬(24)의 출력신호를 선택하여 출력하도록 한다. 이와같이 선택된 마이크로 코드 제어신호가 최종적으로 마이크로 프로세서를 제어하게 된다.The instruction register 20 stores program data. The instruction decoder 22 inputs and decodes program data from the program register 20. In this case, in the case of a multi-cycle instruction, the first micro instruction outputs the decoded instruction directly. In other words, in general, a macro instruction consists of 10 micro instructions, the first micro instruction being output to the multiplexer 26 through the instruction decoder 22 and the second to tenth micro instructions. It is output to the code rom 24. The command code ROM 24 receives a micro code ROM address from the command decoder 22 and generates a micro code control signal. That is, the command code ROM 24 having received the micro code ROM address generates the second to tenth micro code control signals. At this time, when generating the last micro code control signal, the command code rom 24 provides the command decoder 22 whether it is the last micro code control signal so that the command decoder 22 controls the command register 20. Generate a control signal. The first control signal causes the instruction register 20 to input program data if it is the last microcode control signal and controls the instruction register 20 not to accept program data if it is not the last microcode control signal. In addition, the command decoder 22 generates a second control signal that is a selection signal for controlling the operation of the multiplexer 26. In the case of the first micro code control signal, the command decoder 22 selects and outputs an output signal of the command decoder 22. In the case of the second to tenth micro code control signals, the output signal of the command code ROM 24 is selected and output. The selected microcode control signal finally controls the microprocessor.

따라서, 본 발명의 마이크로 프로세서 제어회로는 소정수의 마이크로 명령으로 이루어진 매크로 명령을 디코딩할 때 첫번째 마이크로 명령은 명령어 디코더의 출력신호가 명령어 코드 롬을 통과하지 않고 그대로 마이크로 프로세서를 제어하기 위한 제어신호로 출력되게 함으로써 마이크로 코드 제어신호를 발생하기까지의 속도를 줄일 수 있다. 즉, 마이크로 코드 롬을 억세스하여 출력을 내보내는 시간이 크므로 하나의 마이크로 명령이 마이크로 코드 롬을 통과하지 않더라도 속도 개선의 효과를 볼 수가 있다는 것이다.Therefore, when the microprocessor control circuit of the present invention decodes a macro instruction consisting of a predetermined number of micro instructions, the first micro instruction is a control signal for controlling the microprocessor as it is without the output signal of the instruction decoder passing through the instruction code ROM. The output speed can reduce the speed of generating the micro code control signal. In other words, the time to output the output by accessing the micro code ROM is large, so that even if one micro command does not pass through the micro code ROM, the speed improvement can be achieved.

따라서, 본 발명의 마이크로 프로세서 제어회로는 마이크로 코드 제어신호를 발생하기까지의 시간을 줄일 수 있어 고성능의 마이크로 프로세서에 적합하다.Therefore, the microprocessor control circuit of the present invention can reduce the time required to generate the micro code control signal, which is suitable for high performance microprocessors.

도1은 종래의 마이크로 프로세서 제어회로의 블럭도이다.1 is a block diagram of a conventional microprocessor control circuit.

도2는 본 발명의 마이크로 프로세서 제어회로의 블럭도이다.2 is a block diagram of a microprocessor control circuit of the present invention.

Claims (2)

프로그램 데이타를 저장하는 명령어 레지스터;An instruction register for storing program data; 상기 명령어 레지스터로부터의 프로그램 데이타를 디코딩하고, 제1제어신호 및 제2제어신호를 발생하기 위한 명령어 디코더;An instruction decoder for decoding program data from the instruction register and generating a first control signal and a second control signal; 상기 프로그램 데이타가 소정수의 마이크로 명령으로 이루어진 매크로 명령인 경우에, 상기 명령어 디코더로부터의 두번째부터 마지막 마이크로 코드 롬 어드레스를 입력받아 각각의 마이크로 코드 롬 어드레스에 해당하는 마이크로 코드 제어신호를 발생하고, 상기 명령어 레지스터로 하여금 프로그램 데이타를 입력할 것인지 말 것인지를 제어하기 위한 상기 제1제어신호의 발생을 위하여 상기 마지막 마이크로 코드 제어신호의 발생을 알리는 신호를 상기 명령어 디코더로 인가하는 명령어 코드 롬; 및When the program data is a macro instruction composed of a predetermined number of micro instructions, the second to last micro code ROM addresses are input from the command decoder to generate a micro code control signal corresponding to each micro code ROM address. A command code ROM for applying a signal informing the generation of the last micro code control signal to the command decoder for generation of the first control signal for controlling the command register to input program data or not; And 상기 명령어 디코더로부터의 첫번째 마이크로 코드 제어신호를 출력하거나, 상기 명령어 코드 롬으로부터의 두번째부터 마지막까지의 마이크로 코드 제어신호들을 선택하여 출력하도록 하기 위하여 상기 제2제어신호에 의해 동작이 제어되는 선택수단을 구비한 것을 특징으로 하는 마이크로 프로세서 제어회로.Selecting means for outputting the first microcode control signal from the command decoder or for selecting and outputting second to last microcode control signals from the command code ROM; Microprocessor control circuit, characterized in that provided. 제1항에 있어서, 상기 선택수단은 멀티플렉서인 것을 특징으로 하는 마이크로 프로세서 제어회로.2. The microprocessor control circuit according to claim 1, wherein said selecting means is a multiplexer.
KR1019970039769A 1997-08-21 1997-08-21 Microprocessor control circuit KR100488536B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039769A KR100488536B1 (en) 1997-08-21 1997-08-21 Microprocessor control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039769A KR100488536B1 (en) 1997-08-21 1997-08-21 Microprocessor control circuit

Publications (2)

Publication Number Publication Date
KR19990017020A KR19990017020A (en) 1999-03-15
KR100488536B1 true KR100488536B1 (en) 2005-08-24

Family

ID=37304167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039769A KR100488536B1 (en) 1997-08-21 1997-08-21 Microprocessor control circuit

Country Status (1)

Country Link
KR (1) KR100488536B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091132A (en) * 2000-03-13 2001-10-23 구자홍 Data processing unit in a micro processor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005283A (en) * 1985-03-25 1990-04-13 강진구 The interval adjustment circuit of the exercise of the character in the character display device
JPH0524632A (en) * 1991-07-22 1993-02-02 Shinko Electric Co Ltd Vibrating parts regulating and feeding device for flat and columnar shaped parts
KR930008604A (en) * 1991-10-16 1993-05-21 가나이 쯔또무 Microprocessors and Control Methods
JPH05298088A (en) * 1992-04-16 1993-11-12 Sumitomo Electric Ind Ltd Microcomputer
KR980010758A (en) * 1996-07-06 1998-04-30 문정환 Microprocessor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005283A (en) * 1985-03-25 1990-04-13 강진구 The interval adjustment circuit of the exercise of the character in the character display device
JPH0524632A (en) * 1991-07-22 1993-02-02 Shinko Electric Co Ltd Vibrating parts regulating and feeding device for flat and columnar shaped parts
KR930008604A (en) * 1991-10-16 1993-05-21 가나이 쯔또무 Microprocessors and Control Methods
JPH05298088A (en) * 1992-04-16 1993-11-12 Sumitomo Electric Ind Ltd Microcomputer
KR980010758A (en) * 1996-07-06 1998-04-30 문정환 Microprocessor

Also Published As

Publication number Publication date
KR19990017020A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
KR890010673A (en) Data processor and its processing control method
KR900006853A (en) Microprocessor
KR100488536B1 (en) Microprocessor control circuit
JPH1091430A (en) Instruction decoding device
JPH0612253A (en) Microcomputer
JPH05298088A (en) Microcomputer
JPH05143322A (en) Microcomputer
CA1270572A (en) Microprogram control device
JPS6240538A (en) Data processor
JPH1020959A (en) Low power consumption micro processor
JPH02199535A (en) Microprogram control
JPH04369723A (en) Micro program controller
JPH06103478B2 (en) Micro computer
KR100209233B1 (en) Decoder unit of high super-scalable microprocessor
JP2543589B2 (en) Data processing device
JPH0128416B2 (en)
JPH04355832A (en) Microprogram controller
JPH05120003A (en) Microcomputer
JPS6131895B2 (en)
JPH0683986A (en) Single chip microcomputer
JPH02253435A (en) Integrated circuit
JPH05303547A (en) Scsi controller
JPS60105048A (en) Microprogram control system
JPH05314049A (en) Channel device
JPS59191612A (en) Input and output designating system of sequence controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee