KR20010091132A - Data processing unit in a micro processor - Google Patents
Data processing unit in a micro processor Download PDFInfo
- Publication number
- KR20010091132A KR20010091132A KR1020000012501A KR20000012501A KR20010091132A KR 20010091132 A KR20010091132 A KR 20010091132A KR 1020000012501 A KR1020000012501 A KR 1020000012501A KR 20000012501 A KR20000012501 A KR 20000012501A KR 20010091132 A KR20010091132 A KR 20010091132A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- user
- instruction set
- control signal
- decoder
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
Abstract
Description
본 발명은 마이크로 프로세서(Micro Processor Unit:MPU)에 관한 것으로서, 특히 사용자가 데이터 연산부의 제어 신호를 주어진 자원 내에서 자유롭게 직접 구성하여 데이터 처리 속도를 향상시킬 수 있는 마이크로 프로세서의 데이터 연산 처리기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microprocessor (MPU), and more particularly, to a data processing processor of a microprocessor, in which a user can freely directly configure a control signal of a data operation unit within a given resource to improve data processing speed. .
마이크로 프로세서는 마이크로 컴퓨터의 중앙처리장치(CPU)를 고밀도 집적 (LSI:Large Scale Integration)화한 것으로 레지스터(register), 연산 회로, 제어 회로를 포함하며, 명령을 해독한 후 데이터를 연산하고, 제어 동작을 실행하는 연산 장치를 말한다.A microprocessor is a large scale integration (LSI) of a microcomputer's central processing unit (CPU), which includes registers, arithmetic circuits, and control circuits. Refers to a computing device that executes.
일반적으로, 마이크로 프로세서는 MPU로 불리며 한 개의 LSI로 집적돼 있지만 몇 개의 LSI에 분할되는 경우도 있으며 8 비트 MPU 또는 32 비트 MPU하는 식으로 비트 수와 함께 부르는 것이 보통이다.In general, microprocessors are called MPUs and are integrated into one LSI, but are sometimes divided into several LSIs, and are commonly referred to as bit numbers, such as 8-bit MPUs or 32-bit MPUs.
마이크로 프로세서는 종래 소프트웨어로 실행하고 있던 기능과 명령을 하드웨어로 실행하기 위한 복잡한 명령어 세트를 갖는 CISC(Complex Instruction Set Computer)와, 가급적 간단한 명령어 세트만을 사용해 하드웨어를 단순화한 RISC (Reduced Instruction Set Computer) 등이 있다.Microprocessors include a complex instruction set computer (CISC) that has a complex instruction set for executing functions and instructions that were previously executed by software, and a reduced instruction set computer (RISC) that simplifies hardware using only a simple instruction set. There is this.
한편, 마이크로 프로세서는 특정 데이터 연산을 수행하는 명령어를 각각 가지고 있다. 즉, 어떤 연산에 대응하는 명령어가 각각 한 가지씩 있는 것이다. 예를 들면, 두 입력 값을 더해서 저장할 때는 add, 뺄 때는 sub, 곱할 때는 mul 등 다양한 연산이 미리 정해져 있다.Microprocessors, on the other hand, have instructions to perform specific data operations. In other words, there is one instruction for each operation. For example, various operations such as add to store two input values, sub to subtract, and mul to multiply are predefined.
여기서, RISC 프로세서에 대한 규격(specification)을 다음 표 1과 같이 정의하도록 한다.Here, the specification for the RISC processor is defined as shown in Table 1 below.
이와 같은 규격을 갖는 경우에 있어서 명령어 집합(instruction set)의 한 예를 정의해 보면 다음과 같다.In the case of having such a specification, an example of an instruction set is defined as follows.
add $src, $dst : dst <= src + dstadd $ src, $ dst: dst <= src + dst
예) add $r1, $r2 : r2 <= r1 + r2Ex) add $ r1, $ r2: r2 <= r1 + r2
위의 명령어 add는 레지스터 r1에 저장된 값과 레지스터 r2에 저장된 값을 더한 후 레지스터 r2에 저장하는 명령어이다. 이와 같은 마이크로 프로세서의 데이터 연산 처리기의 명령어 집합의 예를 도 1에 나타내었다.The add command above adds the value stored in register r1 and the value stored in register r2 and stores it in register r2. An example of an instruction set of a data processor of such a microprocessor is shown in FIG. 1.
도 1을 참조하면, 레지스터 화일을 16 비트 * 16 비트로 설정했기 때문에 16 비트의 명령어 집합 중에서 레지스터를 선택하는데 필요한 비트 수는 총 8 비트가 된다. 이에 따라, 나머지 8 비트가 명령 코드(operation code :Opcode)가 된다.Referring to FIG. 1, since the register file is set to 16 bits * 16 bits, the number of bits required to select a register from the 16 bit instruction set is 8 bits in total. As a result, the remaining 8 bits become an operation code (Opcode).
또한, 마이크로 프로세서는 데이터 처리 속도를 향상시키기 위한 방법으로,하나의 명령을 여러 개의 독립된 실행 단계로 나누어 이들 단계를 차례로 실행시켜, 동시에 여러 개의 명령을 중첩시켜 병렬로 처리하는데, 이를 파이프 라인 처리 (pipeline processing)라 한다. 이러한 파이프 라인 처리에 따른 데이터 처리의 흐름을 도 2에 나타내었다.In addition, the microprocessor is a method for improving data processing speed, by dividing a single instruction into several independent execution steps and sequentially executing these steps, and simultaneously stacking and processing multiple instructions, and processing the pipeline in parallel. pipeline processing). 2 shows a flow of data processing according to the pipeline processing.
도 2를 참조하면, 명령을 처리함에 있어 명령의 추출(Fetch:F), 명령의 해석 (Decode:D), 명령의 실행(Execution:E), 명령의 실행 결과를 기록(Write:W)하는 네 단계로 나누어 차례로 실행시키면, 한 단계의 실행이 종료될 때마다 새로운 명령을 읽어 들여 동시에 네 개의 명령을 병렬로 실행시킬 수 있게 된다. 따라서, 데이터 처리 속도가 그만큼 빨라지게 된다.Referring to FIG. 2, in processing a command, an instruction extraction (Fetch: F), an instruction interpretation (Decode: D), an instruction execution (Eecution: E), and an instruction execution result (Write: W) are recorded. If you run it in four steps, each time one step is finished, you can read the new command and run the four commands in parallel at the same time. Therefore, the data processing speed becomes that much faster.
그런데, 종래의 데이터 연산 장치에 의하면, 데이터 연산에 관련된 명령어 집합은 정해져 있다. 이에 따라, 특정한 데이터 연산에 관련된 명령어들이 각각 존재하고 복잡한 알고리즘(algorithm)을 처리할 때에는 기존의 주어진 명령어들을 적절히 사용하여야 한다.By the way, according to the conventional data calculation apparatus, the instruction set related to data calculation is determined. Accordingly, each of the instructions related to a particular data operation exists, and the existing given instructions must be used appropriately when dealing with complex algorithms.
따라서, 이러한 종래의 연산 장치를 이용하여 프로그램을 작성하는 경우에는 표현하고자 하는 복잡한 알고리즘을 한정된 명령어 집합을 사용하여 처리해야 하므로, 많은 명령 실행 사이클(cycle)을 필요로 하게됨으로써, 데이터 처리 시간이 많이 걸리는 단점이 있다.Therefore, in the case of writing a program using such a conventional computing device, a complicated algorithm to be expressed must be processed using a limited instruction set, which requires a large number of instruction execution cycles, thereby increasing the data processing time. There is a disadvantage.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 사용자가 직접 데이터 연산부의 제어 신호를 주어진 자원 내에서 자유롭게 직접 구성하여 데이터처리 속도를 향상시킬 수 있는 마이크로 프로세서의 데이터 연산 처리기를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a data processing processor of a microprocessor that allows a user to freely directly configure a control signal of a data operation unit within a given resource to improve data processing speed. There is this.
도 1은 일반적인 마이크로 프로세서의 데이터 연산 처리기에 채용되는 명령어 집합의 예를 나타낸 도면.1 is a diagram showing an example of an instruction set employed in a data operation processor of a general microprocessor.
도 2는 일반적인 파이프 라인 처리에 따른 데이터 처리 흐름을 나타낸 도면.2 is a diagram illustrating a data processing flow according to general pipeline processing.
도 3은 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기를 개략적으로 나타낸 구성도.Figure 3 is a schematic diagram showing a data operation processor of the microprocessor according to the present invention.
도 4는 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기에 채용되는 사용자 정의 명령어 집합의 형식을 나타낸 도면.4 illustrates the format of a user-defined instruction set employed in a data operation processor of a microprocessor in accordance with the present invention.
도 5는 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기에서의, 사용자 정의 명령어 집합을 사용하여 데이터를 처리하는데 있어서, 데이터 흐름의 한 예를 나타낸 도면.5 illustrates an example of a data flow in processing data using a user defined instruction set in a data processing processor of a microprocessor in accordance with the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
300... 데이터 연산 처리기 301... 디코더300 ... Data Operation Processor 301 ... Decoder
302... 멀티플렉서 303... 데이터 연산 실행부302 ... Multiplexer 303 ... Data Operation Execution Unit
304... 내부 특정 레지스터 501... 제 1 곱셈 연산 모듈304 ... Internal specific register 501 ... First multiplication module
502... 덧셈/뺄셈 연산 모듈 503... 제 2 곱셈 연산 모듈502 ... Add / Subtract Modules 503 ... Second Multiplication Module
504... 쉬프터(shifter) 연산 모듈 505... 레지스터504 ... shifter operation module 505 ... register
상기의 목적을 달성하기 위하여 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기는,In order to achieve the above object, a data processing processor of a microprocessor according to the present invention,
데이터 연산을 처리하는 데이터 연산 실행부와;A data operation execution unit for processing data operations;
상기 데이터 연산 실행부에 제어 신호를 전달하는 멀티플렉서(multiplexer); 및A multiplexer for transmitting a control signal to the data operation execution unit; And
시스템으로부터 수신되는 명령어 집합을 해석하여, 그 수신된 명령어 집합이 일반 제어 명령어 집합인지, 사용자가 정의한 명령어 집합인지의 여부를 판단하여 상기 멀티플렉서에 그에 대응되는 제어 신호를 전달하는 디코더를 포함하는 점에 그 특징이 있다.And a decoder for interpreting the instruction set received from the system, determining whether the received instruction set is a general control instruction set or a user-defined instruction set, and transmitting a control signal corresponding to the multiplexer. It has its features.
여기서, 상기 사용자가 정의한 명령어 집합은 명령 코드 전달과 함께,Here, the user-defined command set, along with command code delivery,
그 명령 코드에 대응되는 사용자가 정의한 제어 신호 정보를 상기 디코더에 제공하는 제 1 사용자 정의 명령어 집합(spci)과,A first user defined instruction set (spci) for providing the decoder with user defined control signal information corresponding to the command code;
내부 특정 레지스터에 저장되어 있는 사용자가 정의한 제어 신호 정보를 상기 디코더에 제공하는 제 2 사용자 정의 명령어 집합(spcr)을 구비한다.And a second user defined instruction set (spcr) for providing the decoder with user defined control signal information stored in an internal specific register.
이와 같은 본 발명에 의하면, 사용자가 직접 데이터 연산부의 제어 신호를 주어진 자원 내에서 자유롭게 직접 구성한 사용자 정의 명령어 집합을 이용하여 데이터를 처리함으로써, 데이터 처리 속도를 향상시킬 수 있는 장점이 있다.According to the present invention as described above, the user can process the data using a user-defined command set that directly configures the control signal of the data operation unit directly within a given resource, thereby improving the data processing speed.
이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기를 개략적으로 나타낸 구성도이다.3 is a configuration diagram schematically illustrating a data operation processor of a microprocessor according to the present invention.
도 3을 참조하면, 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기 (300)는, 데이터 연산을 처리하는 데이터 연산 실행부(303)와, 상기 데이터 연산 실행부에 제어 신호를 전달하는 멀티플렉서(302) 및 시스템으로부터 수신되는 명령어 집합을 해석하여, 그 수신된 명령어 집합이 일반 제어 명령어 집합인지, 사용자가 정의한 명령어 집합인지의 여부를 판단하여 상기 멀티플렉서(302)에 그에 대응되는 제어 신호를 전달하는 디코더(301)를 포함한다. 또한, 도 3에서 참조번호 304는 사용자 정의 제어 신호 정보가 기록되어 있는 마이크로 프로세서의 내부 특정 레지스터를 나타낸다.Referring to FIG. 3, the data operation processor 300 of the microprocessor according to the present invention includes a data operation execution unit 303 for processing data operations, and a multiplexer 302 for transmitting a control signal to the data operation execution unit. And a decoder for analyzing a command set received from a system, determining whether the received command set is a general control instruction set or a user-defined instruction set, and transmitting a control signal corresponding to the multiplexer 302. 301). 3, reference numeral 304 denotes an internal specific register of the microprocessor in which user-defined control signal information is recorded.
그러면, 이상과 같은 구성을 갖는 마이크로 프로세서의 데이터 연산 처리기 (300)에서, 사용자 정의 명령어 집합을 사용하여 데이터를 처리하는 과정을 설명해 보기로 한다. 도 4는 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기에 채용되는 사용자 정의 명령어 집합의 형식을 나타낸 도면이고, 도 5는 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기에서의, 사용자 정의 명령어 집합을 사용하여 데이터를 처리하는데 있어서, 데이터 흐름의 한 예를 나타낸 도면이다.Next, a process of processing data using a user-defined instruction set in the data operation processor 300 of the microprocessor having the above configuration will be described. 4 is a diagram illustrating the format of a user-defined instruction set employed in the data processing processor of the microprocessor according to the present invention, and FIG. 5 is a diagram of a user-defined instruction set in the data processing processor of the microprocessor according to the present invention. A diagram showing an example of a data flow in processing data.
먼저, 도 4에 나타낸 바와 같이, 본 발명에 따른 마이크로 프로세서의 연산 처리기(300)에 채용되는 사용자 정의 명령어 집합은, 명령 코드(Opcode) 전달과 함께, 그 명령 코드(Opcode)에 대응되는 사용자가 정의한 제어 신호 정보(Immediatecontrol code)를 상기 디코더(301)에 제공하는 제 1 사용자 정의 명령어 집합 (spci)과, 상기 마이크로 프로세서의 내부 특정 레지스터(User-Defined Control Register)(304)에 저장되어 있는 사용자가 정의한 제어 신호 정보를 상기 디코더 (301)에 제공하는 제 2 사용자 정의 명령어 집합(spcr)을 구비한다.First, as shown in FIG. 4, the user-defined instruction set employed in the arithmetic processor 300 of the microprocessor according to the present invention includes a user corresponding to the instruction code (Opcode) along with the instruction code (Opcode) transfer. A first user-defined instruction set (spci) for providing defined control signal information (Immediatecontrol code) to the decoder (301) and a user stored in an internal specific register (User-Defined Control Register) 304 of the microprocessor. And a second user defined instruction set (spcr) for providing the control signal information defined by the decoder (301).
이와 같은 사용자 정의 명령어 집합(spci)(spcr)이 상기 디코더(301)에서 해석되면, 상기 디코더(301)가 데이터 연산 실행부(303)에 전달하는 제어 신호들은 사용자가 직접 정의한 제어 신호로 바뀌게 된다.When such a user-defined instruction set (spci) (spcr) is interpreted by the decoder 301, the control signals transmitted by the decoder 301 to the data operation execution unit 303 is changed to a control signal directly defined by the user. .
한편, 이러한 수행이 가능하기 위해서는 마이크로 프로세서의 데이터 연산 부분은 어떻게 구성되어 있으며, 그 제어 신호들은 어떻게 구성되어 있고, 그 제어 신호들의 조합에 따라 어떤 연산들이 가능한지 여부에 대한 정보가, 사용자에게 미리 제공되어 있어야 한다. 즉, 각 연산 모듈로 들어가는 멀티플렉서(302)의 제어 신호와 각 연산 모듈의 동작을 제어하는 신호들을 표로 정리한 다음, 그 표에 따라 제어 신호를 선택하여 인가하면, 주어진 모든 연산 모듈을 사용자가 직접 설정하여 사용할 수 있게 된다.On the other hand, in order to be able to perform such a method, the data operation part of the microprocessor is configured, how the control signals are configured, and information on what operations are possible according to the combination of the control signals is provided to the user in advance. Should be. That is, if the control signal of the multiplexer 302 entering each operation module and the signals controlling the operation of each operation module are arranged in a table, and then the control signal is selected and applied according to the table, the user directly applies all the given operation modules. It can be set and used.
그러면, 도 5를 참조하여 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기에서 구현 가능한 복잡한 연산의 한 예를 설명하기로 한다.Next, an example of a complex operation that can be implemented in the data operation processor of the microprocessor according to the present invention will be described with reference to FIG. 5.
도 5는 다음과 같은 연산을 처리하는데 있어서의 데이터 흐름을 나타낸 것이다.5 shows a data flow in processing the following operations.
r2 <= high(r1 ×r1) + low(shift(r2) ×r2)r2 <= high (r1 × r1) + low (shift (r2) × r2)
이 연산은 사용자 정의 명령어 집합을 이용하여This operation uses a user-defined instruction set
spci r1, r2;spci r1, r2;
또는or
spcr r1, r2;spcr r1, r2;
로 구현이 가능하다. 즉, 이와 같은 사용자 정의 명령어 집합을 이용하여, 도 4의 spci 사용자 정의 명령어 집합의 제어 코드(Immediate control code) 또는 spcr 사용자 정의 명령어 집합의 제어 코드 저장 레지스터(user-defined control register)에 사용자가 직접 제어 신호를 선택하여 인가함으로써, 데이터 처리 속도를 향상시킬 수 있다.Can be implemented. That is, using the user-defined instruction set, the user directly directly into the control code of the spci user-defined instruction set of FIG. 4 or the user-defined control register of the spcr user-defined instruction set. By selecting and applying the control signal, the data processing speed can be improved.
즉, 레지스터(505) r1의 데이터가 제 1 곱셈 연산 모듈(501)에 전달되고, 그 제 1 곱셈 연산 모듈(501)의 연산 결과는 덧셈/뺄셈 연산 모듈(502)에 전달된다. 한편, 레지스터(505) r2의 데이터는 쉬프터 연산 모듈(504)과 제 2 곱셈 연산 모듈 (503)에 전달된다. 또한, 상기 쉬프터 연산 모듈(504)의 연산 결과가 상기 제 2 곱셈 연산 모듈(503)에 전달된다. 이에 따라, 상기 제 2 곱셈 연산 모듈(503)의 연산 결과는 상기 덧셈/뺄셈 연산 모듈(502)에 전달되고, 그 덧셈/뺄셈 연산 모듈(502)의 연산 결과는 레지스터(505)의 r2에 기록된다.That is, the data of the register 505 r1 is transferred to the first multiplication operation module 501, and the operation result of the first multiplication operation module 501 is transferred to the addition / subtraction operation module 502. On the other hand, the data of the register 505 r2 is transferred to the shifter arithmetic module 504 and the second multiplication arithmetic module 503. In addition, the operation result of the shifter operation module 504 is transmitted to the second multiplication operation module 503. Accordingly, the operation result of the second multiplication operation module 503 is transmitted to the addition / subtraction operation module 502, and the operation result of the addition / subtraction operation module 502 is written to r2 of the register 505. do.
한편, 도 5에서 처리되는 이러한 연산을 사용자 정의 명령어 집합이 아닌, 종래의 정해진 명령어 집합을 이용하여 연산하면 다음과 같이 6 사이클의 연산을 수행하여야 한다.On the other hand, if the operation is processed in FIG. 5 using a conventionally defined instruction set, rather than a user-defined instruction set, six cycles of operation must be performed as follows.
mul r1, r1;mul r1, r1;
st mh, r1;st mh, r 1;
sft r2, r3;sft r2, r3;
mul r3, r2;mul r3, r2;
st m1, r2;st m1, r2;
add r1, r2;add r1, r2;
여기서, mul은 곱셈 연산을 나타내고, st는 레지스터에 데이터 기록을 나타낸다. 또한 sft는 쉬프트 연산을 나타내고, add는 덧셈 연산을 나타낸다.Where mul represents a multiplication operation and st represents a data write to a register. In addition, sft represents a shift operation and add represents an addition operation.
이와 같이, 본 발명에 따른 사용자 정의 명령 집합을 이용하여 연산을 수행하면, 그 데이터 처리 속도가 빨라지게 된다. 또한, 이러한 연산이 반복적으로 수행된다면 그 데이터 처리 속도는 더욱 차이가 나게 될 것이다.As such, when the operation is performed using the user-defined command set according to the present invention, the data processing speed becomes faster. Also, if this operation is performed repeatedly, the data processing speed will be more different.
이상의 설명에서와 같이 본 발명에 따른 마이크로 프로세서의 데이터 연산 처리기는, 사용자가 직접 데이터 연산부의 제어 신호를 주어진 자원 내에서 자유롭게 직접 구성한 사용자 정의 명령어 집합을 이용하여 데이터를 처리함으로써, 데이터 처리 속도를 향상시킬 수 있는 장점이 있다.As described above, the data processing processor of the microprocessor according to the present invention improves data processing speed by processing data using a user-defined instruction set in which a user directly configures a control signal of a data operation unit within a given resource. There is an advantage to this.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000012501A KR20010091132A (en) | 2000-03-13 | 2000-03-13 | Data processing unit in a micro processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000012501A KR20010091132A (en) | 2000-03-13 | 2000-03-13 | Data processing unit in a micro processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010091132A true KR20010091132A (en) | 2001-10-23 |
Family
ID=19654625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000012501A KR20010091132A (en) | 2000-03-13 | 2000-03-13 | Data processing unit in a micro processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010091132A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111610435A (en) * | 2020-05-22 | 2020-09-01 | Oppo广东移动通信有限公司 | Control circuit, chip and control method for controlling clock gating unit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05120007A (en) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | Programmable controller |
| KR930008604A (en) * | 1991-10-16 | 1993-05-21 | 가나이 쯔또무 | Microprocessors and Control Methods |
| US5440701A (en) * | 1991-08-21 | 1995-08-08 | Matsushita Electric Industrial Co., Ltd. | For shortening an instruction code length |
| KR19990017020A (en) * | 1997-08-21 | 1999-03-15 | 윤종용 | Microprocessor control circuit |
| KR19990046225A (en) * | 1998-11-20 | 1999-07-05 | 조경연 | CPU with extended commands |
-
2000
- 2000-03-13 KR KR1020000012501A patent/KR20010091132A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440701A (en) * | 1991-08-21 | 1995-08-08 | Matsushita Electric Industrial Co., Ltd. | For shortening an instruction code length |
| KR930008604A (en) * | 1991-10-16 | 1993-05-21 | 가나이 쯔또무 | Microprocessors and Control Methods |
| JPH05120007A (en) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | Programmable controller |
| KR19990017020A (en) * | 1997-08-21 | 1999-03-15 | 윤종용 | Microprocessor control circuit |
| KR19990046225A (en) * | 1998-11-20 | 1999-07-05 | 조경연 | CPU with extended commands |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111610435A (en) * | 2020-05-22 | 2020-09-01 | Oppo广东移动通信有限公司 | Control circuit, chip and control method for controlling clock gating unit |
| CN111610435B (en) * | 2020-05-22 | 2022-06-10 | Oppo广东移动通信有限公司 | Control circuit, chip and control method for controlling clock gating unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10469397B2 (en) | Processors and methods with configurable network-based dataflow operator circuits | |
| US5870598A (en) | Method and apparatus for providing an optimized compare-and-branch instruction | |
| KR100279784B1 (en) | Processing unit | |
| US6061783A (en) | Method and apparatus for manipulation of bit fields directly in a memory source | |
| US20020169942A1 (en) | VLIW processor | |
| US9141386B2 (en) | Vector logical reduction operation implemented using swizzling on a semiconductor chip | |
| EP1267257A2 (en) | Conditional execution per data path slice | |
| JPH09311786A (en) | Data processor | |
| CN1973260A (en) | Apparatus and method for asymmetric dual path processing | |
| US9965275B2 (en) | Element size increasing instruction | |
| EP1267258A2 (en) | Setting up predicates in a processor with multiple data paths | |
| JPH0728761A (en) | Asymmetrical vector multiprocessor | |
| US6064818A (en) | Straight path optimization for compilers | |
| EP1267255A2 (en) | Conditional branch execution in a processor with multiple data paths | |
| CN107851016B (en) | Vector arithmetic instructions | |
| JP3756410B2 (en) | System that provides predicate data | |
| JP3212213B2 (en) | Data processing device | |
| Dewangan et al. | Design and Implementation of 32 bit MIPS based RISC Processor | |
| KR100267089B1 (en) | Single instruction multiple data processing with combined scalar/vector operations | |
| US6757819B1 (en) | Microprocessor with instructions for shifting data responsive to a signed count value | |
| KR20010091132A (en) | Data processing unit in a micro processor | |
| KR19980018071A (en) | Single instruction multiple data processing in multimedia signal processor | |
| US7039790B1 (en) | Very long instruction word microprocessor with execution packet spanning two or more fetch packets with pre-dispatch instruction selection from two latches according to instruction bit | |
| JPH08272611A (en) | Microprocessor | |
| JP2000284962A (en) | Microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |