KR100488117B1 - 이중 버스 구조를 이용한 데이터 처리장치 - Google Patents

Abstract

본 발명은 시스템의 데이터 처리에 관한 것으로, 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치는, 시스템의 모든 동작을 제어하고, 처리하는 중앙처리장치와; 상기 중앙처리장치가 직접 주변장치로부터의 데이터를 로딩하여 저장하고, 처리할 수 있도록 하는 메모리와; 상기 중앙처리장치의 제어에 의하여 명령을 수행하여 동작하는 주변장치와; 상기 주변장치의 동작을 위하여 주변장치의 데이터를 로딩하여 저장하는 전송 제어기와; 상기 전송 제어기가 주변장치로부터 로딩한 데이터를 저장하여, 중앙처리장치가 그 데이터를 로딩하여 처리할 수 있도록 하는 이중 포트 램과; 상기 주변장치와 전송제어기와 이중 포트 램간의 데이터를 이동시키는 제 2버스와; 상기 중앙처리장치와, 이중 포트 램과, 메모리와, 주변장치간의 데이터를 이동시키는 제 1버스를 포함하여 구성된다.

이 같은 본 발명에 의하면, 하나의 데이터 버스를 사용할 때, 주변장치로부터 데이터를 로딩하여 메모리에 저장하는 양이 많으면 중앙처리장치가 메모리로부터 데이터를 로딩하여 처리하는 양이 적어져서 시스템의 성능이 저하될 수 있었던 것을, 데이터버스를 이중으로 하여 데이터를 주변장치로부터 로딩하여 메모리에 저장하는 것을 양분하여, 중앙처리장치가 메모리로부터 데이터를 로딩하여 처리할 수 있는 데이터의 양을 충분히 공급하여 성능을 향상시킬 수 있는 효과가 기대된다.

Description

이중 버스 구조를 이용한 데이터 처리장치{Using Dual Bus Structure for Data Management system}

본 발명은 중앙처리장치(CPU)와 메모리와 주변장치로 구성된 일반적인 제어회로의 버스 구조에 관한 것으로서, 특히 메모리와 주변장치간의 데이터 전송이 빈번하고 중앙처리장치에서 상기 데이터를 이용한 프로세스를 계속해서 빠른 속도로 수행해야 하는 경우 중앙처리장치의 버스를 일반 데이터 처리용 버스와 고속 데이터 이동용 버스로 구분하는 이중버스 구조를 이용한 데이터 처리방법에 관한 것이다.

종래의 데이터 처리방법은 도 1과 같으며, 도 1은 시스템의 데이터 처리 장치의 구조를 나타내는 종래의 버스 구조를 나타내는 블록도이다.

도 1을 참조하면, 일반적인 제어회로는 회로의 전반적인 제어 및 처리를 담당하는 중앙처리장치(10)와, 상기 중앙처리장치(10)가 처리할 데이터를 저장해 두는 메모리(20)와, 상기 메모리(20)에 상기 중앙처리장치(10)가 처리할 데이터를 저장시키는 직접 메모리 엑세스(DMA; Direct Memory Access) 제어기(30)와, 상기 직접 메모리 엑세스 제어기(30)가 상기 메모리(20)에 저장하기 위한 데이터를 읽어오는 각종 주변장치(40)와, 상기 중앙처리장치(10), 메모리(20), 직접 메모리 엑세스 제어기(30), 주변장치(40)간의 데이터 이동을 관할하는 데이터 버스(Data Bus)(50)를 포함하여 구성된다.

상기와 같이 구성되는 종래의 데이터 처리방법을 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.

도 1을 참조하면, 종래의 데이터를 처리하는 방법은 크게 두 가지로 설명할 수 있는데, 먼저 중앙처리장치(10)가 데이터의 이동을 관장할 수 있는데, 중앙처리장치(10)가 주변장치(40)의 데이터를 데이터버스(50)를 이용하여 로딩하여 메모리(20)에 저장하고(*1), 상기 메모리에 저장한 데이터가 정해진 양으로 쌓이면, 상기 중앙처리장치(10)에서 데이터버스(50)를 이용하여 데이터를 로딩하여(*3) 처리하게 된다.

또한, 상기 직접메모리 엑세스 제어기(30)가 데이터의 이동을 관장하는 방법이 있는데, 주변장치(40)의 데이터를 상기 직접메모리 엑세스 제어기(30)가 데이터버스(50)를 이용하여 로딩하고, 상기 메모리(20)에 저장시키면(*2), 상기 중앙처리장치(10)는 데이터버스(50)를 이용하여 상기 메모리(20)의 데이터를 로딩하여(*3) 처리하게 된다.

그러나, 종래의 데이터 처리방법은, 두 가지의 방법 모두 데이터를 최종적으로 처리하는 방법은 데이터버스를 이용하여 중앙처리장치가 메모리로부터 데이터를 로딩하여 처리하는데, 주변장치의 데이터를 메모리에 저장하는 것과, 메모리의 데이터를 로딩하여 처리하는 것이 하나의 데이터버스를 사용하므로, 동시에 수행될 수 없어서, 데이터를 메모리로 이동시키는 양 커지면, 그만큼 한정된 데이터 버스를 이용하여 데이터를 로딩하여 처리하는 양은 적어져서 시스템 전체의 성능이 저하되게 된다.

상기와 같은 문제를 해결하기 위해서, 본 발명은 주변장치의 데이터를 이동시키는 버스를 두개로 하여, 데이터를 메모리로 이동시킬 때 데이터 버스를 차지하는 양을 분산시키고, 주변장치로부터의 데이터를 임시로 저장할 수 있는 이중 포트 램을 추가하여, 특히 주변장치에 의한 데이터버스의 점유율이 높은 시스템에서 중앙처리장치가 데이터를 로딩하여 처리하는 빈도수를 증가시켜 시스템의 성능을 향상시키는 이중 버스 구조를 이용한 데이터 처리장치를 제공함에 그 목적이 있다.

본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치는,

시스템의 모든 동작을 제어하고, 처리하는 중앙처리장치와;

상기 중앙처리장치가 직접 주변장치로부터의 데이터를 로딩하여 저장하고, 처리할 수 있도록 하는 메모리와;

상기 중앙처리장치의 제어에 의하여 명령을 수행하여 동작하는 주변장치와;

상기 주변장치의 동작을 위하여 주변장치의 데이터를 로딩하여 저장하는 전송 제어기와;

상기 전송 제어기가 주변장치로부터 로딩한 데이터를 저장하여, 중앙처리장치가 그 데이터를 로딩하여 처리할 수 있도록 하는 이중 포트 램과;

상기 주변장치와 전송제어기와 이중 포트램간의 데이터를 이동시키는 제 2버스와;

상기 중앙처리장치와, 이중 포트 램과, 메모리와, 주변장치간의 데이터를 이동시키는 제 1버스를 포함하여 구성되는 것을 특징으로 한다.

바람직하게, 상기 이중 포트 램은 인덱스정보를 각각 포함하고, 제 2버스를 통한 주변장치의 데이터의 이동 및 제 1버스를 통한 중앙처리장치에서의 데이터 로딩을 하는 다수의 블록으로 구성되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치의 구조를 나타내는 블록도이고, 도 3은 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치에서의 두개의 데이터 버스를 이용하여 이중 포트 램을 제어하는 방법을 나타낸 블록도이다.

도 2를 참조하면, 제어회로의 전반적인 제어 및 처리를 담당하는 중앙처리장치(100)와, 상기 중앙처리장치(100)가 처리할 데이터를 저장해 두는 메모리(200)와, 상기 중앙처리장치(100)가 처리할 데이터를 가지고 있는 주변장치(400)와, 상기 주변장치(400)의 데이터를 로딩하여 이중 포트 램에 저장시키는 전송제어기(300)와, 상기 전송제어기(300)로부터 주변장치(400)의 데이터를 전송 받아 저장하는 이중 포트 램(500)과, 상기 중앙처리장치(100)와 메모리(200)와 이중 포트 램(500)과 주변장치(400)간의 데이터 이동을 관장하는 제 1버스(600)와, 상기 이중 포트 램(500)과, 상기 전송제어기(300)와 주변장치(400)의 데이터 이동을 관장하는 제 2버스(700)를 포함하여 구성된다. 여기서 전송 제어기는 직접 메모리 엑세스 제어기를 포함할 수 있다.

한편 상기 이중 포트 램(500)은 다수의 블록으로 구성되어 있으며, 각각의 블록은 인덱스를 포함하여 구성되어 있다.

상기와 같이 구성되는 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2 및 도 3을 참조하면, 상기 전송제어기(300)가 주변장치(400)의 데이터를 제 2버스(700)를 이용하여 로딩하고, 상기 로딩한 데이터를 다시 제 2버스(700)를 이용하여 이중 포트 램(500)에 저장한다(#1).

상기 이중 포트 램(500)은 도 3과 같은 구조를 가지고 두개의 버스에 의해 제어되는데, 인덱스를 가진 여러 개의 블록(N개의 블록, N개의 인덱스)을 포함하고 있다. 도 3을 참조하면, 제 2버스(700)를 이용하여 동작되는 제어기루프에 의하여 주변장치(400)의 데이터가 저장되기 위해서는 제어기 인덱스 체크& 저장라인에서 상기 이중 포트 램(500)의 각 블록에 인덱스를 검사하여, 데이터를 저장할 수 있는가를 체크하고, 비어있는 블록에 데이터를 저장하고, 상기 데이터를 저장한 블록의 인덱스에 데이터가 저장되어 있음을 나타내는 플래그를 세팅하여 나타낸다.

한편, 제 1버스(600)를 이용하여 동작하는 중앙처리장치 루프는 상기 이중 포트 램(500)의 각 블록의 인덱스를 중앙처리장치 인덱스체크&삭제라인을 이용하여 체크하고, 인덱스에 데이터가 저장되었음을 나타내는 플래그가 세팅되어 있으면, 데이터를 로딩하여 메모리(200)에 저장하고, 로딩한 블록의 데이터를 삭제하고, 플래그도 삭제하여 다시 데이터가 저장될 수 있도록 한다.

이때, 상기 제어기 루프와 중앙처리장치 루프의 속도의 차이 때문에, 많은 양의 데이터가 상기 이중 포트 램(500)에 저장되었는데도, 중앙처리장치(100)가 빨리 데이터를 로딩하여 처리하지 못하면, 상기 이중 포트 램(500)의 풀(FULL)현상이 일어날 수 있어서, 별도의 인터럽트를 사용하여 중앙처리장치(100)에 알리는 방법을 취할 수 있다. 그러나, 이것은 처음 시스템을 설계할 때 이중 포트 램(500)의 데이터를 저장할 수 있는 블록의 수(블록 N)와 각 블록의 메모리를 얼마나 저장할 수 있는가를 시스템 환경에 맞도록 미리 설정하여 방지할 수 있다.

상기와 같이 동작하는 이중 포트 램(500)에 데이터가 저장되면, 상기 중앙처리장치(100)에서 제 1버스(600)를 이용하여 데이터를 로딩하여(#2), 상기 메모리(200)에 저장하고(#3), 상기 메모리(200)에 정해진 양의 데이터가 저장되면, 상기 중앙처리장치는 메모리(200)의 데이터를 로딩하여(#6) 처리한다.

한편, 상기 중앙처리장치를 이중 포트 램(500)을 거치지 않고, 제 1버스(600)를 통하여 직접 주변장치(400)로부터 데이터를 로딩하여(#4), 메모리(200)에 저장하고(#5), 정해진 양의 데이터가 메모리(200)에 저장되면, 다시 데이터를 로딩하여(#6) 처리한다.

이상에서 설명한 바와 같이, 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치는, 기존의 데이터 버스 하나만을 이용한 시스템에서는 주변장치로부터 데이터를 로딩하여 메모리에 저장하는 양이 많을 때, 중앙처리장치가 그만큼 데이터버스를 이용하여 메모리로부터 데이터를 로딩하여 처리하는 양이 적어져서 시스템의 성능이 저하될 수 있었던 것을, 데이터버스를 이중으로 하여 데이터를 주변장치로부터 로딩하여 메모리에 저장하는 것을 분산시켜서, 중앙처리장치가 메모리로부터 데이터를 로딩하여 처리할 수 있는 데이터의 양을 충분히 공급하여 시스템의 성능을 향상시킬 수 있는 효과가 있다.

도 1은 종래의 시스템의 데이터 처리 장치의 구조를 나타내는 블록도.

도 2는 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치의 구조를 나타내는 블록도.

도 3은 본 발명에 따른 이중 버스 구조를 이용한 데이터 처리장치에서의 두개의 데이터 버스를 이용하여 이중 포트 램을 제어하는 방법을 나타낸 블록도.

<도면에 주요부분에 대한 간단한 설명>

10, 100 : 중앙처리장치 20, 200 : 메모리

30 : 직접 메모리 엑세스 제어기 40, 400 : 주변장치

50, 600, 700 : 데이터 버스 300 : 전송 제어기

500 : 이중 포트 램

Claims (2)

1. 시스템의 모든 동작을 제어 및 처리하는 중앙처리장치와; 상기 중앙처리장치가 직접 주변장치로부터의 데이터를 로딩하여 저장하고, 처리할 수 있도록 하는 메모리와; 상기 중앙처리장치의 제어에 의하여 명령을 수행하여 동작하는 주변장치와; 상기 주변장치의 동작을 위하여 주변장치의 데이터를 로딩하여 저장하는 전송 제어기가 포함되는 데이터 처리장치에 있어서,

   상기 전송 제어기가 주변장치로부터 로딩한 데이터를 저장하여, 중앙처리장치가 그 데이터를 로딩하여 처리할 수 있도록 하는 이중 포트 램과;

   상기 중앙처리장치와, 이중 포트 램과, 메모리와, 주변장치간의 데이터를 이동시키는 제 1버스와;

   상기 주변장치와 전송제어기와 이중 포트 램간의 데이터를 이동시키는 제 2버스를 포함하여 구성되며,

   상기 이중 포트 램은 인덱스정보를 각각 포함하고, 상기 제 2버스를 통한 주변장치의 데이터의 이동 및 상기 제 1버스를 통한 중앙처리장치에서의 데이터 로딩을 하는 다수의 블록으로 구성되는 것을 특징으로 하는 이중 버스 구조를 이용한 데이터 처리장치.
2. 삭제