KR100482890B1 - 중앙 커넥션필드를 갖는 메모리 배열 - Google Patents

중앙 커넥션필드를 갖는 메모리 배열 Download PDF

Info

Publication number
KR100482890B1
KR100482890B1 KR10-2001-0068943A KR20010068943A KR100482890B1 KR 100482890 B1 KR100482890 B1 KR 100482890B1 KR 20010068943 A KR20010068943 A KR 20010068943A KR 100482890 B1 KR100482890 B1 KR 100482890B1
Authority
KR
South Korea
Prior art keywords
connection field
field
lines
cell
primary
Prior art date
Application number
KR10-2001-0068943A
Other languages
English (en)
Other versions
KR20020036712A (ko
Inventor
브록스마틴
카이저로베르트
페펄카를-페터
자비냐크도미니퀘
슈나이더헬무트
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20020036712A publication Critical patent/KR20020036712A/ko
Application granted granted Critical
Publication of KR100482890B1 publication Critical patent/KR100482890B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 중앙에 커넥션필드(connection field)를 갖는 하나의 메모리 배열에 관한 것으로, 중앙 커넥션필드는 링 형태로 셀필드(cell field)로부터 메모리 셀에 의하여 둘러싸여 있어, 메모리 배열을 특히 그 종횡비가 2:1의 적합한 경제적인 비율로 제공하고 있으며, 중앙 커넥션필드에는 우선적으로 모든 주변 개폐장치가 배치되므로써 주변 개폐장치와 상이한 셀필드 사이에 러닝 타임(running time)차이가 상대적으로 적어지게 된다.

Description

중앙 커넥션필드를 갖는 메모리 배열{MEMORY ARRAY WITH CENTRAL CONNECTION FIELD}
본 발명은 중앙에 커넥션필드를 갖는 메모리의 배열에 관한 것이다. 반도체 메모리는 일반적으로 소규모의 규칙적인 셀유닛(cell unit)으로 구성되어 있다.(예를 들어, 256 MB의 DRAM은 4MB의 단위로 되어 있다).
이와 같은 셀유닛은 256 MB에서 종종 64 MB로 나타나는 광의의 배열 방식으로 정리할 수 있다. 그리고 256 M-DRAM에서는 이러한 4개의 셀필드가 한 블록 위에 배치되어야 하므로, 종종 두 개의 셀필드가 나란히 병렬로 배열되어 있으며, 두 개의 병렬 셀필드 사이에는 하나의 커넥션필드가 형성 되어있다.
상기 커넥션필드에는 본드 패드(bond pad)가 셀필드의 개폐 구성요소(switch element)와 연결되어, 다른 확장 개폐장치를 연결하는 역할을 한다. 각각의 셀필드는 일반적으로 2:1의 종횡비 (aspect ratio)로 되어 있고, 그리고 커넥션필드가 상대적으로 소규모이기 때문에, 예를 들어 256 MB DRAM에서는 4개의 셀필드만으로 전체의 종횡비가 2:1이 되는 결과를 낳는다. 8개의 셀필드가 들어가야 하는 512 M DRAM (512M=8×64M)에 대하여서는, 최신기술에서 기술하는 다음과 같은 두 가지 방법이 있다.
a) 4개의 셀필드를 병렬로 나란히 연결하거나
b) 4개의 셀필드를 각각 2 ×2 배열로 커넥션필드의 양쪽 측면부에 설치한다.
상기의 두 가지 배열방법은 그 종횡비가 4:1(a의 경우) 또는 1:1(b의 경우)로 비효율적이다. 이러한 종횡비로는 칩의 크기에 따라 표준형 케이스에 적절하게 맞지 아니할 수도 있다.
본 발명의 목적은 메모리 영역이 유연한 구조를 가질 수 있도록 커넥션필드를 중앙에 설치하여, 셀필드를 원형으로 주위에 설치될 수 있게 함으로써 다수의 셀필드를 아주 간편하게 배열할 수 있도록 하는 데 있다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명한다. 도 1은 외부 형태가 사각형으로 된 구조를 갖는 메모리 배열을 보여주고 있다. 메모리 배열의 축 모서리 (24)는 메모리 배열의 횡단 모서리(25) 보다 그 길이가 거의 2배에 달한다. 따라서, 그 종횡비가 대략 2:1이 되어 표준형 케이스에서의 메모리 배열이 적정하게 된다.
상기 본 종횡비는 예를 들어, 그 메모리가 128 메가 바이트, 512 메가 바이트, 2 기가 바이트 등인 경우에 적용된다. 메모리 배열의 외부 형태에 기인하여, 예를 들어 512 메가바이트 디램을 최신 구조가 아닌, 기술적으로 한 세대 이전 모델의 표준형 케이스에 설치할 수 있다.
메모리 배열의 중앙부에는 사각형으로 형성되는 커넥션필드(1)가 설치되어 있다. 커넥션필드(1)의 횡단축 대 길이축에 대한 종횡비는 2:1로 나타나 있다. 커넥션필드(1)에는 병렬 형태로 설치된 본드 패드(14)가 놓여 있다. 본드 패드(14)는 본드 패드에서 케이스의 연결핀으로 유입되는 본드 와이어(bond wire)를 연결하는 역할을 하며 본드 패드는 개폐기 및 셀필드에 접합되어 있다. 15, 16, 17, 18, 19, 20번 라인은 각각 평행하며 커넥션필드(1)의 횡단 모서리 및 축 모서리에 대하여 일정한 간격으로 배열된다.
기술하는 실시예에서는 1차 및 2차 라인(15, 16)이 커넥션필드(1)의 상부 횡단 모서리에 대하여 일정한 간격으로 배열되고, 또한 1차 및 2차 라인(15, 16)은 상호간 일정한 간격으로 되어 있고, 대칭적으로 두 개의 축 모서리에 대하여 각각 동일한 거리를 나타내고 있다.
계속하여 1차 및 2차 라인 (15, 16)에 대하여 좌우 대칭 형태로 커넥션필드 (1)에 배열된 3차 및 4차 라인(17, 18)이 구성된다. 5차 및 6차 라인 (19, 20)은 본드 패드(14)로부터 일정한 간격으로 축 모서리 부에 평행하게 배열된다. 5차 및 6차 라인 (19, 20)은 1차 및 2차 그리고 3차 및 4차 라인(15, 16, 17, 18)에 대하여 일정한 간격을 유지하는 중간범위에 배열된다.
이와 같은 방법으로 본드 패드(14)의 대칭 배열이 가능하게 된다. 따라서 본드 패드(14)가 본드 와이어와 함께 용접될 수 있도록 상대적으로 많은 공간을 확보하게 되며, 추가적으로 셀필드가 거의 동일한 간격으로 본드 패드 주위에 배열되게 된다. 그러나 다른 방법의 배열, 예를 들어, 병렬식 배열도 가능하다.
커넥션필드(1)에는 링 형태로 1차, 2차, 3차, 4차, 5차, 6차, 7차, 8차의 셀필드(2, 3, 4, 5, 6, 7, 8, 9)가 주위에 놓여지며, 동시에 셀필드가 커넥션필드(1)에 상응하는 크기 및 형태로 구성된다. 하나의 셀필드는 메모리 셀을 갖는 매트릭스 형태의 메모리 영역을 보여주고 있다.
더욱이 커넥션필드(1)의 축 및 횡단 모서리에는 각각 하나의 셀필드가 배열되어, 각 두 개의 셀필드(5,9)가 각 하나의 횡단 모서리와 함께 커넥션필드(1)의 상부 또는 하부의 횡단모서리에 접하게 된다. 그리고 4차 및 8차의 셀필드(5, 9)의 축 모서리와 커넥션필드(1)는 일직선상에 놓여있게 된다. 2차 및 6차의 셀필드(3, 7)는 각각 측면 모서리와 함께 커넥션필드(1)의 측면 모서리 부분에 접하게 되고, 동시에 2차 및 6차 셀필드(3, 7)에 동일한 방법으로 배열되어 2차 및 6차 셀필드의 횡단 모서리 및 커넥션필드(1)의 횡단모서리가 각각 일직선을 형성한다.
모서리 부분에는 1차, 3차, 5차, 및 7차의 셀필드(2, 4, 6, 8)가 이러한 방법으로 배열되며, 셀필드의 외부 모서리가 사각형의 형태를 갖게 된다. 셀필드(2∼9)는 동일하게 배치된다.
각각의 셀필드 행 선택 와이어(12)를 갖는 하나의 행 디코더(row decoder)(10) 및 열 선택 와이어(13)를 갖는 하나의 열 디코더(column decoder)(11)가 있다. 행 또는 열 디코더(10, 11)는 셀필드에 개별적으로, 메모리 셀은 각각의 행 선택 와이어(12) 및 열 선택 와이어(13)의 각 교점에 놓여있는 메모리 셀에 연결되어 있다.
각각의 행 디코더(10) 및 열 디코더(11)는 전기적으로 본드 패드(14)와 접속되어 있다. 행 디코더(10)는 축 모서리를 따라 각각의 셀필드에 배치된다. 열 디코더(11)는 횡단 모서리에 접하면서, 각각의 셀필드에 배열된다. 행 디코더(10) 및 열 디코더(11)는 항상 하나의 셀필드나 커넥션필드(1)에 접하고 있는 모서리에 놓여있게 된다.
따라서, 행 디코더(10) 및 열 디코더(11)가 커넥션필드(1)에 상대적으로 가깝게 위치하게 되어, 행 디코더(10) 및 열 디코더(11)와 본드 패드(14) 및 주변 개폐기(23) 사이의 신호통로가 상대적으로 짧게 된다.
커넥션필드(1)에는 본드 패드(14) 또는 셀필드와 전기적으로 접속되어 있는 다수의 주변 개폐장치(23)가 있다. 주변 개폐 장치들로는, 예를 들어 메모리 배열을 사용하는데 필수적인 증폭장치, 컨트롤 로직(control-logic) 그리고 기타 개폐기를 장치할 수 있다.
도 2는 도 1의 메모리 배열과 비교하여, 지금까지의 셀필드(2 내지 9)가 1차 및 2차 하부 셀필드(21, 22)로 분배되는 메모리 배열의 다른 실시예를 보여 주고 있다. 각각의 하부 셀필드(21, 22)는 자체적으로 하나의 열 디코더(11)를 나타내고 있다.
각각의 셀필드(2 내지 9)가 하나의 행 디코더(10)와 두 개의 열 디코더를 갖게 된다. 그럼으로써 행 선택 와이어에 있는 데이터의 접근이 빨라지게 된다. 왜냐하면 비트 와이어(bit wire)가 짧아지기 때문이다.
셀필드(2 내지 9)는 도 1의 실시예에 동일하게 링 형태로 커넥션필드(1) 주위에 배치된다. 도 1과 비교하여 기타 상이한 점은 커넥션필드(1)에 있는 본드 패드(14)의 배열에 있다.
본드 패드(14)의 1차, 2차, 3차, 4차 라인 (15, 16, 17, 18)은 도 1에 상응하게 배치된다. 5차, 6차 라인(19, 20)은 경우에 따라 축 모서리에 평행하게 배열되나, 측면부 모서리와는 아주 작은 간격으로 놓여 있게 되고, 1차, 2차, 3차 및 4차 라인(15, 16, 17, 18)과 축 모서리 사이에 배열된다. 또한 커넥션필드(1)에는 주변 개폐장치(23)가 구성된다.
도 3은 각각의 셀필드(2 내지 9)가 도 2의 실시예와 동일하게 1차 및 2차 하부 셀필드(21, 22)에 분배되어 있는 메모리 배열의 다른 실시예를 보여 주고 있다. 그러나 이 실시예에서는 각각의 셀필드(2 내지 9)가 축 모서리를 따라 행 디코더를 갖게 된다. 추가적으로 각각의 행 디코더(10)가 하부 셀필드(21, 22)에 적절하도록 각각의 셀필드에 배치된다. 그 밖에 셀필드의 구조는 도 2의 구조와 같다.
도 2와 비교하여 기타 상이점은 커넥션필드(1)에 있는 본드 패드(14)의 배열에 있다. 즉, 1차, 2차, 3차, 4차 라인 (14, 15, 16, 17)이 도 2에 상응하게 배치된다. 5차, 6차 라인(19, 20)은 축 모서리에 평행하게 형성된다. 5차 라인(19)은 2차 및 4차 라인(16, 18)에 그리고 6차 라인은 1차 및 3차 라인(15, 17) 사이에 놓인다. 경우에 따라, 커넥션필드(1)에 주변 개폐 장치(23)가 설치된다.
바람직하게는, 메모리 배열을 사용하는데 필수적인 모든 주변 개폐기는 도 1, 2, 3의 메모리 배열 1차 커넥션필드에 배치된다. 하나의 셀필드는 커넥션필드와 같이, 가능하면 동일한 크기를 나타내고 있다. 본 발명에 따른 다른 실시예에서는 각각의 셀필드가, 다시 두 개의 하위 셀필드로 분배된다.
바람직한 실시예에서는 본드 패드가 커넥션필드에서 4개의 병렬된 형태로 배열되며, 동시에 4개의 라인은 4개의 커넥션필드의 외부 모서리에 평행하게 배열된다. 이러한 방법으로 본드 패드가 대칭적으로 배열될 수 있게 된다.
또한, 주변 개폐장치를 중앙의 커넥션필드에 배치시킬 수 있는 것도 장점이다. 그럼으로써, 주변 개폐장치가 모든 셀필드로부터 거의 동일한 거리에 놓여지게 되며, 따라서 상이한 셀필드 신호들 사이에서 러닝타임 차이가 상대적으로 적어지게 된다.
이와 같이 본 발명은, 커넥션필드 및 셀필드가 사각형 형태로 구성되어 있고, 동시에 각각의 커넥션필드의 측면 모서리에 셀필드가 측면모서리 크기에 적절하게 접하고 있을 뿐 아니라, 커넥션필드의 모서리 부분에는 각각 한 개의 확장 셀필드가 배열되어 있어 메모리 배열의 실시예는 외형적으로 사각형의 구조를 나타내므로 메모리 배열의 종횡비가 2:1이 되어 표준형 케이스에 적합해 진다.
본 발명의 또 다른 장점은, 다른 셀필드 또는 커넥션필드에 접하고 있는 셀필드의 측면 모서리 부에, 행 디코더 또는 열 디코더를 형성할 수 있어, 행 디코더와 열 디코더가 중앙 커넥션필드에 상대적으로 가깝게 설치될 수 있기 때문에, 데이터를 읽거나 기록하기 위하여 셀필드로 들어가는 신호통로가 상대적으로 짧아진다.
도 1은 제1실시예에 따른 메모리 배열을 나타난 것이다.
도 2는 제2실시예에 따른 메모리 배열을 나타낸 것이다.
도 3은 제3실시예에 따른 메모리 배열을 나타낸 것이다.

Claims (9)

  1. 커넥션필드(1)와, 상기 커넥션필드(1)에 접하는 셀필드(2 내지 9)가 있고, 동시에 하나의 상기 셀필드(2 내지 9)가 각각 어드레스 라인(12, 13)과 연결된 행및 열 디코더(10, 11)와 함께 매트릭스 형태를 나타내고, 동시에 상기 커넥션필드(1)가 상기 셀필드(2 내지 9)와 함께 전기적으로 연결되어 있는 본드 패드를 가지며, 상기 커넥션필드(1)가 중앙에 놓여 있고, 4개의 커넥션필드(1)의 측면 모서리에는 각각 하나의 상기 셀필드(2 내지 9)가 접하고 있으며, 상기 셀필드(2 내지 9)가 닫힌 모서리에서 상기 커넥션필드의 주위에 둥굴게 배열되고, 하나의 셀필드(2)가 각 2개의 부분 모서리와 함께 두 개의 다른 셀필드(3, 9)에 접하고 있으며, 하나의 셀필드(2 내지 9)가 길이 방향으로 1차 및 2차 하부 셀필드(21, 22)로 분배되고, 상기 1차 및 2차 하부 셀필드(21, 22)가 커넥션필드(1) 또는 기타 다른 셀필드(2 내지 9)를 접하고 있는 길이면을 따라 하나의 행 또는 열 디코더를 가지며, 행 또는 열 디코더(10, 11)가 길이면에 수직으로 배열되어 있고, 셀필드(2에서 9까지)가 길이면의 중앙에서 두 개의 서로 접하고 있는 행 또는 열 디코더(10, 11)를 가지고, 1차의 행 또는 열 디코더(10, 11)가 1차 하부 셀필드(21)에서 길이 방향과 평행하게 배열되어 있는 1차 어드레스 라인들(12, 13)과 연결되어 있으며, 하나의 2차 행 또는 열 디코더(10, 11)가, 2차 하부 셀필드(22)에 길이 방향에 평행하게 배치되는 2차 어드레스 라인(12, 13)과 연결되어 있는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  2. 제 1항에 있어서,
    상기 커넥션필드(1)가 사각형으로 형성되고, 상기 셀필드(2 내지 9)가 사각형 형태로 되어 있으며, 상기 커넥션필드(1)의 측면 모서리 부분에 4개의 셀필드(3, 5, 7, 9)가 각 하나의 측면 모서리에 접하며 그 길이가 상기 커넥션필드(1)의 측면 모서리 길이와 동일하고, 4개의 모서리 부분에 각각 하나의 셀필드(2, 4, 6, 8)가 배치되고, 메모리 배열의 전체 표면이 사각형으로 형성되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  3. 제 1항 또는 제 2항에 있어서,
    본드 패드(14)의 5차 및 6차 라인 (19, 20)이 일정한 간격으로 상기 커넥션필드(1)의 축면에 평행하게 배열되고, 상기 본드 패드(14)의 1차, 2차, 3차 및 4차 라인 (15, 16, 17, 18)이 일정한 간격으로 상기 커넥션필드(1)의 횡단면에 평행하게 배열되며, 상기 1차, 2차, 3차 및 4차 라인 (15, 16, 17, 18)이 동일 직선 상에 놓이게 되고, 또한 상호간 일정한 간격으로 배열되고, 5차 및 6차 라인 (19, 20)이 각각 1차와 3차(15, 17) 또는 2차와 4차 라인(16, 18)의 사이에 그리고 커넥션필드(1)의 축 모서리 사이에 배치되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  4. 제 1항 또는 제 2항에 있어서,
    본드 패드의 5차 및 6차 라인이 일정한 간격으로 상기 커넥션필드의 축 면에 평행하게 배열되고, 본드 패드의 1차, 2차, 3차 및 4차 라인이 일정한 간격으로 상기 커넥션필드(1)의 횡단면에 평행하게 배열되며, 1차, 2차, 3차 및 4차 라인(15, 16, 17, 18)이 동일 직선 상에 놓이게 되고, 또한 상호간 일정한 간격으로 배열되고, 5차 및 6차 라인(19, 20)이 각각 1차와 2차(15, 16) 또는 3차와 4차 라인(17, 18)의 사이에 배치되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  5. 제 1항 또는 제 2항에 있어서,
    본드 패드(14)의 5차 및 6차 라인(19, 20)이 일정한 간격으로 상기 커넥션필드(1)의 축면에 평행하게 배열되고, 상기 본드 패드(14)의 1차, 2차, 3차 및 4차 라인(15, 16, 17, 18)이 일정한 간격으로 상기 커넥션필드(1)의 횡단면에 평행하게 배열되며, 상기 1차, 2차, 3차 및 4차 라인(15, 16, 17, 18)이 동일 직선 상에 놓이게 되고, 또한 상호간 일정한 간격으로 배열되고, 상기 5차 및 6차 라인(19, 20)이 각각 1차와 3차(15, 17) 또는 2차 및 4차 라인(16, 18)의 사이에 그리고 커넥션필드(1)의 축 모서리 사이에 배치되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  6. 제 1항 또는 제 2항에 있어서,
    상기 커넥션필드(1)에 주변 개폐장치(23)가 셀필드(2 내지 9)를 작동시키기 위한 목적으로 배치되어 있는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  7. 제 1항 또는 제 2항에 있어서,
    하나의 셀필드(2 내지 9)가 상기 커넥션필드(1)와 같이 거의 동일한 크기와 형태를 나타내는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  8. 제 1항 또는 제 2항에 있어서,
    하나의 셀필드(2 내지 9)가 두 개의 하부 셀필드(20, 21)로 분배되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
  9. 제 1항 또는 제 2항에 있어서,
    하나의 셀필드(2 내지 9) 또는 하나의 커넥션필드(1)의 길이가 그 너비의 2배가 되도록 형성되는 것을 특징으로 하는 중앙 커넥션필드를 갖는 메모리의 배열.
KR10-2001-0068943A 2000-11-07 2001-11-06 중앙 커넥션필드를 갖는 메모리 배열 KR100482890B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10055001A DE10055001A1 (de) 2000-11-07 2000-11-07 Speicheranordnung mit einem zentralen Anschlussfeld
DE10055001.0 2000-11-07

Publications (2)

Publication Number Publication Date
KR20020036712A KR20020036712A (ko) 2002-05-16
KR100482890B1 true KR100482890B1 (ko) 2005-04-14

Family

ID=7662329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0068943A KR100482890B1 (ko) 2000-11-07 2001-11-06 중앙 커넥션필드를 갖는 메모리 배열

Country Status (6)

Country Link
US (1) US6560134B2 (ko)
EP (1) EP1205977A3 (ko)
JP (1) JP2002198442A (ko)
KR (1) KR100482890B1 (ko)
DE (1) DE10055001A1 (ko)
TW (1) TW530410B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546402B1 (ko) * 2004-02-10 2006-01-26 삼성전자주식회사 멀티-로우 패드 구조를 가지는 반도체 장치
DE102004012553A1 (de) * 2004-03-15 2005-10-13 Infineon Technologies Ag Speicherbauelement mit asymmetrischer Kontaktreihe
EP1754256B1 (en) * 2004-05-28 2012-01-11 Nxp B.V. Chip having two groups of chip contacts
JP2008009991A (ja) * 2006-06-29 2008-01-17 Hynix Semiconductor Inc テスト用デュアルインラインメモリモジュール及びそのテストシステム
JP4497327B2 (ja) * 2006-12-19 2010-07-07 エルピーダメモリ株式会社 半導体記憶装置
KR20090038543A (ko) * 2007-10-16 2009-04-21 주식회사 하이닉스반도체 반도체 메모리 소자
US8473808B2 (en) * 2010-01-26 2013-06-25 Qimonda Ag Semiconductor memory having non-standard form factor
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
KR101840240B1 (ko) * 2011-10-03 2018-05-04 인벤사스 코포레이션 마이크로 전자 패키지
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
EP2764547B1 (en) * 2011-10-03 2017-05-10 Invensas Corporation Memory module with mirrored pin layout
WO2013052411A1 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
TWI515864B (zh) 2011-10-03 2016-01-01 英帆薩斯公司 具有自封裝中心偏移之端子格柵之短線最小化
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343634A (ja) * 1992-06-06 1993-12-24 Hitachi Ltd 半導体記憶装置
JPH0685185A (ja) * 1992-08-28 1994-03-25 Nec Corp 半導体集積回路装置
US5642323A (en) * 1993-06-17 1997-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a data transmission circuit
KR0172426B1 (ko) * 1995-12-21 1999-03-30 김광호 반도체 메모리장치
US5966316A (en) * 1997-11-07 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having storage capacity of 22N+1 bits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
KR0141495B1 (ko) * 1988-11-01 1998-07-15 미다 가쓰시게 반도체 기억장치 및 그 결함구제방법
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JP3305056B2 (ja) * 1993-08-31 2002-07-22 沖電気工業株式会社 ダイナミックｒａｍ
US5903491A (en) * 1997-06-09 1999-05-11 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
KR100278723B1 (ko) * 1997-11-27 2001-01-15 윤종용 개선된레이아웃을가지는반도체메모리장치
JPH11203862A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US6072743A (en) * 1998-01-13 2000-06-06 Mitsubishi Denki Kabushiki Kaisha High speed operable semiconductor memory device with memory blocks arranged about the center
KR100302597B1 (ko) * 1998-12-04 2001-09-22 김영환 반도체메모리구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343634A (ja) * 1992-06-06 1993-12-24 Hitachi Ltd 半導体記憶装置
JPH0685185A (ja) * 1992-08-28 1994-03-25 Nec Corp 半導体集積回路装置
US5642323A (en) * 1993-06-17 1997-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a data transmission circuit
KR0172426B1 (ko) * 1995-12-21 1999-03-30 김광호 반도체 메모리장치
US5966316A (en) * 1997-11-07 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having storage capacity of 22N+1 bits

Also Published As

Publication number Publication date
TW530410B (en) 2003-05-01
EP1205977A2 (de) 2002-05-15
US20020062430A1 (en) 2002-05-23
EP1205977A3 (de) 2007-10-24
US6560134B2 (en) 2003-05-06
KR20020036712A (ko) 2002-05-16
JP2002198442A (ja) 2002-07-12
DE10055001A1 (de) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100482890B1 (ko) 중앙 커넥션필드를 갖는 메모리 배열
US6094382A (en) Integrated circuit memory devices with improved layout of fuse boxes and buses
US5040144A (en) Integrated circuit with improved power supply distribution
US5361223A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
KR950030151A (ko) 반도체 기억장치
KR100570108B1 (ko) 개선된다이내믹랜덤액세스메모리어레이및그개선방법
US4796224A (en) Layout for stable high speed semiconductor memory device
US6351413B1 (en) Nonvolatile memory device, in particular a flash-EEPROM
US5109265A (en) Semiconductor memory with connection pads disposed in the interior
US6069812A (en) Integrated circuit memory devices including rows of pads extending parallel to the short sides of the integrated circuit
US5499205A (en) Bit line structure
US8305833B2 (en) Memory chip architecture having non-rectangular memory banks and method for arranging memory banks
USRE36236E (en) Semiconductor memory device
JPS6240760A (ja) 半導体記憶装置
US5184321A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US7199471B2 (en) Method and apparatus for reducing capacitive coupling between lines in an integrated circuit
US5255231A (en) Architecture of realizing balance of bit line sense amplifier in DRAM cell array
US6205044B1 (en) Decoder connection configuration for memory chips with long bit lines
JPH0685185A (ja) 半導体集積回路装置
KR100268441B1 (ko) 공유된 데이터 라인 콘택들을 가지는 반도체 메모리 장치
US6278647B1 (en) Semiconductor memory device having multi-bank and global data bus
US6021061A (en) Semiconductor memory device
KR100552654B1 (ko) 칩 상에서 평면적으로 비사각형의 메모리 뱅크를 갖는반도체 메모리 장치
US5841728A (en) Hierarchic memory device having auxiliary lines connected to word lines
US6798681B2 (en) Dram

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee