KR100482397B1 - 액정표시모듈제조방법 - Google Patents

액정표시모듈제조방법 Download PDF

Info

Publication number
KR100482397B1
KR100482397B1 KR10-1998-0707586A KR19980707586A KR100482397B1 KR 100482397 B1 KR100482397 B1 KR 100482397B1 KR 19980707586 A KR19980707586 A KR 19980707586A KR 100482397 B1 KR100482397 B1 KR 100482397B1
Authority
KR
South Korea
Prior art keywords
substrate
driver
lcd
outputs
separate
Prior art date
Application number
KR10-1998-0707586A
Other languages
English (en)
Other versions
KR20000064785A (ko
Inventor
구이도 플랑거
폴 게오르그 멜치어 그라덴위츠
비트 후버
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20000064785A publication Critical patent/KR20000064785A/ko
Application granted granted Critical
Publication of KR100482397B1 publication Critical patent/KR100482397B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Abstract

LCD 모듈에서 양질의 접속부를 제조하는 방법에 있어서, IC가 기판의 표면상에 배치되어 상기 IC의 외부 접속부가 상기 기판상의 소정의 상호접속부와 전기적으로 접촉한다. 전기 접촉부의 품질은 IC를 파워 업하고 셀프테스트 프로그램을 구동하여 테스트된다. 상기 셀프테스트는 디바이스의 외부 접속부와 기판상의 상호접속부, 예를 들면 LCD 유리 상의 로우-컬럼 콘덕터 사이의 모든 접촉을 검사한다. 저항 접촉의 불량으로 인해 드라이버 IC로부터의 신호가 지연될 수도 있으며, 측정된 지연은 접촉 품질을 나타낸다.

Description

액정 표시 모듈 제조 방법
본 발명은 적어도 하나의 기판을 구비하는 전자 디바이스 제조 방법에 관한 것으로서, 상기 기판의 표면상에는 IC가 놓여지고, 상기 IC는 복수의 외부 접속부들을 가지며, 상기 외부 접속부들은 IC를 배치하는 동안 표면상의 상호접속부들과 접속하게 된다. 상기 방법은 특히 LCD들과 같은 광전기 디바이스들에 적용된다.
현재 사용되고 있는 LCD 드라이버들은 일반적으로 핀의 수가 많은(>100, 200..) 디바이스들이다. 조립시에, 이들 디바이스들은 LCD 표시 유리 또는 기판상의 상호접속부들에 접속되거나 예를 들면, 인쇄된 회로 보드와 같은 부가적인 기판에 접속되어야 한다. 여기에는 다음과 같은 다양한 조립 방법들이 있다.
- 칩 온 글래스(COG) : 골드 범프들을 가지는 디바이스가 정면으로 마주보도록 기판(예를 들면, LCD 유리)상에 접착되고, 골드 범프들이 상호접속부들과 접촉한다.
- 테이프 자동화 접착(TAB) : 골드 범프들을 가지는 디바이스가 먼저 막 상에 결합되고, 그 다음에 이 막이 상기 기판(LCD 유리)에 접속되어 골드 범프들과 상호 접속부들 사이의 전기적 접속들을 제공한다.
- 골드 와이어링(gold-wiring)을 상호접속부들에 접속되는 플라스틱 패키지로 결합하는 표준 결합.
선택된 방법은 LCD 모듈(모듈=기판, 드라이버-IC 포함)의 비용에 직접적인 영향을 미친다. COG 애플리캐이션을 선택하면, 각 드라이버의 출력과 LCD 입력에 대한 상호접속부 사이에(더 일반적으로는, IC의 각 외부 접속부와 기판의 표면 상의 상호접속부 사이에) 단일 접촉만이 이루어지므로, 조립 단계의 수를 최소로 할 수 있다. 그러나, 이러한 COG 조립에는 몇 가지 단점들이 있다.
몇몇 이유들로 인해, 골드 범프들과 상호접속부들 사이의 오염, 접착동안의 불충분한 압력, 골드 범프들과 상호접속부들 간의 부정합 등과 같은 접촉 불량이 이루어질 수 있다.
또한, 골드 범프들의 높이가 칩 내에서 어느 정도 변할 수 있다. 이 결과 범프들과 LCD 유리 상의 상호접속부들 사이에 갭이 생겨 접촉 불량이 이루어질 수 있다.
이것을 극복하기 위하여, 다음의 조립 공정이 수행될 수 있다.
- 먼저, 드라이버 IC를 LCD 유리(또는 기판) 상으로 압착하여 힘을 증가시킨다.
- 상기 LCD 표시 장치(예를 들면, 온 오프로 전환되는 모든 픽셀)에 몇몇 데이터를 전송하여, 상기 LCD 유리 상의 상호접속부들과 범프들 사이의 정확한 접촉들을 관찰한다.
- 만약, LCD 유리 상에 결함 표시가 나타나지 않으면, 드라이버 IC와 유리의 접착제가 단단해 진다.
이것은 몇몇 패턴 인식 하드웨어를 필요로 하는 비교적 느린 공정이다. 그럼에도 불구하고, 범프와 상호접속부 사이의 접촉 품질을 측정할 수 없다(단지 GO/NO-GO의 결과만 측정할 수 있을 뿐이다). 따라서 이 조립 공정의 양품률(승인 LCD 모듈의 수를 조립된 LCD 모듈의 수로 나눈 값)은 낮다.
더 큰 LCD 표시장치에 대한 수요로 인해(더 많은 상호접속부를 필요로 하므로), 범프들 사이의 피치는 현재의 100㎛보다 감소되어야 한다. LCD 유리 가공 측면에 의해, 상호접속부들의 피치를 30㎛으로 할 수 있다. 이와 같이 피치를 작게 하면, 조립 공정의 양품률에 또한 영향을 미치게 되는데, 왜냐하면 골드 범프들과 상호접속부들 사이에 허용 가능한 부정합이 더 제한되기 때문이다.
도 1은 드라이버-IC가 배치되어 있는 LCD 유리판의 측단면도.
도 2는 LCD 드라이버 IC 조립체의 개략적인 평면도.
도 3은 도 2의 조립체의 일부분에 대한 전기 접속 다이어그램.
도 4는 도 3의 다이어그램의 간략화한 변형을 도시한 도면.
도 5는 도 4의 다이어그램을 셀프테스트 모드로 도시한 도면.
도 6은 셀프테스트 검사를 가능하게 하는 드라이버 IC의 출력 접속을 도시한 도면.
도 7은 다른 조립체의 단면도.
도 8은 도 7의 조립체의 개략적인 평면도.
도 9는 본 발명의 다른 실시예를 도시한 도면.
본 발명의 목적은 가능하게는 완전한 자동 조립(필수적인 것은 아니지만, 필요한 경우, 패턴 인식과 함께 결합되어)을 가능하게 하고 접촉들의 품질을 판독하도록 하는 LCD 모듈과 같은 전자 디바이스를 제조하는 방법을 제공하는 것이다. 이것은 GO/NO-GO 결과들의 형태가 되어서는 안되지만, 실제 접촉들의 품질과 그 명세에 정의되어 있는 바와 같은 접촉들의 품질 사이의 마진의 측정을 가능하게 해야 한다.
본 발명에 따르면, 상기 목적은 IC(칩)의 파워를 증가시키고 기판 상에 칩을 배치한 후 셀프테스트 프로그램을 구동하여 접속의 특성을 테스트하는 것과 상통한다.
본 발명은 조립 동안 또는 나중의 단계에서 접속의 품질을 테스트하기 위하여 칩의 기능을 이용한다는 점에 근거를 두고 있다. 이것은 예를 들면,
- LCD 디바이스의 내부 커패시턴스를 이용하여 몇몇 출력 신호(예를 들면, 로우 패드들로부터)를 몇몇 다른 패드(예를 들면, 컬럼 패드들)로 경로를 재설정 하고,
- 경로가 재설정된 신호의 지연을 외부 주파수와 비교하여, 그 결과로서 GO/NO-GO 결과를 계산하므로써,
- 또는 지연을 일으키는 엑스트라 디바이스, 예를 들면, 커패시턴스에 의해 IC의 외부 접속부들로부터의 신호들을 다른 외부 접속부로 경로를 재설정하고,
- 재설정된 신호의 지연을 소정의 지연과 비교하여 행해질 수 있다.
본 발명의 전술한 실시예 및 다른 목적, 특성, 부수적인 이점을 첨부된 도면과 관련하여 보다 상세히 설명한다. 도면에서 유사한 참조 문자는 도면 전반에 걸쳐서, 동일하거나 유사한 부분을 나타낸다.
도 1은 상호접속부(2)를 구비한 LCD 기판(유리, 수정, 플라스틱)(1)을 나타낸다. (골드)범프(4a, 4b, 4c)를 구비하는 드라이버 IC(3)가 플레이트(1) 상에 배치되어 상기 범프는 상호접속부와 접촉한다. 어떤 경우에는 접촉이 불량할 수도 있으며, 갭(5)에 의해 전혀 접촉하지 않을 수도 있다.
본 발명의 요지는 드라이버 IC로부터 LCD 유리(1)로 신호가 전송될 때, 그 신호 지연을 측정하는 것이다. 상기 지연의 주요한 요인은 RC 지연이며, 여기서
- R = (접촉부에서의 접촉 저항(ohm)) + (콘덕터(7, 8)의 저항) + (드라이버 IC의 출력 저항)
- C = LC소자와 콘덕터들(7, 8)에서 상호접속부의 커패시턴스(Farad)이다.
도 2에 도시된 바와 같이, 완전한 LCD 표시 장치는 독점적으로 온(다크) 또는 오프(클리어)로 전환될 수 있는 복수의 픽셀(6)을 포함한다. 물리적으로, 각각의 상기 픽셀(6)은 컬럼 및 로우 콘덕터(7, 8....)의 교차로 정의된다. 컬럼들은 LCD 액체에 의해 로우로부터 분리된다. 또한 이들은 커패시턴스를 형성한다. 하나의 컬럼에 대한 전기 접속 다이어그램이 도 3에 도시되어 있다.
만약, 모든 로우에서의 전위가 동일하고 모든 컬럼에서의 전위가 동일하다면, 이 도면은 도 4에 도시된 것과 같이 된다.
커패시턴스(Cr)(=∑ Cj)는 사용된 LCD 유리의 레이아웃에 의해 결정되며 일반적으로 200-600pF의 값을 나타낸다. LCD 드라이버 IC의 핀당 내부 커패시턴스(Cint)는 일반적으로 1-10pF이다. 본 발명의 핵심은 접촉 저항(R)이다. 조립체의 품질이 나아질수록 상기 저항(R)은 더 낮아진다.
상기 애플리케이션에서, LCD 드라이버 IC는 컬럼 및 로우 핀에 전송되는 파형들을 만든다. LCD 유리 상의 콘덕터들과의 접촉을 통하여, 상기 파형들은 픽셀들에 도달한다. 접촉 저항(R) 및 LCD 커패시턴스(Cr)는 내부 파형과 픽셀들에서의 파형 사이의 지연에 영향을 미친다. 따라서 이런 성분(RCr)을 포함하는 지연을 감시하면 접촉 품질을 제어할 수 있다. 파형의 주기(P)가 RCr 지연보다 크면 양호한 접촉 품질이 얻어진다(P>>RCr). RCr 지연 그 자체(또는 RCr를 포함하는 지연)를 측정하면, 실제 애플리케이션에 대한 접촉이 최적의 특성을 가지도록 보장 할 수 있다.
상기 테스트는 외부 접속부를 기판 상의 상호접속부에 접촉하기 전후에 행해질 수 있다.
상기 디바이스는 테스트 동안(예를 들면, 조립하는 동안) 파워 업된다. 또한, 디바이스가 셀프테스트(하기에 기술되는 바와 같이)를 시작하는 특정 테스트 모드가 될 수 있어야 한다. 이것은 부가적인 테스트 핀을 이용하거나 표준 입력 핀을 특별한 (금지된) 조합으로 구동하므로써 행해진다.
(RCr) 지연과 기준 클록 주파수의 주기를 비교하기 위하여 상기 디바이스에는 클록 (주파수)가 또한 필요하다. 만약 상기 디바이스가 내부 클록 생성기를 가지고 있지 않다면, 외부 클록이 공급되어야 한다. 단일의 GO/NO-GO 정보가 충분하지 않는 경우 외부 클록이 필요하며, 접촉은 '아날로그' 특성을 다소 가져야 한다. 그러한 경우, 상기 외부 클록(여기서, 디바이스의 응답이 GO에서 NO-GO로 변함)의 주파수는 접촉 품질을 나타낸다.
이러한 측정을 허용하기 위하여, LCD 드라이버 IC 상에 다음과 같은 몇몇 하드웨어가 필요하다.
- 펄스의 소정 스트림을 로우(또는 컬럼)로 전송하기 위한 제한 상태 머신(이것은 디지털 논리 회로에 대한 일반적인 표현으로, 플립플롭 및 게이터에 기억된 상태를 이용한다). 컬럼(또는 로우) 핀들의 스트로브 포텐셜 게이지에서 이런 펄스의 영향을 관찰할 수 있다.
- 컬럼 및 로우 핀마다의 스트로브 포텐셜 게이지.
모든 컬럼 핀들의 논리 OR은 적어도 하나의 컬럼 핀이 접지 전위가 아닌 것으로 해석될 수 있다.
모든 컬럼 핀들의 논리 AND는 적어도 하나의 컬럼 핀이 접지 전위인 것으로 해석될 수 있다.
로우 핀에 대하여는 이와 유사한 로우-OR 및 로우-AND 신호가 필요하다. 도 5의 다이어그램을 참조하라.
상기 신호들은 연속적으로 관찰되지 않고, 특정 클록 주기를 가지고 플립플롭에 기록된다. 상기 주기는 외부적으로 정의될 수 있거나(외부 주파수가 인가되는 경우), 또는 가능하다면 내부 발진기가 사용될 수 있다. 결과적으로 상기 주기는 실제의 RCr 지연과 비교된다.
다음의 순차적인 단계부가 가능하다.
1. 모든 컬럼을 3Volt에 접속하고 모든 로우를 5Volt에 접속한다(커패시턴스(Cint)를 미리 충전하고 Cr의 전압을 정의한다).
2. 컬럼 핀들의 접속을 분리한다(Cint 커패시턴스 때문에 상기 전압은 컬럼 핀에서 유지된다).
3. 로우를 2Volt에 접속한다(이제 모든 컬럼들은 커패시턴스 Cr로 인해 0Volt가 된다).
4. 적어도 한 주기 후에 컬럼 OR 신호를 스트로브(strobe)한다(논리 '0'=패스).
· 상기 테스트 동안 전류 소모가 중요하지 않기 때문에, 모든 컬럼 및 로우 핀에 대하여 OR 및 AND는 각각 단순한 풀업 OR 또는 풀다운 AND가 된다.
· RCr 지연이 클록 주파수에 의해 측정되며, 그 결과가 플립플롭으로 스트로브되기 때문에(그리고 그기서부터 제공되므로), 클록 주파수가 느려질수록 상기 디바이스가 핀의 전위를 설정하는데 더 많은 시간이 걸린다.
유사한 펄스열이 두 인접 핀 사이의 단락 회로에 대하여 이용될 수 있다. 이 경우, 어떠한 제 2 핀을 상이하게 처리하는데 필요한 몇몇 부가적인 하드웨어가 있다.
LCD 디바이스의 표준적인 구성은 컬럼 및 로우 핀을 GROUND, VDD 또는 다른 전압으로 하거나, 또는 상기 핀들을 완전히 분리하기 위한 하드웨어를 포함한다. 또한, 상기 디바이스는 통상적으로 외부 클록을 이용한다(내부적으로 발생된 클록 외에). 따라서, 다음의 항목이 요구된다.
· OR 및 AND 신호를 위한 패드를 따른 배선
· 펄스열을 생성하기 위한 한정된 상태 머신
· 스페셜 테스트 모드로 간단히 들어가기 위한 다른 테스트 패드
이 애플리케이션은 특히, 배타적인 것은 아니지만, COG 모듈의 조립 및 완전히 조립된 LCD 모듈의 테스트(어떠한 조립 형태의 최종 테스트)를 위한 것이다.
도 6에 대한 실시예의 설명
이 디바이스는 조립(칩온 글래스)하는 동안 또는 이 애플리케이션(COG, TAB, ..., 어떠한 조립 형태)의 나중 단계에서 셀프테스트를 제공한다.
상기 셀프테스트는 디바이스 및 LCD 유리 상의 로우 컬럼 콘덕터의 출력들 사이의 모든 접촉을 검사한다. 불량 저항 접촉(ohmic contact) 때문에, 상기 디바이스로부터의 신호가 지연될 수도 있으며, 이 때문에 LCD 픽셀의 지연이 정확하지 않게 된다. 이러한 불량 저항 접촉은 상기 셀프테스트에서 인식된다.
상기 접촉의 고유 저항은 신호의 클록 주파수에 의해 제한된다. 상기 디바이스는 실제 콜록 주파수에 따라서 셀프테스트의 불합격/합격(Fail/Pass) 결과를 계산한다. 이 주파수는 애플리케이션에 의존하며 디바이스 상에서 내부적으로 생성되거나 외부적으로 공급된다.
상기 셀프테스트는 다음과 같은 경우 (조립 동안 또는 애플리케이션에서) 시작된다.
- RES-B 핀(리셋 핀)에 VSS 전압을 인가하거나 외부 명령(표준 입출력 인터페이스를 통하여 로드된)을 통하여 LCD 드라이버에 접속하며, 이 경우, 리셋 핀이 필요없게 된다.
- OSC 핀(오실레이터 핀)에서의 명령이 내부 클록을 시작한다. 상기 디바이스는 외부 클록 주파수를 공급받을 수 있다. 만약 외부 클록 주파수가 유효하지 않거나 다른 이유로 이용될 수 없는 경우, OSC 핀은 필요없다.
- 셀프테스트의 결과가 핀(SDA)에서 논리 1(합격) 또는 논리 0(불합격)로 나타난다. 이 결과는 계속해서 재계산된다(일반적으로는 msec 마다 1회씩). 상기 테스트의 출력은 또한 표준 입출력 인터페이스에 의해 LCD 드라이버로부터 판독될 수 있다(이 경우, SDA 핀은 필요없음).
상기 셀프테스트는 RES-B 핀에 VDD 전압을 인가하거나 외부 명령에 의해 종료된다.
- 요구되는 다른(측정) 디바이스
- 조립 동안, 셀프테스트의 경우, 다음의 장치가 요구된다.
- VSS(및 RES-B) 핀에 OV와 VSS를 인가하는 전원 장치 및 OSC 핀
- 선택적으로, 핀 SDA 상의 신호(셀프테스트의 불합격/합격 상태)를 측정하기 위한 LED와 같은 디스플레이 또는 전압 측정 장치
- 선택적으로, 내부 주파수 대신 외부 주파수를 이용하기 위하여, 주파수 생성기가 OSC 핀에 접속될 수 있다. 이것은 더 많은 정보가 접촉 품질에 필요한 경우 필요하며, 애플리케이션에서의 클록 주파수와 임계 클록 주파수 사이의 마진 측정을 허용하며, 여기서 접촉은 명세를 따르지 않는다.
- 애플리케이션 동안에 셀프테스트를 하는 경우, 명령 마이크로프로세서(모든 애플리케이션에 이용가능한)가 입력 및 출력 핀을 완전히 제어하기 때문에, 부가적인 디바이스가 요구되지 않는다.
원리적으로, 본 발명은 드라이버 IC의 모양 또는 인터페이스에서 마우것도 변화시키지 않는다. 단지 몇몇 논리 회로만이 칩상에 첨가될 뿐이다. 따라서 이러한 특성을 가지지 않고 디자인되는 IC와 비교해서, 몇 퍼센트 정도의 IC 영역이 증가할 것이다. 부가적인 핀은 필요없다. 특히 디바이스와 접촉될 수 있는 패드(범프)가 이상적이다.
본 발명은 범프를 가지는 드라이버 IC들에만 국한된 것은 아니며, 어떠한 상호접속도 허용함을 주지한다.
- 드라이버 IC와 LCD 기판 사이에 몇 개의 상호접속(직렬)이 있을 수도 있다. 범프를 가지는 전술한 기술은 단지 일례일 뿐이다(드라이버 IC의 출력과 기판의 입력 사이에는 단지 하나의 상호접속만 가짐).
더 많은 상호접속을 가지는 예로서 다음을 들 수 있다.
- 필름 상의 드라이버 IC : 드라이버 IC와 필름의 콘덕터 사이의 제 1 상호접속 및 필름의 콘덕터와 LCD 기판 사이의 다른 상호접속.
- 또는 보드상의 칩(chip-on-board) : 드라이버 IC가 PCB(인쇄된 회로보드)상에 위치되고, 배선(상기 PCB 상의)이 LCD의 기판에 접속된다.
그러한 디바이스의 일례가 도 7, 8에 도시되어 있다. 드라이버 IC(3)는 기판(11) 상에 위치하며, 여기서는 인쇄된 회로 보드(유연한 박막도 가능하다)에 위치한다. 상기 IC는 (골드) 범프(4)를 구비하며, 상기 범프는 기판(11)의 표면 상의 상호접속부(12)와 접촉한다. 상기 디바이스는 로우 콘덕터(7)를 구비한 제 1 기판(14)과 컬럼 콘덕터(8)를 구비한 제 2 기판(15)을 가지는 LCD 셀(13)을 포함한다. 컬럼 콘덕터(8)는 예를 들면, 기판(14)의 에지(16)의 이방성 콘덕터에 의해 기판(14) 상의 도전 스트립(8')에 접속된다. 모든 콘덕터(7, 8')는 커넥터(17)에 의해 상호접속부(12)에 상호접속된다. 상기 디바이스는 또한 개략적으로 도시된 백라이트(18)를 가진다.
제 1 접속부(4)와 제 2 접속부(4) 사이의 다른 루트는 기판(11) 상의 상호접속부(12) 외에, 다른 요소들(LCD 셀(13), 커넥터(17), 이방성 콘덕터(도시되지 않음))을 가진다. 도 3 및 4에서는 단지 커넥터(17) 및 이방성 콘덕터를 위한 저항기만 추가되어 있다. 이것은 도 1, 2와 관련하여 전술한 바와 같이 유사한 셀프테스트가 도 7, 8의 디바이스에 적용될 수 있음을 의미한다.
필요하다면, 테스트 후, LCD 디바이스(13)를 제거하여 다른 기판(PCB)(11)의 상호접속부(12)와 범프(4) 사이의 접촉 품질을 테스트하는데 이용할 수 있다.
- 상기 방법은 드라이버 IC와 LCD 기판 사이의 상호접속들의 전체 시스템을 테스트할 수 있도록 한다. 그러나, 이것은 상기 시스템에 대하여 마지막 제조 단계들 중 한 단계 또는 그 다음 스테이지에서만 수행될 수 있다.
--> 예를 들면, 만약 범프를 가지는 드라이버가 기판에 직접 결합되면, 상기 테스트는 이 제조 단계(드라이버 IC가 기판과 접촉할 때) 또는 그 다음의 어떠한 스테이지(최종 애플리케이션의)에서 수행될 것이다.
--> 그러나, 드라이버 IC가 먼저 필름에 접촉되고, 그 다음에 이 필름이 나중 공정에서 기판에 접속되면, 상기 나중 공정(필름이 기판에 접속되는) 동안 또는 어떠한 나중 스테이지(최종 애플리케이션에서)에서만 수행될 것이다.
다음은 본 명세서를 통하여 사용된 단어 '컬럼' 및 '로우'에 대하여 설명한다.
- LCD 디스플레이의 각 디스플레이 픽셀은 주로 두 개의 접속부(하나는 상부 유리 상에 다른 하나는 하부 유리 상에)와 그 사이의 액체를 포함하는 커패시터이다.
- 상기 두 개의 유리 중 한 개의 유리 상에 있는 접속부는 통상적으로 '컬럼' 또는 '세그먼트'라 하고, 다른 유리 상에 있는 접속부는 통상적으로 '로우' 또는 '백플레인'이라 한다.
- 상기 방법은 파동 신호가 두 개의 유리 중 한 유리 상의 접속부를 통하여 전송되고, 그 응답이 다른 유리 상의 접속부(또는 더욱 일반적으로는 커패시터의 접속부)를 통하여 확인됨을 의미한다.
다음은 물리적 실행에 대하여 설명한다.
--> 논리 '0' 및 '1'을 가지는 파형이 FSM(유한한 상태 머신)에 의해 생성된다. 상기 파형은 컬럼(또는 로우) 핀으로 전송된다. 두 천이('0'에서 '1'로, 또는 '1'에서 '0'으로) 사이의 시간은 드라이버 IC의 클록 주파수를 통하여 정의되는데, FSM의 레지스터(플립플롭)가 상기 클록 주파수로 시간측정되기 때문이다.
--> 그 다음에 응답(지연된 시간)이 버퍼된다(논리 1 또는 0으로 변환된다). 단순한 논리에 의해, 결과(불합격 또는 합격)가 FSM을 통하여 계산된다.
--> 다음 클록 에지에서 상기 결과가 판독되어 레지스터(플립플롭)로 들어간다는 사실이 중요하다. 이것은 지연(측정되어지는)이 한 클록 사이클보다 길지 않아야 한다는 것을 의미한다. 지연이 너무 길면, 계산된 결과는 여전히 "불합격"을 발하게 되며 이 "불합격"은 레지스터로 클록된다. 이 레지스터의 값은 디바이스의 출력에 나타난다.
--> 외부 클록 주파수가 드라이버 IC로 인입되면, 불합격-->합격 천이가 검출될 때까지 주파수를 조절하므로서 실재 지연을 측정할 수 있다.
도 9는 기판(PCB1) 상에서의 접촉 품질이 테스트되는 디바이스를 도시한다. IC(3)는 상호접속부(2)가 커넥터(17)에 접속되는 상호접속부(2)를 가지는 기판(1)상에 위치된다. 테스트 동안, 상기 커넥터(17)를 통하여 상호접속부(2)가 엑스트라 디바이스(9) 상의 루트에 접속된다. 상기 디바이스(9)는 커패시터 C를 포함하는 루터를 가지며, 도 3에 도시된 것과 같은 유사한 다이어그램이 도시될 수 있다. 상기 칩(IC) 상에 몇몇 논리 회로를 부가함으로서, 핀들이 파형(테스트 신호)을 생성 및 수신하도록 조정되며, 따라서 접촉 품질이 전술한 바와 같이 셀프테스트에 의해 테스트될 수 있다. 몇 개의 핀들의 접촉 품질만이 테스트될 수 있다 하더라도, 이것은 일반적으로 모든 접촉의 품질에 대하여 양호하게 표시된다. 이런 방식으로 테스트되는 칩들의 예로는 메모리 드라이버가 있다.
상기 엑스트라 디바이스(9)에 대한 루트 및 상기 디바이스의 상호접속부(1)들 사이의 커패시터(도 9)의 값은 IC(3)의 기능적인 동작에 따라서 선택된다. 테스트 후에 상기 엑스트라 디바이스(9)는 제거된다. 상호접속부(2)에 대한 IC의 접촉을 최종적으로 정정하는 것은 테스트 전후에 수행될 수 있다.

Claims (8)

  1. 적어도 하나의 기판을 포함하는 전자 디바이스를 제조하는 방법으로서, IC가 상기 기판의 표면상에 배치되고, 상기 IC는 상기 IC가 배치되는 동안 상기 표면상의 상호접속부들과 접촉하는 복수의 외부 접속부들을 가지는, 전자 디바이스 제조방법에 있어서,
    상기 배치 후에 상기 IC는 별개의 제 1 상호접속부들에서 테스트 신호들을 생성하는 테스트 모드로 되며, 상기 테스트 신호들은 별개의 루트를 따른 후 별개의 제 2 상호 접속부들에 수신되며, 수신되는 신호의 지연이 미리 정해진 지연과 비교되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  2. 제 1항에 있어서, 상기 디바이스는 부가적인 기판을 포함하고, 상기 기판들은 전자-광학 매체를 둘러싸며, 상기 IC는 외부 출력 접속부들을 가지는 드라이버 IC이며, 상기 IC는 상기 표면들 중 한 표면의 외부 에지 상에 위치되고, 상기 테스트 모드 테스트 신호들이 별개의 제 1 출력들에서 생성되고 별개의 제 2 출력들에서 수신되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  3. 제 1항에 있어서, 상기 디바이스는 적어도 하나의 엑스트라 디바이스를 포함하고, 상기 엑스트라 디바이스는 상기 별개의 루트의 적어도 하나의 요소를 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  4. 제 3항에 있어서, 상기 엑스트라 디바이스는 전자-광학 매체를 둘러싸는 기판들을 포함하고, 상기 IC는 외부 출력 접속부들을 가지는 드라이버 IC이며, 이것에 의해 테스트 모드에서 테스트 신호들이 별개의 제 1 출력들에서 생성되고 별개의 제 2 출력들에서 수신되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  5. 제 1항에 있어서, 상기 테스트 모드에서, 상기 드라이버 IC는 파형 신호들(waveform signals)을 생성하는 전자 디바이스 제조 방법.
  6. 제 2항에 있어서, 상기 제 1 출력들은 컬럼 콘덕터들에 접속되고 상기 제 2 출력들은 로우 콘덕터들에 접속되는 전자 디바이스 제조 방법.
  7. 제 2항에 있어서, 상기 제 1 출력들은 로우 콘덕터들에 접속되고 상기 제 2 출력들은 컬럼 콘덕터들에 접속되는 전자 디바이스 제조 방법.
  8. 제 6항 또는 7항에 있어서, 상기 로우 및 컬럼 콘덕터들은 이들의 교차점들 가까이의 픽셀들을 정의하는 전자 디바이스 제조 방법.
KR10-1998-0707586A 1997-01-27 1998-01-12 액정표시모듈제조방법 KR100482397B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP97200213 1997-01-27
EP97200213.3 1997-01-27
EP97201157 1997-04-21
EP97201157.1 1997-04-21
PCT/IB1998/000037 WO1998033163A1 (en) 1997-01-27 1998-01-12 Method of manufacturing a liquid crystal display module

Publications (2)

Publication Number Publication Date
KR20000064785A KR20000064785A (ko) 2000-11-06
KR100482397B1 true KR100482397B1 (ko) 2005-08-31

Family

ID=26146076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0707586A KR100482397B1 (ko) 1997-01-27 1998-01-12 액정표시모듈제조방법

Country Status (7)

Country Link
US (1) US6218201B1 (ko)
EP (1) EP0895633B1 (ko)
JP (1) JP3907131B2 (ko)
KR (1) KR100482397B1 (ko)
CN (1) CN1132052C (ko)
DE (1) DE69805373T2 (ko)
WO (1) WO1998033163A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815131B2 (ja) * 1999-08-12 2006-08-30 セイコーエプソン株式会社 表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法
KR20020027958A (ko) 2000-10-06 2002-04-15 구자홍 표시소자의 ｃｏｆ 구조
US6327168B1 (en) * 2000-10-19 2001-12-04 Motorola, Inc. Single-source or single-destination signal routing through identical electronics module
US20030222672A1 (en) * 2002-05-31 2003-12-04 Paul Winer Testing optical displays
CN100390551C (zh) * 2003-09-27 2008-05-28 统宝光电股份有限公司 平面显示器的测试装置及其操作方法
JP4026625B2 (ja) * 2004-07-23 2007-12-26 セイコーエプソン株式会社 電気光学装置、電子機器および実装構造体
US20060035036A1 (en) * 2004-08-16 2006-02-16 Telephus Inc. Anisotropic conductive adhesive for fine pitch and COG packaged LCD module
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
FR2953972B1 (fr) * 2009-12-16 2018-11-02 Aptiv Technologies Limited Dispositif et methode de diagnostic de la connexion d'un ecran d'affichage
KR101765656B1 (ko) * 2010-12-23 2017-08-08 삼성디스플레이 주식회사 구동 집적회로 및 이를 포함하는 표시장치
US9965094B2 (en) 2011-01-24 2018-05-08 Microsoft Technology Licensing, Llc Contact geometry tests
US8988087B2 (en) 2011-01-24 2015-03-24 Microsoft Technology Licensing, Llc Touchscreen testing
US8982061B2 (en) 2011-02-12 2015-03-17 Microsoft Technology Licensing, Llc Angular contact geometry
US9542092B2 (en) 2011-02-12 2017-01-10 Microsoft Technology Licensing, Llc Prediction-based touch contact tracking
US9785281B2 (en) * 2011-11-09 2017-10-10 Microsoft Technology Licensing, Llc. Acoustic touch sensitive testing
US9472131B2 (en) 2012-11-02 2016-10-18 Apple Inc. Testing of integrated circuit to substrate joints
KR102232435B1 (ko) * 2014-02-12 2021-03-29 삼성디스플레이 주식회사 구동 칩 및 이를 포함하는 표시 장치
CN105988059A (zh) * 2015-03-26 2016-10-05 上海纪显电子科技有限公司 检测装置及检测方法
CN107544164B (zh) * 2017-08-24 2020-07-10 蚌埠高华电子股份有限公司 一种基于附加引脚驱动警报的多装金属脚检测的电测板
CN109523943B (zh) * 2018-12-28 2023-06-20 厦门天马微电子有限公司 显示面板和显示装置
TWI767724B (zh) * 2021-05-27 2022-06-11 友達光電股份有限公司 顯示裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0075079A1 (en) * 1981-09-21 1983-03-30 International Business Machines Corporation Circuit network checking system
NL8801835A (nl) * 1988-07-20 1990-02-16 Philips Nv Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel.
DE3908068C2 (de) * 1989-03-13 1994-07-28 Nokia Deutschland Gmbh Verfahren zum Herstellen von Leiterbahnen auf einem Isolierträger
US5056094A (en) * 1989-06-09 1991-10-08 Texas Instruments Incorporated Delay fault testing method and apparatus
JPH04301817A (ja) * 1991-03-29 1992-10-26 Rohm Co Ltd 液晶表示装置とその製造方法
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US5453991A (en) * 1992-03-18 1995-09-26 Kabushiki Kaisha Toshiba Integrated circuit device with internal inspection circuitry
GB9219836D0 (en) * 1992-09-18 1992-10-28 Philips Electronics Uk Ltd Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits
US5546013A (en) * 1993-03-05 1996-08-13 International Business Machines Corporation Array tester for determining contact quality and line integrity in a TFT/LCD
US5550841A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Method for failure analysis of megachips using scan techniques
US5748497A (en) * 1994-10-31 1998-05-05 Texas Instruments Incorporated System and method for improving fault coverage of an electric circuit
US5631567A (en) * 1995-10-20 1997-05-20 Lsi Logic Corporation Process for predicting propagation delay using linear interpolation
US5923676A (en) * 1996-12-20 1999-07-13 Logic Vision, Inc. Bist architecture for measurement of integrated circuit delays

Also Published As

Publication number Publication date
CN1216133A (zh) 1999-05-05
DE69805373T2 (de) 2002-11-28
DE69805373D1 (de) 2002-06-20
JP2000509520A (ja) 2000-07-25
EP0895633A1 (en) 1999-02-10
WO1998033163A1 (en) 1998-07-30
CN1132052C (zh) 2003-12-24
JP3907131B2 (ja) 2007-04-18
EP0895633B1 (en) 2002-05-15
KR20000064785A (ko) 2000-11-06
US6218201B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR100482397B1 (ko) 액정표시모듈제조방법
US7834972B2 (en) Display circuits
KR101765656B1 (ko) 구동 집적회로 및 이를 포함하는 표시장치
CN108628488B (zh) 内嵌式触控显示装置以及相关测试系统与测试方法
US4220917A (en) Test circuitry for module interconnection network
US7122888B2 (en) Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device
WO2017092135A1 (zh) 液晶显示模组
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR101550251B1 (ko) 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
US9472131B2 (en) Testing of integrated circuit to substrate joints
CN106920495B (zh) 集成电路、液晶显示器及其检测方法
US6344754B1 (en) Semiconductor chip, semiconductor device package, probe card and package testing method
JP5239428B2 (ja) 電気光学装置及び電子機器
KR101585253B1 (ko) 액정표시장치
KR101269289B1 (ko) 액정표시장치
KR20070071341A (ko) 액정표시장치 및 이의 테스트 방법
KR102206596B1 (ko) 표시 패널 검사 시스템
KR20070063310A (ko) 신호 라인 검사 패드를 구비한 액정 표시 패널 및 이를포함한 액정 표시 장치
KR100911467B1 (ko) 액정표시장치의 검사 장치
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR100835404B1 (ko) 선택 패드를 구비하는 액정 표시 장치 및 그 제조 방법
KR20180026177A (ko) 탭 패키지 및 이를 포함하는 영상 표시장치
KR20110057372A (ko) Ｌｏｇ 배선 불량 검출 장치 및 불량 검출 방법
KR100419085B1 (ko) 탭아이씨실장체
JPH07110363A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee