KR100482337B1 - Driving method and apparatus of plasma display panel - Google Patents

Driving method and apparatus of plasma display panel Download PDF

Info

Publication number
KR100482337B1
KR100482337B1 KR10-2002-0055382A KR20020055382A KR100482337B1 KR 100482337 B1 KR100482337 B1 KR 100482337B1 KR 20020055382 A KR20020055382 A KR 20020055382A KR 100482337 B1 KR100482337 B1 KR 100482337B1
Authority
KR
South Korea
Prior art keywords
sustain
period
control signal
panel
driver
Prior art date
Application number
KR10-2002-0055382A
Other languages
Korean (ko)
Other versions
KR20040023932A (en
Inventor
윤상진
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0055382A priority Critical patent/KR100482337B1/en
Priority to US10/659,707 priority patent/US7102596B2/en
Priority to EP03255727A priority patent/EP1398756A3/en
Priority to CNB031588204A priority patent/CN100373428C/en
Publication of KR20040023932A publication Critical patent/KR20040023932A/en
Application granted granted Critical
Publication of KR100482337B1 publication Critical patent/KR100482337B1/en
Priority to US11/488,824 priority patent/US7348938B2/en
Priority to US11/926,797 priority patent/US20080055202A1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Abstract

본 발명은 고온에서도 안정적으로 동작할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.The present invention relates to a driving apparatus of a plasma display panel that can be stably operated even at a high temperature.

본 발명의 플라즈마 디스플레이 패널의 구동장치는 서스테인 기간 동안 스캔전극으로 제 1서스테인 펄스를 공급하기 위한 스캔 구동부와; 상기 서스테인 기간 동안 서스테인전극으로 제 2서스테인 펄스를 공급하기 위한 서스테인 구동부와; 상기 패널이 구동되는 주위온도를 감시하고, 상기 패널의 구동되는 주위온도에 대응되는 비트 제어신호를 생성하기 위한 온도감지부와; 상기 비트 제어신호에 대응되어 상기 제 1 및 제 2서스테인 펄스의 주기가 조절될 수 있도록 타이밍 제어신호를 생성하여 상기 스캔 구동부 및 서스테인 구동부로 공급하기 위한 타이밍 콘트롤러를 구비한다. 상기 타이밍 콘트롤러는 상기 비트 제어신호에 대응되어 상기 패널이 구동되는 주위온도가 올라갈 수록 넓은 주기를 가지는 제 1 및 제 2서스테인 펄스가 공급될 수 있도록 상기 타이밍 제어신호를 생성한다. The driving apparatus of the plasma display panel of the present invention includes a scan driver for supplying a first sustain pulse to the scan electrode during the sustain period; A sustain driver for supplying a second sustain pulse to the sustain electrode during the sustain period; A temperature sensing unit for monitoring an ambient temperature at which the panel is driven and generating a bit control signal corresponding to the ambient temperature at which the panel is driven; And a timing controller for generating a timing control signal and supplying the timing control signal to the scan driver and the sustain driver in response to the bit control signal so that the periods of the first and second sustain pulses can be adjusted. The timing controller generates the timing control signal so that the first and second sustain pulses having a wide period may be supplied as the ambient temperature at which the panel is driven increases in response to the bit control signal.

Description

플라즈마 디스플레이 패널의 구동장치 및 구동방법{DRIVING METHOD AND APPARATUS OF PLASMA DISPLAY PANEL} DRIVING METHOD AND APPARATUS OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것으로 특히, 고온에서도 안정적으로 동작할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것이다.The present invention relates to a driving apparatus and a driving method of a plasma display panel, and more particularly, to a driving apparatus and a driving method of a plasma display panel that can be stably operated even at high temperature.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is an ultraviolet light generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne, etc. discharges to display an image by emitting phosphors. do. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(30Y) 및 공통서스테인전극(30Z)을 포함한 서스테인전극쌍과, 서스테인전극쌍과 직교되도록 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 스캔전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 금속버스전극(13Y,13Z)이 적층된 구조를 갖는다. 스캔전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 MgO 보호막(16)이 적층된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode alternating surface discharge type PDP includes a sustain electrode pair including a scan electrode 30Y and a common sustain electrode 30Z formed on the upper substrate 10, and orthogonal to the sustain electrode pair. The address electrode 20X is formed on the lower substrate 18. Each of the scan electrode 30Y and the common sustain electrode 30Z has a structure in which transparent electrodes 12Y and 12Z and metal bus electrodes 13Y and 13Z are stacked. The upper dielectric layer 14 and the MgO passivation layer 16 are stacked on the upper substrate 10 having the scan electrode 30Y and the common sustain electrode 30Z side by side. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. The initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling ramp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다. 3 shows driving waveforms of a PDP supplied to two subfields.

도 3에 있어서, Y는 스캔전극을 나타내며, Z는 공통서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다. In Fig. 3, Y represents a scan electrode and Z represents a common sustain electrode. And X represents an address electrode.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다. Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 공통서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. In the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform (Ramp-up) causes a discharge in the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the common sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. After the rising ramp waveform Ramp-up is supplied in the set-down period SD, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes ( Is simultaneously applied to Y). Ramp-down causes a slight erase discharge in the cells, thereby partially erasing the excessively formed wall charge. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

공통서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다. 이 직류전압(Zdc)은 셋다운기간에 공통서스테인전극(Z)과 스캔전극(Y) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 스캔전극(Y)과 공통서스테인전극(Z) 사이에 방전이 크게 일어나지 않도록 공통서스테인전극(Z)과 스캔전극(Y) 사이 또는 공통서스테인전극(Z)과 어드레스전극(X) 사이의 전압차를 설정하게 된다. The common sustain electrode Z is supplied with a positive DC voltage Zdc during the setdown period and the address period. The DC voltage Zdc causes a setdown discharge between the common sustain electrode Z and the scan electrode Y in the setdown period, and discharges between the scan electrode Y and the common sustain electrode Z in the address period. The voltage difference is set between the common sustain electrode Z and the scan electrode Y or between the common sustain electrode Z and the address electrode X so as not to occur greatly.

서스테인기간에는 스캔전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 공통서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the common sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, i.e., a display between the scan electrode Y and the common sustain electrode Z every time the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. Discharge occurs.

마지막으로, 서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. Finally, after the sustain discharge is completed, a ramp waveform (erase) having a small pulse width and a low voltage level is supplied to the common sustain electrode Z to erase wall charge remaining in the cells of the full screen.

그런데 종래의 PDP는 고온환경에서 동작시킬 경우에 방전이 일어나지 않는 등 구동이 불안정한 문제점이 있다. 예컨데, 대략 40℃ 이상의 고온환경에서 PDP를 도 4와 같이 상반부와 하반부로 분할하고 상반부를 위에서부터 아래로 스캐닝함과 동시에 하반부를 아래에서부터 위로 스캐닝할 때, 스캐닝 순서가 늦은 중앙부(41)에는 어드레스방전이 일어나지 않게 된다. 이렇게 선택된 셀에 대하여 어드레스방전이 일어나지 않으면, 서스테인전압이 인가되어도 선택된 셀에서 서스테인방전이 일어나지 않기 때문에 화상을 표시할 수 없게 된다. 마찬가지로, 40℃ 이상의 고온환경에서 PDP를 도 5와 같이 첫 라인에서 마지막 라인까지 순차적으로 스캐닝하는 경우에는 스캐닝 순서가 늦은 화면의 하단부(51)에는 어드레스방전이 일어나지 않는다. However, the conventional PDP has a problem in that driving is unstable, such as discharge does not occur when operating in a high temperature environment. For example, when the PDP is divided into the upper half and the lower half as shown in FIG. 4 and the upper half is scanned from the top to the bottom, and the lower half is scanned from the bottom to the upper portion as shown in FIG. Discharge does not occur. If no address discharge occurs in the selected cell in this way, the image cannot be displayed because the sustain discharge does not occur in the selected cell even when the sustain voltage is applied. Similarly, when the PDP is sequentially scanned from the first line to the last line as shown in FIG. 5 at a high temperature of 40 ° C. or higher, no address discharge occurs in the lower portion 51 of the screen having a late scanning order.

많은 실험과 그 실험에 대한 분석 결과, 고온환경에서 미스방전이 일어나는 주요한 원인으로는 스캐닝순서가 늦을수록 초기화기간에서 생성된 벽전하의 손실양이 증가한다는 것이다. 이러한 원인을 셀 내의 방전특성 변화에 기초하여 설명하면, 첫째 셀의 내/외부 온도가 상승함에 따라 셀 내의 유전체물질과 보호층물질의 절연특성이 열화되면서 누설절류가 발생하여 벽전하가 누설되는 것이다. 특히, 스캔전극(Y)과 공통서스테인전극(Z)의 벽전하가 누설되는 경우에 어드레스방전이 미스방전되기 쉽다. As a result of many experiments and analysis of the experiments, the main cause of miss discharge in high temperature environment is that the later the scanning sequence increases the amount of wall charges generated during the initialization period increases. The reason for this is explained based on the change of discharge characteristics in the cell. First, as the internal / external temperature of the cell rises, the insulation characteristics of the dielectric material and the protective layer material in the cell deteriorate, and leakage current occurs and the wall charges leak. . In particular, when the wall charges of the scan electrode Y and the common sustain electrode Z leak, the address discharge is likely to be miss discharged.

둘 째, 고온환경에서 방전에 의해 발생된 셀 내의 공간전하들의 운동이 활발해지면서 그 공간전하와 전자를 잃은 원자와의 재결합(recombination)이 쉽게 발생하여 방전에 기여하는 벽전하와 공간전하가 시간이 지남에 따라 손실되는 것이다. Second, as the movement of space charges in a cell caused by discharge in high temperature environment becomes active, recombination of the space charge and the electron-lost atom easily occurs, so that wall charge and space charge that contribute to discharge have a long time. It is lost over time.

한편, 종래의 PDP에서는 패널의 구동시에(서스테인 구동시) 패널의 온도가 상승하게 된다. 다시 말하여, 주위 온도가 고온일 때 패널의 온도는 주의의 온도보다 높게되어 고온 오방전 현상을 심화시키게 된다. 즉, 서스테인 기간에 높은 전압의 서스테인 펄스(sus)가 공급되기 때문에 서스테인 기간에 패널의 온도가 증가하게 되고, 이에 따라 고온 오방전 현상이 심화되게 된다. On the other hand, in the conventional PDP, the panel temperature increases when the panel is driven (at the time of sustain driving). In other words, when the ambient temperature is a high temperature, the panel temperature is higher than the temperature of caution to deepen the high temperature mis-discharge phenomenon. That is, since the sustain pulse sus of a high voltage is supplied in the sustain period, the temperature of the panel increases during the sustain period, thereby increasing the high temperature mis-discharge phenomenon.

따라서, 본 발명의 목적은 고온에서도 안정적으로 동작할 수 있도록 한 PDP의 구동장치 및 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a driving apparatus and a driving method of a PDP capable of operating stably even at high temperatures.

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동장치는 서스테인 기간 동안 스캔전극으로 제 1서스테인 펄스를 공급하기 위한 스캔 구동부와; 상기 서스테인 기간 동안 서스테인전극으로 제 2서스테인 펄스를 공급하기 위한 서스테인 구동부와; 상기 패널이 구동되는 주위온도를 감시하고, 상기 패널의 구동되는 주위온도에 대응되는 비트 제어신호를 생성하기 위한 온도감지부와; 상기 비트 제어신호에 대응되어 상기 제 1 및 제 2서스테인 펄스의 주기가 조절될 수 있도록 타이밍 제어신호를 생성하여 상기 스캔 구동부 및 서스테인 구동부로 공급하기 위한 타이밍 콘트롤러를 구비한다. 상기 타이밍 콘트롤러는 상기 비트 제어신호에 대응되어 상기 패널이 구동되는 주위온도가 올라갈 수록 넓은 주기를 가지는 제 1 및 제 2서스테인 펄스가 공급될 수 있도록 상기 타이밍 제어신호를 생성한다. 상기 온도감지부는 상온과 고온환경에서 서로 상이한 비트 제어신호를 생성함과 아울러 상기 고온환경의 온도를 다수의 온도 레벨로 분리하여 상기 비트 제어신호를 생성한다. 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 폭 및 간격이 일정하게 넓어짐으로써 넓게 설정된다. 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 간격은 일정하게 유지되고 상기 폭이 넓어짐으로써 넓게 설정된다. 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 폭은 일정하게 유지되고 상기 간격이 넓어짐으로써 넓게 설정된다. 상기 패널이 구동되는 주위의 온도가 올라갈수록 상기 제 1 및 제 2서스테인 펄스 사이의 그라운드 간격이 넓어진다. 본 발명에 따른 PDP의 구동방법은 상온에서 공급되는 서스테인펄스의 주기를 고온에서 공급되는 서스테인펄스의 주기보다 더 짧게 설정한다. 상기 고온이 다수의 온도 레벨로 나뉘고, 상기 온도 레벨이 높아질 수록 상기 서스테인 펄스의 주기가 넓게 설정된다. 상기 서스테인 펄스의 주기가 넓어질 때 상기 서스테인 펄스의 폭 및 간격이 동일하게 넓어진다. 상기 서스테인 펄스의 주기가 넓어질 때 상기 서스테인 펄스의 폭 및 간격 중 어느 하나가 넓게 설정된다. In order to achieve the above object, the driving apparatus of the PDP according to the present invention includes a scan driver for supplying a first sustain pulse to the scan electrode during the sustain period; A sustain driver for supplying a second sustain pulse to the sustain electrode during the sustain period; A temperature sensing unit for monitoring an ambient temperature at which the panel is driven and generating a bit control signal corresponding to the ambient temperature at which the panel is driven; And a timing controller for generating a timing control signal and supplying the timing control signal to the scan driver and the sustain driver in response to the bit control signal so that the periods of the first and second sustain pulses can be adjusted. The timing controller generates the timing control signal so that the first and second sustain pulses having a wide period may be supplied as the ambient temperature at which the panel is driven increases in response to the bit control signal. The temperature sensing unit generates different bit control signals at room temperature and high temperature, and separates the temperature of the high temperature environment into a plurality of temperature levels to generate the bit control signal. The period of the first and second sustain pulses is set wide by the width and the interval of the first and second sustain pulses being constantly widened. The period of the first and second sustain pulses is set wide by keeping the interval of the first and second sustain pulses constant and the width of the first and second sustain pulses constant. The period of the first and second sustain pulses is set wide by the width of the first and second sustain pulses being kept constant and the interval being widened. As the temperature around the panel is driven increases, the ground distance between the first and second sustain pulses increases. The driving method of the PDP according to the present invention sets the period of the sustain pulse supplied at room temperature to be shorter than the period of the sustain pulse supplied at high temperature. The high temperature is divided into a plurality of temperature levels, and the higher the temperature level is, the wider the period of the sustain pulse is set. When the period of the sustain pulse is widened, the width and interval of the sustain pulse are equally widened. When the period of the sustain pulse is widened, any one of the width and the interval of the sustain pulse is set wide.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 6 내지 도 10c를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 10C.

도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.FIG. 6 is a view showing a driving apparatus of a plasma display panel according to a first embodiment of the present invention.

도 6을 참조하면, 본 발명의 제 1실시예에 따른 PDP의 구동장치는 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(62)와, 스캔전극들(Y1 내지 Ym)에 초기화전압과 스캔전압 및 서스테인전압을 공급하기 위한 스캔 구동부(64)와, 공통서스테인전극(Z)에 서스테인전압을 공급하기 위한 서스테인 구동부(66)와, 각 구동부(62,64,66)를 제어하기 위한 타이밍 콘트롤러(60)와, 패널(61)의 구동온도에 따라 상이한 서스테인 전압을 공급하기 위한 서스테인 전원부(68)와, 패널(61)의 구동온도를 측정하고, 이에 따라 서스테인 전원부(68)를 제어하기 위한 제어부(70)를 구비한다.Referring to FIG. 6, the driving apparatus of the PDP according to the first embodiment of the present invention is provided to the data driver 62 for supplying data to the address electrodes X1 to Xm and to the scan electrodes Y1 to Ym. Controls the scan driver 64 for supplying the initialization voltage, the scan voltage, and the sustain voltage, the sustain driver 66 for supplying the sustain voltage to the common sustain electrode Z, and the drivers 62, 64, and 66. The timing controller 60, the sustain power supply unit 68 for supplying different sustain voltages according to the driving temperature of the panel 61, and the driving temperature of the panel 61, and thus the sustain power supply unit 68 It is provided with a control unit 70 for controlling.

데이터 구동부(62)는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 도시하지 않은 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터를 타이밍 콘트롤러(60)의 제어하에 1라인 분씩 래치한 다음, 래치된 데이터를 어드레스전극들(X1 내지 Xm)에 동시에 공급하게 된다.The data driver 62 performs inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then outputs data mapped to each subfield by a subfield mapping circuit (not shown). After latching by one line under the control of, the latched data is simultaneously supplied to the address electrodes X1 to Xm.

스캔 구동부(64)는 초기화기간에 상승 램프파형과 하강 램프파형을 스캔전극들(Y1 내지 Ym)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 스캔전극들(Y1 내지 Ym)에 순차적으로 공급한다. 그리고 스캔 구동부(64)는 어드레스기간에 선택된 셀에 대하여 서스테인방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y1 내지 Ym)에 동시에 공급하게 된다. The scan driver 64 supplies the rising ramp waveform and the falling ramp waveform to the scan electrodes Y1 to Ym in the initialization period, and then scans the scan pulses for selecting the scan line in the address period. Feed sequentially. The scan driver 64 simultaneously supplies sustain pulses to the scan electrodes Y1 to Ym to cause sustain discharge for the selected cell in the address period.

여기서, 스캔 구동부(64)는 패널(61)이 대략 40℃ 이상의 고온환경에서 구동될 때 서스테인 펄스의 전압레벨을 낮추어 스캔전극들(Y1 내지 Ym)에 공급한다. 이와 같이 고온 환경에서 서스테인 펄스의 전압레벨을 낮아지게 되면 패널(61)의 온도가 주위의 온도 이상으로 올라가는 것이 방지되고, 이에 따라 고온 오방전을 저감시킬 수 있다. Here, the scan driver 64 lowers the voltage level of the sustain pulse when the panel 61 is driven at a high temperature of approximately 40 ° C. or higher to supply the scan electrodes Y1 to Ym. As such, when the voltage level of the sustain pulse is lowered in a high temperature environment, the temperature of the panel 61 is prevented from rising above the ambient temperature, thereby reducing high temperature misdischarge.

서스테인 구동부(66)는 셋다운기간 및 어드레스 기간에 직류전압을 공급함과 아울러 서스테인 기간에 서스테인 펄스를 공급한다. 여기서, 서스테인 구동부(66)는 패널(61)이 대략 40℃ 이상의 고온환경(대략 90℃ 이하의 온도)에서 구동될 때 서스테인 펄스의 전압레벨을 낮추어 공통서스테인전극(Z)에 공급한다. 이와 같이 고온 환경에서 서스테인 펄스의 전압레벨을 낮아지게 되면 패널(61)의 온도가 올라가는 것을 방지되고, 이에 따라 고온 오방전을 저감시킬 수 있다. The sustain driver 66 supplies a DC voltage in the set down period and the address period, and also supplies a sustain pulse in the sustain period. Here, the sustain driver 66 lowers the voltage level of the sustain pulse and supplies it to the common sustain electrode Z when the panel 61 is driven in a high temperature environment (approximately 90 ° C. or less) of approximately 40 ° C. or higher. As such, when the voltage level of the sustain pulse is lowered in the high temperature environment, the temperature of the panel 61 is prevented from rising, thereby reducing the high temperature misdischarge.

타이밍 콘트롤러(60)는 수직/수평 동기신호를 입력받아, 각 구동부(62,64,66)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 각 구동부(62,64,66)에 공급하게 된다. The timing controller 60 receives a vertical / horizontal synchronization signal, generates a timing control signal for each driver 62, 64, 66, and supplies the timing control signal to each driver 62, 64, 66. do.

제어부(70)는 패널(61)의 구동온도를 감시하면서 서스테인 전원부(68)를 제어한다. 서스테인 전원부(68)는 제어부(70)의 제어에 의하여 다양한 서스테인 전압 중 어느 하나의 전압을 스캔 구동부(64) 및 서스테인 구동부(66)로 공급한다.The control unit 70 controls the sustain power supply unit 68 while monitoring the driving temperature of the panel 61. The sustain power supply 68 supplies the scan driver 64 and the sustain driver 66 with any one of various sustain voltages under the control of the controller 70.

이를 위해, 제어부(70)는 도 7과 같이 온도감지부(74) 및 스위치 제어부(72)를 구비하고, 서스테인 전원부(68)는 다양한 서스테인 전압원들(Vs1,Vs2,…,Vsi(i는 자연수)) 및 스위칭소자들(Sw1,Sw2,…,Swi)을 구비한다.To this end, the control unit 70 includes a temperature sensing unit 74 and a switch control unit 72 as shown in FIG. 7, and the sustain power supply unit 68 includes various sustain voltage sources Vs1, Vs2, ..., Vsi (i is a natural number). ) And switching elements Sw1, Sw2, ..., Swi.

서스테인 전원부(68)에 포함되어 있는 서스테인 전압원들(Vs1,Vs2,…,Vsi)의 전압값은 서로 상이하게 설정된다. 예를 들어, 제 1서스테인 전압(Vs1)의 전압은 종래의 서스테인 전압과 동일하게 설정된다.(예를 들어, 170V) 제 2서스테인 전압(Vs2)의 전압은 제 1서스테인 전압(Vs1)의 전압값보다 낮게 설정된다.(예를 들어, 167V) 제 i서스테인 전압(Vsi)은 제 2서스테인 전압(Vs2)보다 낮게 설정된다.(예를 들어, 150V) 즉, 본 발명의 실시예에 의한 서스테인 전원부(68)는 종래의 서스테인 전압으로부터 서서히 낮게 설정되는 다수의 서스테인 전압원들(Vs1,Vs2,…,Vsi)을 포함한다.The voltage values of the sustain voltage sources Vs1, Vs2, ..., Vsi included in the sustain power supply unit 68 are set differently from each other. For example, the voltage of the first sustain voltage Vs1 is set equal to the conventional sustain voltage (for example, 170V). The voltage of the second sustain voltage Vs2 is the voltage of the first sustain voltage Vs1. It is set lower than the value (for example, 167V). The i-sustain voltage Vsi is set lower than the second sustain voltage Vs2. (For example, 150V) That is, the sustain according to the embodiment of the present invention. The power supply unit 68 includes a plurality of sustain voltage sources Vs1, Vs2, ..., Vsi, which are set lower gradually from the conventional sustain voltage.

스위칭소자들(Sw1,Sw2,…,Swi)은 서스테인 전압원들(Vs1,Vs2,…,Vsi)과 스캔구동부(64) 및 서스테인 구동부(66) 사이에 각각 설치되어 스위치 제어부(72)의 제어에 의하여 턴-온 및 턴-오프된다.The switching elements Sw1, Sw2, ..., Swi are respectively installed between the sustain voltage sources Vs1, Vs2, ..., Vsi, the scan driver 64 and the sustain driver 66 to control the switch controller 72. By turning it on and off.

온도감지부(74)는 패널(61)이 구동되는 주위온도를 감시하면서 소정의 비트 제어신호를 스위치 제어부(72)로 공급한다. 예를 들어, 온도감지부(74)는 4비트의 제어신호를 스위치 제어부(72)로 공급할 수 있다. 이러한 온도감지부(74)는 패널(61)이 구동되는 주위온도가 대략 40℃ 미만일 경우 "0000"의 신호를 공급하게 된다.The temperature sensing unit 74 supplies a predetermined bit control signal to the switch control unit 72 while monitoring the ambient temperature at which the panel 61 is driven. For example, the temperature detector 74 may supply a 4-bit control signal to the switch controller 72. The temperature sensing unit 74 supplies a signal of "0000" when the ambient temperature at which the panel 61 is driven is less than about 40 ° C.

온도감지부(74)로부터 "0000"의 비트 제어신호를 공급받은 스위치 제어부(72)는 제 1스위치(Sw1)를 턴-온시킨다. 제 1스위치(Sw1)가 턴-온되면 도 8과 같이 제 1서스테인 전압(Vs1)이 스캔 구동부(64) 및 서스테인 구동부(66)로 공급된다. 즉, 패널(61)이 구동되는 주위온도가 대략 40℃ 미만일 경우 플라즈마 디스플레이 패널은 종래와 동일한 전압으로 구동된다. 다시 말하여, 패널(61)의 구동되는 주위온도가 고온이 아닐 경우 서스테인 펄스의 전압레벨은 종래와 동일하게 유지된다. The switch control unit 72 receiving the bit control signal of "0000" from the temperature sensing unit 74 turns on the first switch Sw1. When the first switch Sw1 is turned on, the first sustain voltage Vs1 is supplied to the scan driver 64 and the sustain driver 66 as shown in FIG. 8. That is, when the ambient temperature at which the panel 61 is driven is less than about 40 ° C., the plasma display panel is driven at the same voltage as in the prior art. In other words, when the driven ambient temperature of the panel 61 is not high temperature, the voltage level of the sustain pulse is kept the same as before.

한편, 온도감지부(74)는 패널(61)이 구동되는 주위온도가 대략 42℃일 경우 "0001"의 비트 제어신호를 스위치 제어부(72)로 공급한다. 온도감지부(74)로부터 "0001"의 비트 제어신호를 공급받은 스위치 제어부(72)는 제 2스위치(Sw2)를 턴-온시킨다. 제 2스위치(Sw2)가 턴-온되면 도 8과 같이 제 1서스테인 전압(Vs1)보다 낮은 전압을 가지는 제 2서스테인 전압(Vs2)이 스캔 구동부(64) 및 서스테인 구동부(66)로 공급된다. 즉, 패널(61)이 구동되는 주위온도가 고온일 경우 서스테인 펄스의 전압레벨이 낮아지게 된다.On the other hand, the temperature sensing unit 74 supplies a bit control signal of "0001" to the switch control unit 72 when the ambient temperature at which the panel 61 is driven is approximately 42 ° C. The switch control unit 72 receiving the bit control signal of “0001” from the temperature sensing unit 74 turns on the second switch Sw2. When the second switch Sw2 is turned on, the second sustain voltage Vs2 having a voltage lower than the first sustain voltage Vs1 is supplied to the scan driver 64 and the sustain driver 66 as shown in FIG. 8. That is, when the ambient temperature at which the panel 61 is driven is a high temperature, the voltage level of the sustain pulse is lowered.

이와 같이 패널(61)의 고온에서 구동할 때 서스테인 펄스의 전압레벨이 낮아지게 되면 패널(61)의 구동온도가 주위의 온도보다 높게 올라가는 것을 방지할 수 있고, 이에 따라 고온 오방전을 저감시킬 수 있다. As such, when the voltage level of the sustain pulse is lowered when driving at the high temperature of the panel 61, the driving temperature of the panel 61 can be prevented from rising higher than the ambient temperature, thereby reducing the high temperature mis-discharge. have.

한편, 온도감지부(74)는 패널(61)이 구동되는 주위온도가 대략 80℃일 경우 "1111"의 비트 제어신호를 스위치 제어부(72)로 공급한다. 온도감지부(74)로부터 "1111"의 비트 제어신호를 공급받은 스위치 제어부(72)는 제 i스위치(Swi)를 턴-온시킨다. 제 i스위치(Swi)가 턴-온되면 도 8과 같이 제 2서스테인 전압(Vs2)보다 낮은 전압을 가지는 제 i서스테인 전압(Vsi)이 스캔구동부(64) 및 서스테인 구동부(66)로 공급된다. On the other hand, the temperature sensing unit 74 supplies a bit control signal of “1111” to the switch control unit 72 when the ambient temperature at which the panel 61 is driven is approximately 80 ° C. The switch control unit 72 receiving the bit control signal of “1111” from the temperature detecting unit 74 turns on the i-th switch Swi. When the i th switch Swi is turned on, the i th sustain voltage Vsi having a voltage lower than the second sustain voltage Vs2 is supplied to the scan driver 64 and the sustain driver 66 as shown in FIG. 8.

즉, 본 발명의 제 1실시예에서는 고온 구동시에 패널(61)에 공급되는 서스테인 펄스의 전압을 상온 구동시에 공급되는 서스테인 펄스의 전압 레벨보다 낮게 설정하여 패널(61)의 구동온도가 주위의 온도보다 높게 올라가는 것을 방지할 수 있고, 이에 따라 고온 오방전을 저감시킬 수 있다. 아울러, 본 발명에서는 고온을 다수의 레벨로 나누고, 레벨이 올라갈 수록 더 낮은 전압레벨을 가지는 서스테인 펄스를 공급하게 된다. That is, in the first embodiment of the present invention, the driving temperature of the panel 61 is set to be lower than the voltage level of the sustain pulse supplied to the panel 61 at the high temperature driving by setting the voltage of the sustain pulse supplied to the panel 61 at the high temperature driving. It can be prevented from going up higher, whereby high temperature misdischarge can be reduced. In addition, in the present invention, the high temperature is divided into a plurality of levels, and as the level is raised, a sustain pulse having a lower voltage level is supplied.

도 9는 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다. 9 is a view showing a driving apparatus of a plasma display panel according to a second embodiment of the present invention.

도 9를 참조하면, 본 발명의 제 2실시예에 의한 PDP의 구동장치는 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(82)와, 스캔전극들(Y1 내지 Ym)에 초기화전압과 스캔전압 및 서스테인전압을 공급하기 위한 스캔 구동부(84)와, 공통서스테인전극(Z)에 서스테인전압을 공급하기 위한 서스테인 구동부(86)와, 각 구동부(82,84,86)를 제어하기 위한 타이밍 콘트롤러(80)와, 패널(81)의 구동온도를 감지하기 위한 온도감지부(88)를 구비한다. Referring to FIG. 9, a driving apparatus of a PDP according to a second embodiment of the present invention may include a data driver 82 for supplying data to address electrodes X1 to Xm and scan electrodes Y1 to Ym. Controls the scan driver 84 for supplying the initialization voltage, the scan voltage, and the sustain voltage, the sustain driver 86 for supplying the sustain voltage to the common sustain electrode Z, and the respective drive units 82, 84, and 86. The timing controller 80 and a temperature sensing unit 88 for sensing the driving temperature of the panel 81 are provided.

데이터 구동부(82)는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 도시하지 않은 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터를 타이밍 콘트롤러(80)의 제어하에 1라인 분씩 래치한 다음, 래치된 데이터를 어드레스전극들(X1 내지 Xm)에 동시에 공급하게 된다.The data driver 82 performs inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then outputs data mapped to each subfield by a subfield mapping circuit (not shown). After latching by one line under the control of, the latched data is simultaneously supplied to the address electrodes X1 to Xm.

스캔 구동부(84)는 초기화기간에 상승 램프파형과 하강 램프파형을 스캔전극들(Y1 내지 Ym)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 스캔전극들(Y1 내지 Ym)에 순차적으로 공급한다. 그리고 스캔 구동부(84)는 어드레스기간에 선택된 셀에 대하여 서스테인방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y1 내지 Ym)에 동시에 공급하게 된다. The scan driver 84 supplies the rising ramp waveform and the falling ramp waveform to the scan electrodes Y1 to Ym in the initialization period, and then scans the scan pulses for selecting the scan line in the address period. Feed sequentially. The scan driver 84 simultaneously supplies sustain pulses to the scan electrodes Y1 to Ym to cause sustain discharge for the selected cell in the address period.

여기서, 스캔 구동부(84)는 패널(81)이 대략 40℃ 이상의 고온환경에서 구동될 때 서스테인 펄스의 주기를 넓게 설정하여 스캔전극들(Y1 내지 Ym)에 공급한다. 이와 같이 고온 환경에서 서스테인 펄스의 주기가 넓게 설정되면 서스테인 전압 구동마진이 향상되어 고온 오방전을 저감시킬 수 있다.Here, the scan driver 84 supplies a wide range of sustain pulses to the scan electrodes Y1 to Ym when the panel 81 is driven at a high temperature of about 40 ° C. or more. As such, when the period of the sustain pulse is set to be wide in a high temperature environment, the sustain voltage driving margin is improved to reduce high temperature misdischarge.

서스테인 구동부(86)는 셋다운기간 및 어드레스 기간에 직류전압을 공급함과 아울러 서스테인 기간에 서스테인 펄스를 공급한다. 여기서, 서스테인 구동부(86)는 패널(81)이 대략 40℃ 이상의 고온환경(대략 90℃ 이하의 온도)에서 구동될 때 서스테인 펄스의 주기를 넓게 설정하여 공통서스테인전극(Z)에 공급한다. 이와 같이 고온 환경에서 서스테인 펄스의 주기가 넓게 설정되면 서스테인 전압 구동마진이 향상되어 고온 오방전을 저감시킬 수 있다. The sustain driver 86 supplies a DC voltage in the set down period and the address period, and also supplies a sustain pulse in the sustain period. Here, the sustain driver 86 supplies the common sustain electrode Z by setting a wide period of the sustain pulse when the panel 81 is driven in a high temperature environment (approximately 90 ° C. or less) of approximately 40 ° C. or more. As such, when the period of the sustain pulse is set to be wide in a high temperature environment, the sustain voltage driving margin is improved to reduce high temperature misdischarge.

온도감지부(88)는 패널(81)의 구동온도를 감시하면서 소정의 비트 제어신호를 타이밍 콘트롤러(80)로 공급한다. The temperature sensing unit 88 supplies a predetermined bit control signal to the timing controller 80 while monitoring the driving temperature of the panel 81.

타이밍 콘트롤러(80)는 수직/수평 동기신호를 입력받아, 각 구동부(82,84,86)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 각 구동부(82,84,86)에 공급하게 된다. 이때, 타이밍 콘트롤러(80)는 온도감지부(88)로부터 공급되는 비트 제어신호에 대응하여 서스테인 펄스의 폭의 주기가 상이하게 설정될 수 있도록 타이밍 제어신호를 생성한다. The timing controller 80 receives a vertical / horizontal synchronization signal, generates a timing control signal for each driver 82, 84, 86, and supplies the timing control signal to each driver 82, 84, 86. do. At this time, the timing controller 80 generates a timing control signal so that the period of the width of the sustain pulse can be set differently in response to the bit control signal supplied from the temperature sensing unit 88.

온도감지부(88)가 4비트의 제어신호를 타이밍 콘트롤러(80)로 공급한다고 가정하여 동작과정을 상세히 설명하기로 한다. 먼저, 온도감지부(88)는 패널(81)이 구동되는 주위온도가 상온(40℃ 미만)일 경우 "0000"의 신호를 공급하게 된다. 온도감지부(88)로부터 "0000"의 제어신호를 입력받은 타이밍 콘트롤러(80)는 도 10a와 같이 종래의 동일한 펄스 폭(Ta) 및 간격(Tb)을 가지는 서스테인 펄스가 공급될 수 있도록 타이밍 제어신호를 생성하여 스캔 구동부(84) 및 서스테인 구동부(86)로 공급한다. 즉, 패널(81)이 구동되는 주위온도가 고온이 아닐 경우 서스테인 펄스의 전압레벨은 종래와 동일하게 유지된다. The operation process will be described in detail assuming that the temperature sensing unit 88 supplies a 4-bit control signal to the timing controller 80. First, the temperature detector 88 supplies a signal of "0000" when the ambient temperature at which the panel 81 is driven is room temperature (less than 40 ° C). The timing controller 80 receives the control signal of " 0000 " from the temperature sensing unit 88, so that timing control such that a sustain pulse having the same pulse width Ta and interval Tb as in the prior art can be supplied as shown in FIG. The signal is generated and supplied to the scan driver 84 and the sustain driver 86. That is, when the ambient temperature at which the panel 81 is driven is not high temperature, the voltage level of the sustain pulse is kept the same as before.

한편, 온도감지부(88)는 패널(81)이 구동되는 주위온도가 고온, 예를 들면 42℃일 경우 "0001"의 비트 제어신호를 타이밍 콘트롤러(80)로 공급한다. 온도감지부(88)로부터 "0001"의 비트 제어신호를 공급받은 타이밍 콘트롤러(80)는 도 10a에 도시된 바와 같이 상온에서 공급되는 서스테인 펄스보다 넓은 주기를 가지는 서스테인 펄스가 공급될 수 있도록 타이밍 제어신호를 생성하여 스캔 구동부(84) 및 서스테인 구동부(86)로 공급한다. 이때, 서스테인 펄스의 폭(Ta') 및 간격(Tb')이 소정간격씩 넓게 설정되게 된다. On the other hand, the temperature sensing unit 88 supplies a bit control signal of "0001" to the timing controller 80 when the ambient temperature at which the panel 81 is driven is high, for example, 42 ° C. Timing controller 80 receives a bit control signal of "0001" from the temperature sensing unit 88, the timing control so that the sustain pulse having a wider period than the sustain pulse supplied at room temperature can be supplied as shown in Figure 10a The signal is generated and supplied to the scan driver 84 and the sustain driver 86. At this time, the width Ta 'and the interval Tb' of the sustain pulse are set to be wide by predetermined intervals.

이와 같이 서스테인 펄스의 주기가 넓어지면 서스테인 전압 구동마진이 향상되게 된다. 즉, 종래의 서스테인 펄스의 폭에서는 방전이 일어나지 않는 전압도 서스테인 펄스의 주기가 넓어짐으로써 방전이 일어날 수 있게 된다. 따라서, 본 발명에서는 서스테인 펄스의 주기를 고온에서 넓게 설정함으로써 고온 오방전을 방지할 수 있다. As such, when the period of the sustain pulse is widened, the sustain voltage driving margin is improved. That is, in the width of the conventional sustain pulse, even the voltage at which the discharge does not occur can be discharged by widening the period of the sustain pulse. Therefore, in the present invention, high temperature misdischarge can be prevented by setting the period of the sustain pulse wide at a high temperature.

한편, 본 발명에서는 도 10b와 같이 서스테인 펄스의 간격(Tb)은 동일하게 유지하면서 서스테인 펄스의 폭(Tc)을 증가시킬 수 있다. 이와 같이 서스테인 펄스의 폭(Tc)이 늘어남으로써 서스테인 전압 구동마진이 향상되고, 이에 따라 고온 오방전을 방지할 수 있다. 또한, 본 발명에서는 도 10c와 같이 서스테인 펄스의 폭(Ta)은 동일하게 유지하면서 서스테인 펄스의 간격(Td)을 증가시킬 수 있다. 이와 같이 서스테인 펄스의 간격(Td)이 늘어남으로써 서스테인 전압 구동마진이 향상되고, 이에 따라 고온 오방전을 방지할 수 있다. Meanwhile, in the present invention, as shown in FIG. 10B, the width Tc of the sustain pulse can be increased while keeping the interval Tb of the sustain pulse the same. As the width Tc of the sustain pulse increases in this way, the sustain voltage driving margin is improved, thereby preventing high temperature mis-discharge. In addition, in the present invention, as shown in FIG. 10C, the width Ta of the sustain pulse can be increased while maintaining the same width Ta of the sustain pulse. In this way, the sustain voltage driving margin is improved by increasing the interval Td of the sustain pulses, thereby preventing high temperature mis-discharge.

아울러, 본 발명에서는 도 11과 같이 서스테인 펄스의 폭 및 간격과 관계없이 서스테인 펄스 사이의 그라운드 간격(Tg)을 넓게 설정할 수 있다. 이와 같이 서스테인 펄스 사이의 그라운드 간격(Tg)이 넓게 설정되면 서스테인 전압 구동마진이 향상되고, 이에 따라 고온 오방전을 방지할 수 있다. In addition, in the present invention, as shown in FIG. 11, the ground interval Tg between the sustain pulses may be set wide regardless of the width and intervals of the sustain pulses. In this way, when the ground interval Tg between the sustain pulses is set to be wide, the sustain voltage driving margin is improved, and thus high temperature misdischarge can be prevented.

한편, 온도감지부(88)는 주위온도가 올라갈 수록 이에 대응하여 높은 비트 제어신호를 타이밍 콘트롤러(80)로 공급한다. 이때, 타이밍 콘트롤러(80)는 높은 비트 제어신호에 대응하여 점점 더 넓은 주기를 가지는 서스테인 펄스가 공급될 수 있도록 타이밍제어신호를 생성하여 스캔 구동부(84) 및 서스테인 구동부(86)로 공급한다. 즉, 본 발명의 제 2실시예에서는 고온의 소정 단계로 나누고, 단계가 올라갈수 록 더 넓은 주기를 가지는 서스테인 펄스를 공급함으로써 고온 오방전을 방지할 수 있다.Meanwhile, as the ambient temperature increases, the temperature detector 88 supplies a high bit control signal to the timing controller 80 in response to the increase in ambient temperature. At this time, the timing controller 80 generates a timing control signal to supply the scan driver 84 and the sustain driver 86 so that a sustain pulse having an increasingly wider period can be supplied in response to the high bit control signal. That is, in the second embodiment of the present invention, high temperature misdischarge can be prevented by dividing into a predetermined step of high temperature and supplying a sustain pulse having a wider period as the step goes up.

아울러, 본 발명에서는 제 1실시예와 제 2실시예를 동시에 적용할 수 있다. 즉, 고온에서 서스테인 펄스의 주기를 넓게 설정함과 아울러 서스테인 펄스의 전압값을 낮춤으로써 고온 오방전을 방지할 수 있다. 다시 말하여, 본 발명에서는 고온환경에서 서스테인 펄스의 주기를 넓게 설정하여 서스테인 구동 전압마진을 향상시킴과 아울러 서스테인 펄스의 전압값을 낮게 설정하여 패널의 온도가 올라가는 것을 방지할 수 있다. In addition, in the present invention, the first embodiment and the second embodiment can be applied simultaneously. That is, high temperature misdischarge can be prevented by setting the period of the sustain pulse wide at a high temperature and lowering the voltage value of the sustain pulse. In other words, in the present invention, the sustain pulse voltage margin can be improved by setting the period of the sustain pulse wide in a high temperature environment, and the voltage value of the sustain pulse can be set low to prevent the panel temperature from rising.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 의하면 고온 환경에서 서스테인 펄스의 전압을 낮게 설정하거나, 서스테인 펄스의 주기를 넓게 설정하여 고온 오방전을 방지할 수 있다. As described above, according to the driving apparatus and driving method of the plasma display panel according to the present invention, it is possible to set the voltage of the sustain pulse low in a high temperature environment, or to set the period of the sustain pulse wide to prevent high temperature mis-discharge.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도. 1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래의 교류 면방전형 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면. 2 is a view showing one frame of a conventional AC surface discharge type plasma display panel.

도 3은 도 2에 도시된 서브필드동안 전극들에 공급되는 구동파형을 나타내는 파형도. 3 is a waveform diagram showing a driving waveform supplied to electrodes during the subfield shown in FIG.

도 4 및 도 5는 종래의 플라즈마 디스플레이 패널에서 고온 환경시에 오방전이 발생되는 영역을 나타내는 도면. 4 and 5 are diagrams illustrating regions in which misdischarge is generated in a high temperature environment in a conventional plasma display panel.

도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.FIG. 6 is a view showing a driving device of a plasma display panel according to a first embodiment of the present invention; FIG.

도 7은 도 6에 도시된 서스테인 전원부 및 제어부를 상세히 나타내는 도면. 7 is a view showing in detail the sustain power supply and the control unit shown in FIG.

도 8은 도 6에 도시된 구동장치에 의해 공급되는 서스테인 펄스의 전압레벨을 나타내는 도면. FIG. 8 is a view showing the voltage level of the sustain pulse supplied by the driving device shown in FIG. 6; FIG.

도 9는 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.9 is a view showing a driving apparatus for a plasma display panel according to a second embodiment of the present invention.

도 10a 내지 도 10c는 도 9에 도시된 구동장치에 의해 공급되는 서스테인 펄스의 주기를 나타내는 도면. 10A to 10C are diagrams showing the period of the sustain pulse supplied by the drive unit shown in Fig. 9;

도 11은 도 9에 도시된 구동장치에 의해 공급되는 서스테인 펄스를 나타내는 도면.FIG. 11 is a diagram showing a sustain pulse supplied by the driving device shown in FIG. 9; FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode

13Y,13Z : 금속버스전극 14,22 : 유전체층13Y, 13Z: metal bus electrode 14, 22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

20X : 어드레스전극 24 : 격벽20X: address electrode 24: partition wall

26 : 형광체층 30Y : 스캔전극26: phosphor layer 30Y: scan electrode

30Z : 공통서스테인전극 60,80 : 타이밍 콘트롤러30Z: common sustain electrode 60,80: timing controller

61,81 : 패널 62,82 : 데이터 구동부61,81: Panel 62,82: Data driver

64,84 : 스캔 구동부 66,86 : 서스테인 구동부64,84: scan driver 66,86: sustain driver

68 : 서스테인 전원부 70 : 제어부68: sustain power supply unit 70: control unit

72 : 스위치 제어부 74,88 : 온도감지부72: switch controller 74,88: temperature sensing unit

Claims (19)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 스캔전극, 서스테인전극 및 어드레스전극을 가지며 방전셀을 초기화하기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 구동되는 플라즈마 디스플레이 패널의 구동장치에 있어서, In the driving apparatus of the plasma display panel having a scan electrode, a sustain electrode and an address electrode and driven in an initialization period for initializing a discharge cell, an address period for selecting the discharge cell, and a sustain period for implementing gradation according to the number of discharges. , 상기 서스테인 기간 동안 상기 스캔전극으로 제 1서스테인 펄스를 공급하기 위한 스캔 구동부와;A scan driver for supplying a first sustain pulse to the scan electrode during the sustain period; 상기 서스테인 기간 동안 상기 서스테인전극으로 제 2서스테인 펄스를 공급하기 위한 서스테인 구동부와;A sustain driver for supplying a second sustain pulse to the sustain electrode during the sustain period; 상기 패널이 구동되는 주위온도를 감시하고, 상기 패널의 구동되는 주위온도에 대응되는 비트 제어신호를 생성하기 위한 온도감지부와;A temperature sensing unit for monitoring an ambient temperature at which the panel is driven and generating a bit control signal corresponding to the ambient temperature at which the panel is driven; 상기 비트 제어신호에 대응되어 상기 제 1 및 제 2서스테인 펄스의 주기가 조절될 수 있도록 타이밍 제어신호를 생성하여 상기 스캔 구동부 및 서스테인 구동부로 공급하기 위한 타이밍 콘트롤러를 구비하며;A timing controller for generating a timing control signal and supplying the timing control signal to the scan driver and the sustain driver in response to the bit control signal so that periods of the first and second sustain pulses can be adjusted; 상기 타이밍 콘트롤러는 상기 비트 제어신호에 대응되어 상기 패널이 구동되는 주위온도가 올라갈 수록 넓은 주기를 가지는 상기 제 1 및 제 2서스테인 펄스가 공급될 수 있도록 상기 타이밍 제어신호를 생성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.The timing controller generates the timing control signal to supply the first and second sustain pulses having a wide period as the ambient temperature at which the panel is driven increases in response to the bit control signal. Drive of display panel. 제 8항에 있어서,The method of claim 8, 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 폭 및 간격이 일정하게 넓어짐으로써 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the period of the first and second sustain pulses is set wider by the width and the interval of the first and second sustain pulses being constant. 제 8항에 있어서,The method of claim 8, 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 간격은 일정하게 유지되고 상기 폭이 넓어짐으로써 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the period of the first and second sustain pulses is set wide by keeping the interval between the first and second sustain pulses constant and the width of the first and second sustain pulses constant. 제 8항에 있어서,The method of claim 8, 상기 제 1 및 제 2서스테인 펄스의 주기는 상기 제 1 및 제 2서스테인 펄스의 폭은 일정하게 유지되고 상기 간격이 넓어짐으로써 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the period of the first and second sustain pulses is set wide by keeping the width of the first and second sustain pulses constant and the intervals widen. 스캔전극, 서스테인전극 및 어드레스전극을 가지며 방전셀을 초기화하기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 구동되는 플라즈마 디스플레이 패널의 구동장치에 있어서, In the driving apparatus of the plasma display panel having a scan electrode, a sustain electrode and an address electrode and driven in an initialization period for initializing a discharge cell, an address period for selecting the discharge cell, and a sustain period for implementing gradation according to the number of discharges. , 상기 서스테인 기간 동안 상기 스캔전극으로 제 1서스테인 펄스를 공급하기 위한 스캔 구동부와;A scan driver for supplying a first sustain pulse to the scan electrode during the sustain period; 상기 서스테인 기간 동안 상기 서스테인전극으로 제 2서스테인 펄스를 공급하기 위한 서스테인 구동부와;A sustain driver for supplying a second sustain pulse to the sustain electrode during the sustain period; 상기 패널이 구동되는 주위온도를 감시하고, 상기 패널의 구동되는 주위온도에 대응되는 비트 제어신호를 생성하기 위한 온도감지부와;A temperature sensing unit for monitoring an ambient temperature at which the panel is driven and generating a bit control signal corresponding to the ambient temperature at which the panel is driven; 상기 비트 제어신호에 대응되어 상기 제 1 및 제 2서스테인 펄스의 주기가 조절될 수 있도록 타이밍 제어신호를 생성하여 상기 스캔 구동부 및 서스테인 구동부로 공급하기 위한 타이밍 콘트롤러를 구비하며;A timing controller for generating a timing control signal and supplying the timing control signal to the scan driver and the sustain driver in response to the bit control signal so that periods of the first and second sustain pulses can be adjusted; 상기 타이밍 콘트롤러는 상기 비트 제어신호에 대응되어 상기 패널이 구동되는 주위의 온도가 올라갈수록 상기 제 1 및 제 2서스테인 펄스 사이의 그라운드 간격이 넓어지도록 상기 스캔 구동부 및 서스테인 구동부를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. The timing controller controls the scan driver and the sustain driver to increase the ground distance between the first and second sustain pulses as the temperature of the panel is increased in response to the bit control signal. Driving device of plasma display panel. 삭제delete 방전셀을 초기화하기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, A driving method of a plasma display panel driven in an initialization period for initializing a discharge cell, an address period for selecting the discharge cell, and a sustain period for implementing gradation according to the number of discharges, 상온에서 공급되는 서스테인펄스의 주기를 고온에서 공급되는 서스테인펄스의 주기보다 더 짧게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a period of the sustain pulse supplied at room temperature is shorter than a period of the sustain pulse supplied at high temperature. 제 14항에 있어서,The method of claim 14, 상기 고온이 다수의 온도 레벨로 나뉘고, 상기 온도 레벨이 높아질 수록 상기 서스테인 펄스의 주기가 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.Wherein the high temperature is divided into a plurality of temperature levels, and as the temperature level increases, the period of the sustain pulse is set to be wider. 제 15항에 있어서,The method of claim 15, 상기 서스테인 펄스의 주기가 넓어질 때 상기 서스테인 펄스의 폭 및 간격이 동일하게 넓어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And a width and an interval of the sustain pulse are equally wider when the period of the sustain pulse is wider. 제 15항에 있어서,The method of claim 15, 상기 서스테인 펄스의 주기가 넓어질 때 상기 서스테인 펄스의 폭 및 간격 중 어느 하나가 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And any one of a width and an interval of the sustain pulse is wide when the period of the sustain pulse is widened. 삭제delete 삭제delete
KR10-2002-0055382A 2002-09-12 2002-09-12 Driving method and apparatus of plasma display panel KR100482337B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0055382A KR100482337B1 (en) 2002-09-12 2002-09-12 Driving method and apparatus of plasma display panel
US10/659,707 US7102596B2 (en) 2002-09-12 2003-09-11 Method and apparatus for driving plasma display panel
EP03255727A EP1398756A3 (en) 2002-09-12 2003-09-12 Method and apparatus for driving plasma display panel
CNB031588204A CN100373428C (en) 2002-09-12 2003-09-12 Method and equipment for driving plasma display panel
US11/488,824 US7348938B2 (en) 2002-09-12 2006-07-19 Method and apparatus for driving plasma display panel
US11/926,797 US20080055202A1 (en) 2002-09-12 2007-10-29 Method and apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0055382A KR100482337B1 (en) 2002-09-12 2002-09-12 Driving method and apparatus of plasma display panel

Publications (2)

Publication Number Publication Date
KR20040023932A KR20040023932A (en) 2004-03-20
KR100482337B1 true KR100482337B1 (en) 2005-04-13

Family

ID=37327224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0055382A KR100482337B1 (en) 2002-09-12 2002-09-12 Driving method and apparatus of plasma display panel

Country Status (1)

Country Link
KR (1) KR100482337B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510184B1 (en) * 2002-11-01 2005-08-26 엘지전자 주식회사 Apparatus and method for driving plasma display panel
JP4665548B2 (en) 2005-02-25 2011-04-06 パナソニック株式会社 Driving method of plasma display panel
KR100637515B1 (en) * 2005-04-18 2006-10-23 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100705804B1 (en) * 2005-10-11 2007-04-09 엘지전자 주식회사 Plasma display apparatus
KR100784533B1 (en) * 2005-12-12 2007-12-11 엘지전자 주식회사 Plasma Display Apparatus
CN101136165A (en) * 2006-10-12 2008-03-05 乐金电子(南京)等离子有限公司 Plasma display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284492A (en) * 1991-03-13 1992-10-09 Fujitsu Ltd Brightness adjustment device of plasma display panel
JPH096283A (en) * 1995-06-16 1997-01-10 Fujitsu Ltd Temperature compensating method for plasma display panel and device for it, heating preventing method for plasma display panel and device for it, and plasma display device using these
KR980010983A (en) * 1996-07-02 1998-04-30 구자홍 System protection circuit of plasma display
JPH10207427A (en) * 1997-01-21 1998-08-07 Victor Co Of Japan Ltd Driving method for plasma display panel display device and driving control device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284492A (en) * 1991-03-13 1992-10-09 Fujitsu Ltd Brightness adjustment device of plasma display panel
JPH096283A (en) * 1995-06-16 1997-01-10 Fujitsu Ltd Temperature compensating method for plasma display panel and device for it, heating preventing method for plasma display panel and device for it, and plasma display device using these
KR980010983A (en) * 1996-07-02 1998-04-30 구자홍 System protection circuit of plasma display
JPH10207427A (en) * 1997-01-21 1998-08-07 Victor Co Of Japan Ltd Driving method for plasma display panel display device and driving control device

Also Published As

Publication number Publication date
KR20040023932A (en) 2004-03-20

Similar Documents

Publication Publication Date Title
KR100482324B1 (en) Method and apparatus for driving plasma display panel
US8054248B2 (en) Method and apparatus for driving plasma display panel
KR100508249B1 (en) Method and apparatus for driving plasma display panel
KR100561643B1 (en) Apparatus for driving plasma display panel
KR100447120B1 (en) Method and apparatus for driving plasma display panel
KR100482337B1 (en) Driving method and apparatus of plasma display panel
KR100495485B1 (en) Driving method and apparatus of plasma display panel
KR100491837B1 (en) Method and apparatus for driving plasma display panel
KR100499088B1 (en) Method and apparatus for driving plasma display panel
KR100472373B1 (en) Driving method and apparatus of plasma display panel
KR100569258B1 (en) Device of Plasma Display Panel and Driving Method thereof
KR100482338B1 (en) Driving method and apparatus of plasma display panel
KR100476338B1 (en) Method for driving plasma display panel
KR100589244B1 (en) Apparatus for driving plasma display panel
KR100503605B1 (en) Method of driving plasma display panel
KR100542518B1 (en) Driving method of plasma display panel and plasma display device
KR100692811B1 (en) Method and apparatus for driving plasma display panel
KR100726652B1 (en) Method and apparatus for driving plasma display panel
KR100505976B1 (en) Method and apparatus for driving plasma display panel
KR100525734B1 (en) Method for Driving Plasma Display Panel
KR100499098B1 (en) Method and apparatus for driving plasma display panel
KR100589245B1 (en) Method and apparatus for driving plasma display panel
KR100496256B1 (en) Method and apparatus for driving plasma display panel
KR20070045871A (en) Plasma display apparatus and driving method thereof
KR20040094089A (en) Method and apparatus for driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee