KR100561643B1 - Apparatus for driving plasma display panel - Google Patents

Apparatus for driving plasma display panel Download PDF

Info

Publication number
KR100561643B1
KR100561643B1 KR20030051445A KR20030051445A KR100561643B1 KR 100561643 B1 KR100561643 B1 KR 100561643B1 KR 20030051445 A KR20030051445 A KR 20030051445A KR 20030051445 A KR20030051445 A KR 20030051445A KR 100561643 B1 KR100561643 B1 KR 100561643B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
temperature
sustain
electrodes
Prior art date
Application number
KR20030051445A
Other languages
Korean (ko)
Other versions
KR20050012467A (en
Inventor
김민수
김원재
조기덕
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20030051445A priority Critical patent/KR100561643B1/en
Publication of KR20050012467A publication Critical patent/KR20050012467A/en
Application granted granted Critical
Publication of KR100561643B1 publication Critical patent/KR100561643B1/en

Links

Images

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로, 다수의 제1 전극, 다수의 제2 전극 및 다수의 제3 전극의 교차부들에 다수의 셀들이 형성되는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간 및 서스테인기간을 포함하여 구동하는 장치에 있어서, 상기 플라즈마 디스플레이 패널의 온도를 감지하는 온도감지기와; 상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하되, 상기 온도가 고온일 경우 상기 하강 램프파형의 전압레벨을 낮추는 제1 전극구동부를 구비하는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel. The present invention relates to a plasma display panel in which a plurality of cells are formed at intersections of a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes. A device for driving including a sustain period, comprising: a temperature sensor for sensing a temperature of the plasma display panel; A falling ramp waveform in which the voltage is gradually lowered is applied to the first electrode, and the first electrode driving unit lowers the voltage level of the falling ramp waveform when the temperature is high.

Description

플라즈마 디스플레이 패널의 구동 장치{APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}A driving device of the plasma display panel {APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다. 1 is a plan view schematically showing an electrode arrangement of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 도 1과 파형도이다. 2 is a waveform diagram of FIG. 1.

도 3은 온도변화에 따라 발생되는 방전특성의 열화를 해결하기 위한 종래의 한 방법을 설명하기 위한 파형도이다. 3 is a waveform diagram illustrating a conventional method for solving the deterioration of the discharge characteristic caused by the temperature change.

도 4는 온도변화에 따라 발생되는 방전특성의 열화를 해결하기 위한 종래의 다른 방법을 설명하기 위한 파형도이다. 4 is a waveform diagram illustrating another conventional method for solving the deterioration of the discharge characteristic caused by the temperature change.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 파형도이다. 5 is a waveform diagram illustrating a method of driving a plasma display panel according to a first embodiment of the present invention.

도 6은 도 5에 도시된 구동파형을 발생하기 위한 구동장치를 나타내는 블록도이다. FIG. 6 is a block diagram illustrating a driving device for generating the driving waveform shown in FIG. 5.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 파형도이다. 7 is a waveform diagram illustrating a method of driving a plasma display panel according to a second embodiment of the present invention.

도 8은 도 7에 도시된 구동파형을 발생하기 위한 구동장치를 나타내는 블록도이다. FIG. 8 is a block diagram illustrating a driving device for generating the driving waveform shown in FIG. 7.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

61, 81 : 타이밍콘트롤러 62, 82 : 데이터구동부61, 81: timing controller 62, 82: data driver

63, 83 : 스캔구동부 64, 84 : 서스테인구동부63, 83: scan driver 64, 84: sustain driver

65, 85 : 구동전압 발생부 66, 86 : 온도센서65, 85: drive voltage generator 66, 86: temperature sensor

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.The present invention relates to a plasma display panel, and more particularly to a driving device of the plasma display panel.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다. Plasma Display Panel (hereinafter referred to as "PDP") is used to excite and emit phosphors by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Will be displayed. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 직교 하는 어드레스전극(X1 내지 Xm)을 구비한다. Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP has an address orthogonal to the scan electrodes Y1 to Yn and the sustain electrode Z, and the scan electrodes Y1 to Yn and the sustain electrode Z. Electrodes X1 to Xm are provided.

스캔전극(Y1 내지 Yn), 서스테인전극(Z) 및 어드레스전극(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X1 내지 Xm)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. Cells 1 for displaying any one of red, green and blue are formed at the intersections of the scan electrodes Y1 to Yn, the sustain electrode Z and the address electrodes X1 to Xm. The scan electrodes Y1 to Yn and the sustain electrode Z are formed on an upper substrate (not shown). On the upper substrate, a dielectric layer and an MgO protective layer (not shown) are stacked. The address electrodes X1 to Xm are formed on the lower substrate (not shown). On the lower substrate, partition walls are formed to prevent optical and electrical interference between horizontally adjacent cells. Phosphors are excited on the lower substrate and the partition walls to be excited by vacuum ultraviolet rays and emit visible light. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space between the upper substrate and the lower substrate.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수 는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into a reset period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 2는 도 1과 같은 PDP를 구동하기 위한 구동파형을 나타낸다. 2 illustrates a driving waveform for driving the PDP as shown in FIG. 1.

도 2를 참조하면, 리셋기간의 초기에는 전압이 서스테인전압(Vs)부터 셋업전압(Vsetup)까지 전압이 점진적으로 상승하는 상승 램프파형(Rup)이 모든 스캔전극들(Y)에 동시에 인가된다. 이 상승 램프파형(Rup)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 상승 램프파형(Rup)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 벽전하의 형성을 유발하는 셋업방전이 일어난다. 상승 램프파형(Rup)에 이어서, 전압이 서스테인전압(Vs)부터 부극성 전압(-Vy)까지 하강하는 하강 램프파형(Rdn)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Rdn)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0[V]가 인가된다. 하강 램프파형(Rdn)으로 인하여 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않고 벽전하의 소거를 유발하는 소거 암방전으로 셋다운방전이 일어난다. 이러한 셋다운방전의 결과로, 셋업방전시 각 전극(X, Y, Z) 상에 쌓인 벽전하들 중에서 과도한 벽전하들이 소거되어 전셀들에서 벽전하들이 균일하게 잔류하게 된다. Referring to FIG. 2, at the beginning of the reset period, a rising ramp waveform Rup in which the voltage gradually rises from the sustain voltage Vs to the setup voltage Vsetup is applied to all the scan electrodes Y simultaneously. While the rising ramp waveform Rup is supplied to the scan electrodes Y, 0 [V] is applied to the sustain electrodes Z and the address electrodes X. The setup discharge causing the formation of wall charges between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the full screen by the rising ramp waveform (Rup). Happens. Following the rising ramp waveform Rup, the falling ramp waveform Rdn, whose voltage falls from the sustain voltage Vs to the negative voltage -Vy, is simultaneously applied to the scan electrodes Y. While the falling ramp waveform Rdn is supplied to the scan electrodes Y, a positive sustain voltage Vs is applied to the sustain electrodes Z, and 0 [V] is applied to the address electrodes X. . Due to the falling ramp waveform Rdn, almost no light is generated between the scan electrode Y and the sustain electrode Z, and a set-down discharge occurs as an erase dark discharge that causes the wall charges to be erased. As a result of this set-down discharge, excess wall charges are erased among the wall charges accumulated on each electrode (X, Y, Z) during setup discharge, so that wall charges remain uniformly in all cells.

어드레스기간에는 부극성 전압(-Vy)까지 하강하는 스캔전압(Vsc)의 스캔펄스(scp)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(scp)에 동기되는 정극성 데이터전압(Vd)의 데이터펄스(dp)가 어드레스전극들(X)에 인가된다. 스캔펄스(scp)와 데이터펄스(dp)의 전압차와 리셋기간에서 초기화된 셀 내의 벽전압이 더해지면서 데이터펄스(dp)가 인가되는 셀 내에는 어드레스 방전이 발생된다. In the address period, the scan pulse scp of the scan voltage Vsc falling to the negative voltage -Vy is sequentially applied to the scan electrodes Y and the positive data voltage synchronized with the scan pulse scp. The data pulse dp of Vd is applied to the address electrodes X. As the voltage difference between the scan pulse scp and the data pulse dp and the wall voltage in the cell initialized in the reset period are added, an address discharge is generated in the cell to which the data pulse dp is applied.

어드레스기간 동안 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 공급된다. During the address period, the sustain electrodes V are supplied with a positive sustain voltage Vs.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인전압(Vs)의 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인전압(Vs)이 더해지면서 매 서스테인펄스(sus) 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. In the sustain period, the sustain pulse sus of the sustain voltage Vs is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the cell selected by the address discharge, as the wall voltage and the sustain voltage Vs in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode Y and the sustain electrode Z at each sustain pulse su.

이러한 서스테인방전이 완료된 후 소거기간 동안 전압이 서스테인전압(Vs)까지 점진적으로 상승하는 소거 램프파형(ers)이 서스테인전극들(Z)에 인가된다. 이 소거기간 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ers)은 스캔전극(Y)과 서스테인전극(Z) 사이에 소거 방전을 유발함으로써 서스테인방전에 의해 셀 내에 남아 있는 벽전하들을 소거시킨다. After the sustain discharge is completed, an erase ramp waveform ers gradually increasing to the sustain voltage Vs during the erase period is applied to the sustain electrodes Z. 0V is applied to the scan electrodes Y and the address electrodes X during this erase period. The erase ramp waveform ers erases wall charges remaining in the cell by the sustain discharge by causing an erase discharge between the scan electrode Y and the sustain electrode Z. FIG.

PDP는 온도 변화에 따라 방전특성이 불완정하게 되는 문제점이 있다. 이는 온도 변화로 인한 셀 내의 압력이 변하게 되고 그 압력 변화로 인하여 방전전압이 변하는 것에 기인한다. 방전전압(Firing Voltage : Vf)은 아래의 수학식 1과 같이 정의될 수 있다. PDP has a problem in that the discharge characteristics become incomplete as the temperature changes. This is due to the change in the pressure in the cell due to the temperature change and the discharge voltage due to the pressure change. The discharge voltage Vf may be defined as in Equation 1 below.

Vf = p × dVf = p × d

여기서, p는 압력이며 d는 전극간 거리이다. Where p is pressure and d is the distance between electrodes.

PDP의 온도가 정상 구동파형에 대응하는 최적온도보다 높아지면 방전셀 내의 압력이 상승하고 그 압력 상승으로 인하여 방전전압(Vf)이 높아진다. 이 경우 정상적인 구동전압으로 PDP를 구동하면 방전이 일어나지 않는 미스방전이 일어나기 쉽다. 이와 달리 PDP의 온도가 낮아지면 방전셀 내의 압력이 하강하고 그 압력 하강으로 인하여 방전전압(Vf)이 낮아진다. 이렇게 온도가 낮아지는 경우에 정상적인 구동전압으로 PDP를 구동하면 방전이 일어나지 않아야할 방전셀에서 방전이 일어나는 오방전이 일어나기 쉽다. When the temperature of the PDP is higher than the optimum temperature corresponding to the normal driving waveform, the pressure in the discharge cell rises and the discharge voltage Vf increases due to the pressure rise. In this case, when the PDP is driven with a normal driving voltage, it is easy to cause a miss discharge in which no discharge occurs. On the contrary, when the temperature of the PDP is lowered, the pressure in the discharge cell drops and the discharge voltage Vf decreases due to the pressure drop. In this case, when the temperature is lowered, driving the PDP with a normal driving voltage is likely to cause an erroneous discharge in which a discharge occurs in a discharge cell in which discharge should not occur.

이러한 온도변화에 대하여 방전특성이 불안정하게 되는 문제점을 해결하고자 온도변화에 대응하여 구동파형의 구동전압을 가변하는 방법들이 제안된 바 있다. 그 중 하나는 도 3과 같이 스캔펄스(scp)와 데이터펄스(dp)의 펄스폭을 온도에 따라 증감하는 방법이다. 이와 다른 방법으로는 도 4와 같이 상승 램프파형(Rup)의 전압(Vsetup)을 온도에 따라 증감하는 방법이다. In order to solve the problem that the discharge characteristics become unstable with respect to the temperature change, methods for changing the driving voltage of the driving waveform in response to the temperature change have been proposed. One of them is a method of increasing or decreasing the pulse widths of the scan pulse scp and the data pulse dp as shown in FIG. 3. As another method, as shown in FIG. 4, the voltage Vsetup of the rising ramp waveform Rup is increased or decreased with temperature.

그런데 도 3과 같이 스캔타임(tsc)을 증가시키면 어드레스기간이 길어지게 되므로 표시기간인 서스테인기간이 상대적으로 짧아지게 되어 휘도가 감소되는 또 다른 문제점 있다. 또한, 어드레스기간이 길어지게 되면 구동시간이 부족하게 되므로 도 3과 같은 방법은 고해상도에 대응할 수가 없고 동화상 콘터 노이즈 등의 화질 저하요인을 줄이기 위하여 서브필드를 분할하거나 추가하기가 곤란하게 된다. However, when the scan time tsc is increased as shown in FIG. 3, the address period becomes longer, so that the sustain period, which is the display period, becomes relatively short, and thus the luminance is reduced. In addition, if the address period becomes longer, the driving time is insufficient, so that the method shown in FIG. 3 cannot cope with high resolution, and it is difficult to divide or add subfields in order to reduce image quality deterioration factors such as moving picture noise.

도 4와 같이 셋업전압(Vsetup)을 온도에 따라 가변하는 방법은 셋업전압(Vsetup)의 가변으로 셋업방전시 각 전극들(X, Y, Z) 상에 쌓여지는 벽전하양이 변화되지만 셋다운전압(-Vy)이 고정되어 있으므로 셋다운 방전시 소거되는 양이 일정하게 된다. 그 결과, 도 4와 같은 방법에 의해서는 셀들의 초기화가 불균일하게 될 수 있다. 특히, 셀 내의 벽전하 초기화가 셋다운방전에 의해 좌우되기 때문에 도 4와 같이 셋업전압(Vsetup)만 가변되면 오히려 방전특성이 더 불안정하게 될 수 있다. As shown in FIG. 4, the method of varying the setup voltage Vsetup according to temperature changes the wall charges accumulated on the electrodes X, Y, and Z during setup discharge due to a change in the setup voltage Vsetup. Since -Vy) is fixed, the amount of erasing during set-down discharge becomes constant. As a result, the initialization of the cells may be uneven by the method as shown in FIG. 4. In particular, since the wall charge initialization in the cell depends on the set-down discharge, if only the setup voltage Vsetup is changed as shown in FIG. 4, the discharge characteristic may become more unstable.

따라서, 본 발명의 목적은 PDP의 구동파형을 온도 변화에 적응적으로 가변하여 온도가 변화하더라도 상기 PDP를 안정하게 구동하도록 한 PDP의 구동 장치를 제공함에 있다. Accordingly, an object of the present invention is to provide a PDP driving apparatus that stably drives the PDP even when the temperature is changed by adaptively varying the driving waveform of the PDP.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 다수의 제1 전극, 다수의 제2 전극 및 다수의 제3 전극의 교차부들에 다수의 셀들이 형성되는 PDP를 리셋기간, 어드레스기간 및 서스테인기간으로 나누어 구동하는 방법에 있어서, 상기 PDP의 온도를 감지하는 단계와; 상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하되, 상기 온도가 고온으로 상승하면 상기 하강 램프파형의 전압레벨을 낮추는 반면에, 상기 온도가 저온으로 하강하면 상기 하강 램프파형의 전압레벨을 높이는 단계와; 상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하는 단계를 포함한다.
상기 하강 램프파형에 하강 기울기는 상기 저온 및 상기 고온에서 동일하다.
본 발명의 다른 실시예에 따른 PDP의 구동방법은 상기 PDP의 온도를 감지하는 단계와; 상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하는 단계와; 상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하되, 상기 제2 전극에 인가되는 직류전압을 상기 온도에 따라 다르게 제어하는 단계를 포함한다.
상기 직류전압을 상기 온도에 따라 다르게 제어하는 단계는 상기 온도가 고온으로 상승하면 상기 제2 전극에 인가되는 직류전압을 소정의 기준전압보다 낮추는 반면에 상기 온도가 저온으로 낮아지면 상기 제2 전극에 인가되는 직류전압을 소정의 기준전압보다 높인다.
본 발명의 실시예에 따른 PDP의 구동장치는 상기 PDP의 온도를 감지하는 온도감지기와; 상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하되, 상기 하강 램프파형의 전압레벨을 낮추는 반면에, 상기 온도가 저온으로 하강하면 상기 하강 램프파형의 전압레벨을 높이는 제1 전극구동부와; 상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하는 제2 전극구동부를 구비한다.
본 발명의 다른 실시예에 따른 PDP의 구동장치는 상기 PDP의 온도를 감지하는 온도감지기와; 상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하는 제1 전극구동부와; 상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하되, 상기 제2 전극에 인가되는 직류전압을 상기 온도에 따라 다르게 제어하는 제2 전극구동부를 구비한다.
In order to achieve the above object, a method of driving a PDP according to an embodiment of the present invention resets a PDP in which a plurality of cells are formed at intersections of a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes. A method for driving by dividing into an address period and a sustain period, the method comprising: sensing a temperature of the PDP; A falling ramp waveform in which the voltage is gradually lowered is applied to the first electrode. When the temperature rises to a high temperature, the falling ramp waveform lowers the voltage level of the falling ramp waveform, while when the temperature falls to a low temperature, the voltage of the falling ramp waveform. Raising the level; And applying a DC voltage to the second electrode while the falling ramp waveform is supplied to the first electrode.
The falling slope on the falling ramp waveform is the same at the low temperature and the high temperature.
According to another aspect of the present invention, there is provided a method of driving a PDP, comprising: sensing a temperature of the PDP; Applying a falling ramp waveform to which the voltage is gradually lowered to the first electrode; Applying a DC voltage to the second electrode while the falling ramp waveform is supplied to the first electrode, and controlling the DC voltage applied to the second electrode differently according to the temperature.
Controlling the DC voltage differently according to the temperature may lower the DC voltage applied to the second electrode when the temperature rises to a higher temperature than a predetermined reference voltage, whereas when the temperature decreases to a low temperature, The applied DC voltage is higher than the predetermined reference voltage.
An apparatus for driving a PDP according to an embodiment of the present invention includes a temperature sensor for sensing a temperature of the PDP; A first electrode driver which applies a falling ramp waveform in which the voltage is gradually lowered to the first electrode, but lowers the voltage level of the falling ramp waveform, while increasing the voltage level of the falling ramp waveform when the temperature falls to a low temperature. Wow; And a second electrode driver configured to apply a DC voltage to the second electrode while the falling ramp waveform is supplied to the first electrode.
According to another embodiment of the present invention, a driving apparatus of a PDP includes: a temperature sensor configured to sense a temperature of the PDP; A first electrode driver for applying a falling ramp waveform in which voltage is gradually lowered to the first electrode; While the falling ramp waveform is supplied to the first electrode, a direct current voltage is applied to the second electrode, and a second electrode driver for controlling the direct current voltage applied to the second electrode according to the temperature is provided.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 8.

도 5를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 한 프레임기간을 다수의 서브필드로 시분할하여 PDP를 구동하며, 적어도 어느 하나의 서브필드에서 서스테인전극들(Z)에 공급되는 구동전압을 온도에 따라 가변하게 된다. Referring to FIG. 5, in the driving method of the PDP according to the first embodiment of the present invention, the PDP is driven by time-dividing one frame period into a plurality of subfields, and the sustain electrodes Z are applied to at least one subfield. The driving voltage supplied is varied according to the temperature.

리셋기간의 초기에는 전압이 서스테인전압(Vs)부터 셋업전압(Vsetup)까지 점진적으로 상승하는 상승 램프파형(Rup)이 모든 스캔전극들(Y)에 동시에 인가된다. 이 상승 램프파형(Rup)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극들(Z)과 어 드레스전극들(X)에는 0[V]가 인가된다. 상승 램프파형(Rup)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않고 벽전하의 형성을 유발하는 쓰기 암방전으로 셋업방전이 일어난다. 이 셋업방전의 결과로, 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다. At the beginning of the reset period, a rising ramp waveform Rup in which the voltage gradually rises from the sustain voltage Vs to the setup voltage Vsetup is applied to all the scan electrodes Y simultaneously. While the rising ramp waveform Rup is supplied to the scan electrodes Y, 0 [V] is applied to the sustain electrodes Z and the address electrodes X. Due to the rising ramp waveform Rup, almost no light is generated between the scan electrode Y and the address electrode X and between the scan electrode Y and the sustain electrode Z in the cells of the full screen. A setup discharge occurs with a write dark discharge that causes As a result of this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

상승 램프파형(Rup)에 이어서, 전압이 서스테인전압(Vs)부터 부극성 전압(-Vy)까지 하강하는 하강 램프파형(Rdn)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Rdn)이 스캔전극들(Y)에 공급되는 동안, 어드레스전극들(X)에는 0V가 인가되고 서스테인전극들(Z)에는 온도에 따라 가변되는 정극성의 전압(Vz1, Vs, Vz2)이 인가된다. 하강 램프파형(Rdn)으로 인하여 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않고 벽전하의 소거를 유발하는 소거 암방전으로 셋다운방전이 일어난다. 이러한 셋다운방전의 결과로, 셋업방전시 각 전극(X, Y, Z) 상에 쌓인 벽전하들 중에서 과도한 벽전하들이 소거되어 전셀들에서 벽전하들이 균일하게 잔류하게 된다. Following the rising ramp waveform Rup, the falling ramp waveform Rdn, whose voltage falls from the sustain voltage Vs to the negative voltage -Vy, is simultaneously applied to the scan electrodes Y. While the falling ramp waveform Rdn is supplied to the scan electrodes Y, 0 V is applied to the address electrodes X, and positive voltages Vz1, Vs, and Vz2 that vary with temperature to the sustain electrodes Z. ) Is applied. Due to the falling ramp waveform Rdn, almost no light is generated between the scan electrode Y and the sustain electrode Z, and a set-down discharge occurs as an erase dark discharge that causes the wall charges to be erased. As a result of this set-down discharge, excess wall charges are erased among the wall charges accumulated on each electrode (X, Y, Z) during setup discharge, so that wall charges remain uniformly in all cells.

셋업방전과 셋다운방전시 벽전하 분포의 변화를 살펴보면, 셋업방전시 형성되었던 어드레스전극(X) 상의 정극성 벽전하들은 셋다운 방전시에 거의 변화가 없다. 셋업방전시 형성되었던 스캔전극(Y) 상의 부극성 벽전하들은 셋다운방전에 의해 일부 감소된다. 그리고 서스테인전극(Z) 상의 벽전하들은 셋업방전시에서 정극성 벽전하들이 형성되었으나 셋다운방전시 스캔전극(Y)의 부극성 벽전하의 감소분 만큼 자신에게 부극성 벽전하가 쌓이면서 극성이 부극성으로 반전된다. Looking at the change in the wall charge distribution during the setup discharge and the setdown discharge, the positive wall charges on the address electrode X formed during the setup discharge are almost unchanged during the setdown discharge. The negative wall charges on the scan electrode Y, which were formed during the setup discharge, are partially reduced by the setdown discharge. The wall charges on the sustain electrode (Z) have positive wall charges formed at the time of setup discharge, but the polarity becomes negative as the wall charges accumulate on themselves by the decrease of the negative wall charge of the scan electrode (Y) during the set-down discharge. Is reversed.

셋다운 방전시 서스테인전극들(Z)에 인가되는 전압의 전압레벨(Vz1, Vs, Vz2)은 온도 변화에 따라 가변되어 온도에 따라 변하는 PDP의 방전특성을 보정한다. PDP의 온도가 정상 사용온도보다 높아지면 셀 내의 압력이 높아지고 방전전압(Vf)이 높아진다. 이러한 고온환경에서 정상적인 구동전압의 하강 램프파형(Rdn)으로 PDP를 구동하면 스캔전극(Y)과 어드레스전극(X) 사이의 소거 방전이 약하게 일어나게 되어 스캔전극(Y)과 어드레스전극(X) 상의 벽전하가 충분히 소거되지 않을 수 있다. 본 발명에 따른 PDP의 구동방법은 고온환경에서 하강 램프파형(Rdn)이 스캔전극들(Y)에 인가되는 동안 서스테인전극들(Z)에 정상전압 예컨대, 서스테인전압(Vs)보다 낮은 전압(Vz2)을 인가하여 스캔전극(Y)과 서스테인전극(Z) 사이의 소거 방전을 약하게 유도하여 셀 내의 벽전압과 공간전하를 높임으로써 고온에서 방전전압이 높아지는 것을 보상한다. The voltage levels Vz1, Vs, and Vz2 of the voltages applied to the sustain electrodes Z during the setdown discharge are varied according to the temperature change, thereby correcting the discharge characteristics of the PDP. When the temperature of the PDP is higher than the normal use temperature, the pressure in the cell is increased and the discharge voltage Vf is increased. When the PDP is driven with the ramp ramp Rdn of the normal driving voltage under such a high temperature environment, the erase discharge is weakly generated between the scan electrode Y and the address electrode X, and thus, on the scan electrode Y and the address electrode X. Wall charges may not be sufficiently erased. The driving method of the PDP according to the present invention is a voltage Vz2 lower than the normal voltage, for example, the sustain voltage Vs, to the sustain electrodes Z while the falling ramp waveform Rdn is applied to the scan electrodes Y in a high temperature environment. ) To weakly induce the erase discharge between the scan electrode (Y) and the sustain electrode (Z) to increase the wall voltage and the space charge in the cell to compensate for the high discharge voltage at high temperatures.

이와 반대로 PDP의 온도가 정상 사용온도보다 낮아지면 셀 내의 압력이 낮아지고 방전전압(Vf)이 낮아진다. 이러한 저온환경에서 정상적인 구동전압의 하강 램프파형(Rdn)으로 PDP를 구동하면 스캔전극(Y)과 어드레스전극(X) 사이의 소거 방전이 강하게 일어나게 되어 스캔전극(Y)과 어드레스전극(X) 상의 벽전하가 과도하게 소거될 수 있다. 본 발명에 따른 PDP의 구동방법은 저온환경에서 하강 램프파형(Rdn)이 스캔전극들(Y)에 인가되는 동안 서스테인전극들(Z)에 정상전압 예컨대, 서스테인전압(Vs)보다 높은 전압(Vz1)을 인가하여 스캔전극(Y)과 서스테인전극(Z) 사이의 소거 방전을 강하게 일으켜 셀 내의 벽전압과 공간전하를 낮춤으로써 저온 에서 방전전압이 낮아지는 것을 보상한다. In contrast, when the temperature of the PDP is lower than the normal use temperature, the pressure in the cell is lowered and the discharge voltage Vf is lowered. In such a low temperature environment, when the PDP is driven with the falling ramp waveform Rdn of the normal driving voltage, an erase discharge is strongly generated between the scan electrode Y and the address electrode X, and thus, on the scan electrode Y and the address electrode X. Wall charge may be excessively erased. The driving method of the PDP according to the present invention is a voltage Vz1 higher than the normal voltage, for example, the sustain voltage Vs, to the sustain electrodes Z while the falling ramp waveform Rdn is applied to the scan electrodes Y in a low temperature environment. ), The erase discharge between the scan electrode (Y) and the sustain electrode (Z) is strongly induced to lower the wall voltage and the space charge in the cell, thereby compensating for the low discharge voltage at low temperatures.

어드레스기간에는 부극성 전압(-Vy)까지 하강하는 스캔전압(Vsc)의 스캔펄스(scp)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(scp)에 동기되는 정극성 데이터전압(Vd)의 데이터펄스(dp)가 어드레스전극들(X)에 인가된다. 스캔펄스(scp)와 데이터펄스(dp)의 전압차와 리셋기간에서 초기화된 셀 내의 벽전압이 더해지면서 데이터펄스(dp)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있는 정도의 벽전하가 형성된다. In the address period, the scan pulse scp of the scan voltage Vsc falling to the negative voltage -Vy is sequentially applied to the scan electrodes Y and the positive data voltage synchronized with the scan pulse scp. The data pulse dp of Vd is applied to the address electrodes X. As the voltage difference between the scan pulse scp and the data pulse dp and the wall voltage in the cell initialized in the reset period are added, an address discharge is generated in the cell to which the data pulse dp is applied. In the cells selected by the address discharge, wall charges are generated to the extent that discharge can occur when the sustain voltage Vs is applied.

어드레스기간 동안 서스테인전극들(Z)에 부극성 벽전하들이 소멸되지 않도록 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 공급된다. The positive sustain voltage Vs is supplied to the sustain electrodes Z so that the negative wall charges do not disappear on the sustain electrodes Z during the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인전압(Vs)의 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인전압(Vs)이 더해지면서 매 서스테인펄스(sus) 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전이 일어나게 된다. In the sustain period, the sustain pulse sus of the sustain voltage Vs is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the cell selected by the address discharge, as the wall voltage and the sustain voltage Vs in the cell are added, a sustain discharge occurs between the scan electrode Y and the sustain electrode Z at each sustain pulse su.

이러한 서스테인방전이 완료된 후 소거기간 동안 전압이 서스테인전압(Vs)까지 점진적으로 상승하는 소거 램프파형(ers)이 서스테인전극들(Z)에 인가된다. 이 소거기간 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ers)은 스캔전극(Y)과 서스테인전극(Z) 사이에 소거 방전을 유발함으로써 서스테인방전의 결과로 셀 내에 남아 있는 벽전하들을 소거시킨다. After the sustain discharge is completed, an erase ramp waveform ers gradually increasing to the sustain voltage Vs during the erase period is applied to the sustain electrodes Z. 0V is applied to the scan electrodes Y and the address electrodes X during this erase period. The erase ramp waveform ers erases wall charges remaining in the cell as a result of the sustain discharge by causing an erase discharge between the scan electrode Y and the sustain electrode Z. FIG.

도 6은 본 발명의 제1 실시예에 따른 PDP의 구동장치를 나타낸다. 6 shows an apparatus for driving a PDP according to a first embodiment of the present invention.

도 6을 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동장치는 PDP의 온도를 감지하기 위한 온도센서(66)와, PDP의 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터구동부(62)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(63)와, PDP의 온도에 따라 서스테인전극들(Z)을 다르게 구동하기 위한 서스테인구동부(64)와, 각 구동부(62, 63, 64)를 제어하기 위한 타이밍콘트롤러(61)와, 각 구동부(62, 63, 64)에 구동전압들을 공급하기 위한 구동전압 발생부(65)를 구비한다. Referring to FIG. 6, the driving apparatus of the PDP according to the first embodiment of the present invention provides a temperature sensor 66 for sensing the temperature of the PDP, and for supplying data to the address electrodes X1 to Xm of the PDP. A data driver 62, a scan driver 63 for driving the scan electrodes Y1 to Yn, a sustain driver 64 for driving the sustain electrodes Z differently depending on the temperature of the PDP, and A timing controller 61 for controlling the drivers 62, 63, and 64, and a driving voltage generator 65 for supplying driving voltages to the drivers 62, 63, and 64 are provided.

온도센서(66)는 PDP에 근접한 위치에 설치되어 PDP의 온도를 실시간적으로 감지하여 온도 감지신호(St)를 발생하고 그 온도 감지신호(St)를 타이밍 콘트롤러(61)에 공급한다. The temperature sensor 66 is installed at a position close to the PDP to detect the temperature of the PDP in real time to generate a temperature detection signal St and supply the temperature detection signal St to the timing controller 61.

데이터구동부(62)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정되고 오차확산 된 후, 서브필드 맵핑회로에 의해 각 비트별로 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(62)는 타이밍콘트롤러(61)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스전극들(X1 내지 Xm)에 공급하게 된다. The data driver 62 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like not shown, and then data mapped to the subfield pattern for each bit is supplied by the subfield mapping circuit. The data driver 62 samples and latches data under the control of the timing controller 61, and then supplies the data to the address electrodes X1 to Xm.

스캔구동부(63)는 타이밍 콘트롤러(61)의 제어 하에 리셋기간 동안 도 5와 같이 상승 램프파형(Rup)과 하강 램프파형(Rdn)을 스캔전극들(Y1 내지 Yn)에 공급하고 어드레스기간 동안 스캔펄스(scp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고 스캔구동부(63)는 타이밍 콘트롤러(61)의 제어 하에 서스테인기간 동안 서스테인펄스(sus)를 스캔전극들(Y1 내지 Ym)에 공급하게 된다. The scan driver 63 supplies the rising ramp waveform Rup and the falling ramp waveform Rdn to the scan electrodes Y1 to Yn during the reset period under the control of the timing controller 61, and scans for the address period. The pulse scp is sequentially supplied to the scan electrodes Y1 to Yn. The scan driver 63 supplies the sustain pulses sus to the scan electrodes Y1 to Ym during the sustain period under the control of the timing controller 61.

서스테인구동부(64)는 타이밍 콘트롤러(61)의 제어 하에 리셋기간 동안 하강 램프파형(Rdn)에 동기되며 PDP의 온도에 따라 전압레벨이 달라지는 정극성 직류전압을 서스테인전극들(Z)에 공급하고 어드레스기간 동안 소정 전압의 정극성 직류바이어스전압을 서스테인전극들(Z)에 공급한다. 그리고 서스테인구동부(64)는 타이밍 콘트롤러(61)의 제어 하에 서스테인기간 동안 스캔구동부(63)와 교대로 동작하여 서스테인펄스(sus)를 서스테인전극들(Z)에 공급한다. The sustain driver 64 supplies a positive DC voltage to the sustain electrodes Z in synchronization with the falling ramp waveform Rdn during the reset period under the control of the timing controller 61 and whose voltage level varies depending on the temperature of the PDP. A positive DC bias voltage of a predetermined voltage is supplied to the sustain electrodes Z during the period. The sustain driver 64 alternately operates with the scan driver 63 during the sustain period under the control of the timing controller 61 to supply the sustain pulse su to the sustain electrodes Z.

타이밍 콘트롤러(61)는 수직/수평 동기신호를 입력받아 각 구동부(62, 63, 64)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(62, 63, 64)에 공급함으로써 각 구동부(62, 63, 64)를 제어하게 된다. 특히, 타이밍 콘트롤러(61)는 온도센서(66)로부터의 온도감지신호(St)에 응답하여 서스테인전극들(Z)에 공급되는 정극성 전압의 전압레벨이 PDP의 온도에 따라 달라지도록 서스테인 구동부(64)를 제어한다. 데이터구동부(62)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(63)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(63) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 서스테인구동부(64)에 인가되는 타이밍제어신호(CTRZ)에는 서스테인구동부(64) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. The timing controller 61 receives the vertical / horizontal synchronization signals and generates timing control signals CTRX, CTRY, and CTRZ required for each of the driving units 62, 63, and 64, and generates the timing control signals CTRX, CTRY, and CTRZ. Each of the driving units 62, 63, 64 is controlled by supplying the driving units 62, 63, 64. In particular, the timing controller 61 includes a sustain driver such that the voltage level of the positive voltage supplied to the sustain electrodes Z varies in response to the temperature of the PDP in response to the temperature sensing signal St from the temperature sensor 66. 64). The timing control signal CTRX supplied to the data driver 62 includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling on / off time of the energy recovery circuit and the driving switch element. The timing control signal CTRY applied to the scan driver 63 includes a switch control signal for controlling on / off time of the energy recovery circuit and the driving switch element in the scan driver 63. The timing control signal CTRZ applied to the sustain driver 64 includes a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element in the sustain driver 64.

구동전압 발생부(65)는 상승 램프파형의 셋업전압(Vsetup), 스캔전극의 부극 성 전압(-Vy), 스캔전압(Vsc), 데이터전압(Vd), 서스테인전압(Vs) 및 온도에 따라 선택되는 서스테인전극의 정극성 전압(Vz1, Vz2) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다. The driving voltage generator 65 is configured according to the setup voltage Vsetup of the rising ramp waveform, the negative voltage of the scan electrode (-Vy), the scan voltage Vsc, the data voltage Vd, the sustain voltage Vs, and the temperature. Positive voltages Vz1 and Vz2 of the selected sustain electrode are generated. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

결과적으로, 본 발명의 제1 실시예에 따른 PDP의 구동방법 및 장치는 셋다운방전시 서스테인전극들(Z)에 인가되는 전압을 PDP의 주변 온도 변화에 따라 가변함으로써 온도 변화에 따라 PDP의 셀 조건이 변하더라도 스캔전극(Y)과 서스테인전극(Z) 사이의 벽전압 조건을 동일하게 하고 스캔이 개시되기 직전의 공간전하도 온도변화와 관계없이 일정하게 제어한다.As a result, the driving method and apparatus of the PDP according to the first embodiment of the present invention vary the voltage applied to the sustain electrodes Z during the set-down discharge according to the change in the ambient temperature of the PDP, thereby changing the cell condition of the PDP. Even if this changes, the wall voltage condition between the scan electrode Y and the sustain electrode Z is the same, and the space charge immediately before the scan is started is also controlled regardless of the temperature change.

도 7 및 도 8은 본 발명의 제2 실시예에 따른 PDP의 구동방법 및 장치를 나타낸다. 7 and 8 illustrate a method and apparatus for driving a PDP according to a second embodiment of the present invention.

도 7을 참조하면, 본 발명의 제2 실시예에 따른 PDP의 구동방법은 한 프레임기간을 다수의 서브필드로 시분할하여 PDP를 구동하며, 적어도 어느 하나의 서브필드에서 셋다운방전을 유도하는 기간을 가변하게 된다. Referring to FIG. 7, the PDP driving method according to the second embodiment of the present invention time-divides one frame period into a plurality of subfields to drive the PDP, and a period for inducing setdown discharge in at least one subfield. Variable.

먼저, 스캔전극들(Y)에 인가되는 상승 램프파형(Rup)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않고 벽전하의 형성을 유발하는 쓰기 암방전으로 셋업방전이 일어난다. First, between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the full screen by the rising ramp waveform (Rup) applied to the scan electrodes (Y) There is little light in the room, and setup discharge occurs as a write dark discharge that causes the formation of wall charges.

상승 램프파형(Rup)에 이어서, PDP의 온도에 따라 전압인가기간이 달라지는 하강 램프파형(Rdn)이 스캔전극들(Y)에 동시에 인가된다. 이 하강 램프파형(Rdn)은 동일한 기울기에서 전압인가기간이 달라지기 때문에 그 하한 전압이 -Vy1, - Vy2, -Vy3 등 여러 전압레벨에서 선택된다. 이러한 하강 램프파형(Rdn)이 스캔전극들(Y)에 공급되는 동안, 어드레스전극들(X)에는 0V가 인가되고 서스테인전극들(Z)에는 온도에 따라 가변되는 정극성의 전압(Vz1, Vs, Vz2)이 인가된다. 하강 램프파형(Rdn)으로 인하여 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않고 벽전하의 소거를 유발하는 소거 암방전으로 셋다운방전이 일어난다. 이러한 셋다운방전의 결과로, 셋업방전시 각 전극(X, Y, Z) 상에 쌓인 벽전하들 중에서 과도한 벽전하들이 소거되어 전셀들에서 벽전하들이 균일하게 잔류하게 된다. Following the rising ramp waveform Rup, the falling ramp waveform Rdn is applied to the scan electrodes Y at the same time, in which the voltage application period varies depending on the temperature of the PDP. Since the falling ramp waveform Rdn varies in voltage application period at the same slope, the lower limit voltage is selected at various voltage levels such as -Vy1, -Vy2, and -Vy3. While the falling ramp waveform Rdn is supplied to the scan electrodes Y, 0V is applied to the address electrodes X, and positive voltages Vz1, Vs, which vary with temperature to the sustain electrodes Z. Vz2) is applied. Due to the falling ramp waveform Rdn, almost no light is generated between the scan electrode Y and the sustain electrode Z, and a set-down discharge occurs as an erase dark discharge that causes the wall charges to be erased. As a result of this set-down discharge, excess wall charges are erased among the wall charges accumulated on each electrode (X, Y, Z) during setup discharge, so that wall charges remain uniformly in all cells.

셋다운 방전시 온도에 따라 가변되는 하강 램프파형(Rdn)의 전압인가기간과 그 전압레벨은 온도가 변할 때 불안정하게 되는 PDP의 방전특성을 보정한다. PDP의 온도가 정상 사용온도보다 높아지면 셀 내의 압력이 높아지고 방전전압(Vf)이 높아진다. 본 발명의 제2 실시예에 따른 PDP의 구동방법은 고온환경에서 하강 램프파형(Rdn)이 스캔전극들(Y)에 인가되는 동안 하강 램프파형(Rdn)의 전압인가기간을 줄이거나 전압레벨을 -Vy2에서 -Vy1으로 높임으로써 스캔전극(Y)과 서스테인전극(Z) 사이의 소거 방전을 약하게 유도한다. 이렇게 소거방전이 약하게 발생되면 셀 내의 벽전압과 공간전하의 양이 높아지게 되어 고온에서 방전전압이 높아지더라도 방전이 안정되게 일어날 수 있다. The voltage application period and the voltage level of the falling ramp waveform Rdn varying with temperature during setdown discharge correct the discharge characteristics of the PDP that become unstable when the temperature changes. When the temperature of the PDP is higher than the normal use temperature, the pressure in the cell is increased and the discharge voltage Vf is increased. The driving method of the PDP according to the second embodiment of the present invention reduces the voltage application period or decreases the voltage level of the falling ramp waveform Rdn while the falling ramp waveform Rdn is applied to the scan electrodes Y in a high temperature environment. By raising from -Vy2 to -Vy1, the erase discharge between the scan electrode Y and the sustain electrode Z is weakly induced. When the erase discharge is weakly generated, the wall voltage and the space charge in the cell are increased, and the discharge can be stably generated even when the discharge voltage is increased at high temperature.

이와 반대로 PDP의 온도가 정상 사용온도보다 낮아지면 셀 내의 압력이 낮아지고 방전전압(Vf)이 낮아진다. 본 발명의 제2 실시예에 따른 PDP의 구동방법은 저온환경에서 하강 램프파형(Rdn)의 전압인가기간을 늘이거나 전압레벨을 -Vy2에서 -Vy3로 더 낮춤으로써 스캔전극(Y)과 서스테인전극(Z) 사이의 소거 방전을 강하게 유도한다. 이렇게 소거방전이 강하게 발생되면 셀 내의 벽전압과 공간전하의 양이 낮아짐으로써 저온에서 방전전압이 낮아지더라도 방전이 안정되게 일어날 수 있다. In contrast, when the temperature of the PDP is lower than the normal use temperature, the pressure in the cell is lowered and the discharge voltage Vf is lowered. The driving method of the PDP according to the second embodiment of the present invention is to increase the voltage application period of the falling ramp waveform Rdn in a low temperature environment or to lower the voltage level from -Vy2 to -Vy3 to scan electrode Y and sustain electrode. The erase discharge between (Z) is strongly induced. When the erase discharge is strongly generated, the wall voltage and the space charge in the cell are lowered, so that the discharge can be stably generated even at a low temperature at the low temperature.

어드레스기간, 서스테인기간 및 소거기간은 전술한 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. Since the address period, the sustain period, and the erase period are substantially the same as in the above-described embodiment, detailed description thereof will be omitted.

도 8은 본 발명의 제2 실시예에 따른 PDP의 구동장치를 나타낸다. 8 shows an apparatus for driving a PDP according to a second embodiment of the present invention.

도 8을 참조하면, 본 발명의 제2 실시예에 따른 PDP의 구동장치는 PDP의 온도를 감지하기 위한 온도센서(86)와, PDP의 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터구동부(82)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(83)와, PDP의 온도에 따라 서스테인전극들(Z)을 다르게 구동하기 위한 서스테인구동부(84)와, 각 구동부(82, 83, 84)를 제어하기 위한 타이밍콘트롤러(81)와, 각 구동부(82, 83, 84)에 구동전압들을 공급하기 위한 구동전압 발생부(85)를 구비한다. Referring to FIG. 8, the driving apparatus of the PDP according to the second embodiment of the present invention provides a temperature sensor 86 for sensing a temperature of the PDP, and for supplying data to the address electrodes X1 to Xm of the PDP. A data driver 82, a scan driver 83 for driving the scan electrodes Y1 to Yn, a sustain driver 84 for driving the sustain electrodes Z differently according to the temperature of the PDP, and And a timing controller 81 for controlling the driving units 82, 83, and 84, and a driving voltage generation unit 85 for supplying driving voltages to the driving units 82, 83, and 84.

온도센서(86)는 PDP에 근접한 위치에 설치되어 PDP의 온도를 실시간적으로 감지하여 온도 감지신호(St)를 발생하고 그 온도 감지신호(St)를 타이밍 콘트롤러(81)에 공급한다. The temperature sensor 86 is installed at a position close to the PDP to sense the temperature of the PDP in real time to generate a temperature detection signal St and supply the temperature detection signal St to the timing controller 81.

데이터구동부(82)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정되고 오차확산 된 후, 서브필드 맵핑회로에 의해 각 비트별로 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(82)는 타이밍콘트롤러(81)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스전극들(X1 내지 Xm)에 공급하게 된다. The data driver 82 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then data mapped to a subfield pattern for each bit is supplied by the subfield mapping circuit. The data driver 82 samples and latches data under the control of the timing controller 81, and then supplies the data to the address electrodes X1 to Xm.

스캔구동부(83)는 타이밍 콘트롤러(81)의 제어 하에 리셋기간 동안 도 7과 같이 상승 램프파형(Rup)을 스캔전극들(Y1 내지 Yn)에 공급한 후에 온도에 따라 전압인가기간과 전압레벨이 달라지는 하강 램프파형(Rdn)을 스캔전극들(Y1 내지 Yn)에 공급한다. 어드레스기간 동안 스캔구동부(83)는 도 7과 같이 스캔펄스(scp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고 스캔구동부(83)는 타이밍 콘트롤러(61)의 제어 하에 서스테인기간 동안 도 7과 같이 서스테인펄스(sus)를 스캔전극들(Y1 내지 Ym)에 공급하게 된다. The scan driver 83 supplies the rising ramp waveform Rup to the scan electrodes Y1 to Yn as shown in FIG. 7 during the reset period under the control of the timing controller 81, and then the voltage application period and the voltage level are changed according to the temperature. The falling ramp waveform Rdn is supplied to the scan electrodes Y1 to Yn. During the address period, the scan driver 83 sequentially supplies the scan pulse scp to the scan electrodes Y1 to Yn as shown in FIG. 7. The scan driver 83 supplies the sustain pulse su to the scan electrodes Y1 to Ym as shown in FIG. 7 during the sustain period under the control of the timing controller 61.

서스테인구동부(84)는 타이밍 콘트롤러(81)의 제어 하에 하강 램프파형(Rdn)이 스캔전극들(Y1 내지 Yn)에 공급되는 기간과 어드레스기간 동안 도 7과 같이 직류바이어스전압을 서스테인전극들(Z)에 공급하고 서스테인기간 동안 스캔구동부(83)와 교대로 동작하여 서스테인펄스(sus)를 서스테인전극들(Z)에 공급한다. The sustain driver 84 supplies the DC bias voltage to the sustain electrodes Z as shown in FIG. 7 during the period in which the falling ramp waveform Rdn is supplied to the scan electrodes Y1 to Yn and the address period under the control of the timing controller 81. ) And alternately with the scan driver 83 during the sustain period to supply the sustain pulse su to the sustain electrodes Z.

타이밍 콘트롤러(81)는 수직/수평 동기신호를 입력받아 각 구동부(82, 83, 84)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(62, 63, 64)에 공급함으로써 각 구동부(82, 83, 84)를 제어하게 된다. 특히, 타이밍 콘트롤러(81)는 온도센서(86)로부터의 온도감지신호(St)에 응답하여 스캔전극들(Y1 내지 Yn)에 공급되는 하강 램프파형(Rdn)의 전압인가기간과 전압레벨이 PDP의 온도에 따라 달라지도록 스캔구동부(83)로 하여금 전압인가기간과 전압을 선택하게 한다. 데이터구동부(82)에 공 급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(83)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(83) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 서스테인구동부(84)에 인가되는 타이밍제어신호(CTRZ)에는 서스테인구동부(84) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. The timing controller 81 receives the vertical / horizontal synchronization signals and generates timing control signals CTRX, CTRY, and CTRZ required for each of the driving units 82, 83, and 84, and generates the timing control signals CTRX, CTRY, and CTRZ. Each of the driving units 82, 83, 84 is controlled by supplying the driving units 62, 63, 64. In particular, the timing controller 81 has a voltage application period and voltage level of the falling ramp waveform Rdn supplied to the scan electrodes Y1 to Yn in response to the temperature sensing signal St from the temperature sensor 86. The scan driver 83 causes the voltage applying period and the voltage to be selected so as to vary depending on the temperature. The timing control signal CTRX supplied to the data driver 82 includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling on / off time of the energy recovery circuit and the driving switch element. . The timing control signal CTRY applied to the scan driver 83 includes a switch control signal for controlling on / off time of the energy recovery circuit and the driving switch element in the scan driver 83. The timing control signal CTRZ applied to the sustain driver 84 includes a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element in the sustain driver 84.

구동전압 발생부(85)는 상승 램프파형의 셋업전압(Vsetup), PDP의 온도에 따라 선택되는 스캔전극의 부극성 전압(-Vy1, -Vy2, -Vy3), 스캔전압(Vsc), 데이터전압(Vd) 및 서스테인전압(Vs) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다. The driving voltage generator 85 includes a negative voltage (-Vy1, -Vy2, -Vy3), a scan voltage (Vsc), and a data voltage of the scan electrode selected according to the setup voltage Vsetup of the rising ramp waveform and the temperature of the PDP. (Vd), sustain voltage (Vs), and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

결과적으로, 본 발명의 제2 실시예에 따른 PDP의 구동방법 및 장치는 셋다운방전시 하강 램프파형(Rdn)의 전압인가기간과 전압레벨을 PDP의 주변 온도 변화에 따라 가변함으로써 온도 변화에 따라 PDP의 셀 조건이 변하더라도 스캔전극(Y)과 서스테인전극(Z) 사이의 벽전압 조건을 동일하게 하고 스캔이 개시되기 직전의 공간전하도 온도변화와 관계없이 일정하게 제어한다. As a result, the method and apparatus for driving a PDP according to the second embodiment of the present invention vary the voltage application period and voltage level of the falling ramp waveform Rdn during the set-down discharge by varying the ambient temperature of the PDP, thereby changing the PDP. Even if the cell condition of the cell is changed, the wall voltage condition between the scan electrode (Y) and the sustain electrode (Z) is the same, and the space charge immediately before the scan is started is also controlled regardless of the temperature change.

한편, 본 발명에 따른 PDP의 구동방법 및 장치는 전술한 실시예들을 병용하여 온도변화에 따른 PDP의 방전특성을 보다 안정화시킬 수 있다. 또한, 본 발명에 따른 PDP의 구동방법 및 장치는 셋다운방전을 일으키기 위한 하강 램프파형의 전압인가기간이나 전압레벨 또는 서스테인전극의 전압뿐만 아니라 하강 램프파형의 기 울기와 같은 다른 셋다운 구동조건을 온도에 따라 다르게 제어할 수도 있다. On the other hand, the method and apparatus for driving a PDP according to the present invention can further stabilize the discharge characteristics of the PDP according to the temperature change by using the above-described embodiments in combination. In addition, the method and apparatus for driving a PDP according to the present invention may be applied to other set-down driving conditions such as the voltage application period of the falling ramp waveform or the voltage level or the voltage of the sustain electrode as well as the slope of the falling ramp waveform to cause the set-down discharge. You can control it differently.

상술한 바와 같이, 본 발명에 따른 PDP의 구동 장치는 PDP의 온도를 실시간으로 감지하고 그 PDP의 온도변화에 따라 소거를 일으키기 위한 전압이나 소거기간을 조절하여 온도가 변할 때 발생되는 셀의 방전특성의 불안정을 최소화하여 PDP에서 미스방전이나 오방전을 최소화할 수 있다. 따라서, 본 발명에 따른 PDP의 구동방법 및 장치는 PDP의 구동파형을 온도 변화에 적응적으로 가변하여 온도가 변화하더라도 PDP를 안정하게 구동시킬 수 있다. As described above, the driving device of the PDP according to the present invention detects the temperature of the PDP in real time and adjusts the voltage or the erasing period for causing the erasure according to the temperature change of the PDP, and the discharge characteristic of the cell generated when the temperature changes. By minimizing the instability of the PDP, it is possible to minimize miss discharge or false discharge in the PDP. Therefore, the driving method and apparatus of the PDP according to the present invention can stably drive the PDP even if the temperature changes by adaptively varying the driving waveform of the PDP in response to the temperature change.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (18)

  1. 삭제delete
  2. 삭제delete
  3. 삭제delete
  4. 삭제delete
  5. 삭제delete
  6. 삭제delete
  7. 삭제delete
  8. 삭제delete
  9. 다수의 제1 전극, 다수의 제2 전극 및 다수의 제3 전극의 교차부들에 다수의 셀들이 형성되는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간 및 서스테인기간을 포함하여 구동하는 장치에 있어서,An apparatus for driving a plasma display panel including a reset period, an address period, and a sustain period, in which a plurality of cells are formed at intersections of a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes,
    상기 플라즈마 디스플레이 패널의 온도를 감지하는 온도감지기와;A temperature sensor for sensing a temperature of the plasma display panel;
    상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하되, 상기 온도가 고온일 경우 상기 하강 램프파형의 전압레벨을 낮추는 제1 전극구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. A driving device of the plasma display panel, comprising: applying a falling ramp waveform in which the voltage gradually decreases to the first electrode, and lowering the voltage level of the falling ramp waveform when the temperature is high; .
  10. 제 9 항에 있어서,The method of claim 9,
    상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하는 제2 전극구동부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And a second electrode driver configured to apply a DC voltage to the second electrode while the falling ramp waveform is supplied to the first electrode.
  11. 삭제delete
  12. 삭제delete
  13. 제 9 항에 있어서,The method of claim 9,
    상기 제1 전극구동부는 상기 온도가 저온일 경우 상기 하강 램프파형의 전압레벨을 높이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the first electrode driver increases the voltage level of the falling ramp waveform when the temperature is low.
  14. 다수의 제1 전극, 다수의 제2 전극 및 다수의 제3 전극의 교차부들에 다수의 셀들이 형성되는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간 및 서스테인기간으로 나누어 구동하는 장치에 있어서,An apparatus for driving a plasma display panel in which a plurality of cells are formed at intersections of a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes is divided into a reset period, an address period, and a sustain period.
    상기 플라즈마 디스플레이 패널의 온도를 감지하는 온도감지기와;A temperature sensor for sensing a temperature of the plasma display panel;
    상기 제1 전극에 전압이 점진적으로 낮아지는 하강 램프파형을 인가하는 제1 전극구동부와;A first electrode driver for applying a falling ramp waveform in which voltage is gradually lowered to the first electrode;
    상기 하강 램프파형이 상기 제1 전극에 공급되는 동안 상기 제2 전극에 직류전압을 인가하되, 상기 제2 전극에 인가되는 직류전압을 상기 온도에 따라 다르게 제어하는 제2 전극구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. While the falling ramp waveform is supplied to the first electrode, a DC voltage is applied to the second electrode, and a second electrode driver for controlling the DC voltage applied to the second electrode differently according to the temperature is provided. A drive device for a plasma display panel.
  15. 제 14 항에 있어서,The method of claim 14,
    상기 제2 전극구동부는, The second electrode driver,
    상기 온도가 고온으로 상승하면 상기 제2 전극에 인가되는 직류전압을 소정의 기준전압보다 낮추는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And when the temperature rises to a high temperature, the DC voltage applied to the second electrode is lower than a predetermined reference voltage.
  16. 제 14 항에 있어서,The method of claim 14,
    상기 제2 전극구동부는, The second electrode driver,
    상기 온도가 저온으로 낮아지면 상기 제2 전극에 인가되는 직류전압을 소정의 기준전압보다 높이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And when the temperature is lowered to a low temperature, the DC voltage applied to the second electrode is increased to be higher than a predetermined reference voltage.
  17. 삭제delete
  18. 삭제delete
KR20030051445A 2003-07-25 2003-07-25 Apparatus for driving plasma display panel KR100561643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030051445A KR100561643B1 (en) 2003-07-25 2003-07-25 Apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030051445A KR100561643B1 (en) 2003-07-25 2003-07-25 Apparatus for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20050012467A KR20050012467A (en) 2005-02-02
KR100561643B1 true KR100561643B1 (en) 2006-03-20

Family

ID=37224426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030051445A KR100561643B1 (en) 2003-07-25 2003-07-25 Apparatus for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100561643B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683795B1 (en) * 2005-08-10 2007-02-20 삼성에스디아이 주식회사 Method for driving plasma display panel
KR100949749B1 (en) * 2007-03-06 2010-03-25 파나소닉 주식회사 Method of driving plasma display panel

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023397A (en) * 2004-07-06 2006-01-26 Hitachi Plasma Patent Licensing Co Ltd Method for driving plasma display panel
KR101105170B1 (en) * 2005-06-01 2012-01-12 주식회사 오리온 Method for driving of plasma display panel
KR100980069B1 (en) 2005-09-29 2010-09-03 삼성에스디아이 주식회사 Plasma display panel and method for driving same
KR100719576B1 (en) * 2005-11-12 2007-05-17 삼성에스디아이 주식회사 Method for driving plasma display panel
KR100719578B1 (en) * 2005-11-15 2007-05-17 삼성에스디아이 주식회사 Method for driving plasma display panel
KR100766282B1 (en) * 2006-01-26 2007-10-11 엘지전자 주식회사 Plasma display panel device
KR100784567B1 (en) 2006-03-21 2007-12-11 엘지전자 주식회사 Plasma Display Apparatus
KR100764665B1 (en) * 2006-05-22 2007-10-08 엘지전자 주식회사 Plasma display device and driving method
KR100801476B1 (en) * 2006-08-29 2008-02-12 엘지전자 주식회사 Driving method for plasma display panel and plasma display panel of using this method
US20090085838A1 (en) * 2007-01-12 2009-04-02 Matsushita Electric Industrial Co., Ltd. Plasma display device and method of driving plasma display panel
KR100879287B1 (en) * 2007-08-02 2009-01-16 삼성에스디아이 주식회사 Plasma display and voltage generator thereof
KR20090017206A (en) * 2007-08-14 2009-02-18 엘지전자 주식회사 Plasma display panel and method for manufacturing the same
KR20090032670A (en) * 2007-09-28 2009-04-01 엘지전자 주식회사 Plasma display apparatus
KR20090044345A (en) * 2007-10-31 2009-05-07 엘지전자 주식회사 Plasma display apparatus
KR100943947B1 (en) * 2008-01-09 2010-02-26 삼성에스디아이 주식회사 Plasma display device and driving apparatus and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683795B1 (en) * 2005-08-10 2007-02-20 삼성에스디아이 주식회사 Method for driving plasma display panel
KR100949749B1 (en) * 2007-03-06 2010-03-25 파나소닉 주식회사 Method of driving plasma display panel

Also Published As

Publication number Publication date
KR20050012467A (en) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100493615B1 (en) Method Of Driving Plasma Display Panel
US7561120B2 (en) Method and apparatus of driving plasma display panel
US7333075B2 (en) Method and apparatus for driving plasma display panel
US7592973B2 (en) Method and apparatus for driving a plasma display panel
US8188939B2 (en) Method and apparatus for driving plasma display panel
KR100472353B1 (en) Driving method and apparatus of plasma display panel
KR100475161B1 (en) Method for driving of plasma display panel
TWI294609B (en) Method and apparatus for driving plasma display panel
US7053559B2 (en) Method and apparatus for driving plasma display panel
KR100692818B1 (en) Plasma Display Apparatus and Driving Method thereof
JP4320008B2 (en) Plasma display device and driving method thereof
EP1585096A2 (en) Plasma display device and method of driving the same
US7312792B2 (en) Method and apparatus for driving a plasma display panel
US7999767B2 (en) Method and apparatus for driving plasma display panel
US7477215B2 (en) Plasma display apparatus and driving method thereof
US8054248B2 (en) Method and apparatus for driving plasma display panel
EP1553550B1 (en) Method and apparatus of driving a plasma display panel
KR100456152B1 (en) Method and apparatus for driving plasma display panel
US8184073B2 (en) Plasma display apparatus and method of driving the same
EP1734499A2 (en) Plasma display apparatus and driving method thereof
JP4373371B2 (en) Plasma display apparatus and driving method thereof
US7583241B2 (en) Plasma display apparatus and driving method of the same
DE602005004478T2 (en) Plasma display and method for its control
US8026867B2 (en) Plasma display device and method of driving the same using variable and multi-slope driving waveforms
KR100499101B1 (en) Method and apparatus for driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee