KR100719578B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100719578B1
KR100719578B1 KR1020050108937A KR20050108937A KR100719578B1 KR 100719578 B1 KR100719578 B1 KR 100719578B1 KR 1020050108937 A KR1020050108937 A KR 1020050108937A KR 20050108937 A KR20050108937 A KR 20050108937A KR 100719578 B1 KR100719578 B1 KR 100719578B1
Authority
KR
South Korea
Prior art keywords
electrode
period
pulse
temperature
discharge
Prior art date
Application number
KR1020050108937A
Other languages
Korean (ko)
Inventor
설지환
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050108937A priority Critical patent/KR100719578B1/en
Application granted granted Critical
Publication of KR100719578B1 publication Critical patent/KR100719578B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Abstract

본 발명은 패널의 온도에 따라 안정적이고, 균일한 어드레스 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method of driving a plasma display panel that is stable and uniform address discharge is performed according to the temperature of the panel.

이와 같은 목적을 달성하기 위하여, 본 발명은, 복수개의 전극들이 교차하는 영역에서 방전셀들이 정의되고, 화상을 표시하는 단위 프레임이 복수개의 서브필드들로 나뉘어, 각 서브필드는 전체 방전셀들을 초기화하는 리셋 기간, 전체 방전셀들 중 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지기간으로 나뉘는 플라즈마 디스플레이 패널의 구동방법에 있어서,In order to achieve the above object, according to the present invention, discharge cells are defined in an area where a plurality of electrodes intersect, a unit frame displaying an image is divided into a plurality of subfields, and each subfield initializes all of the discharge cells. A reset period, an address period for distinguishing a cell to be turned on and a cell not to be turned on, and a sustain period for performing sustain discharge according to a gray scale weight assigned to each subfield in a discharge cell selected as a cell to be turned on In the method of driving a plasma display panel divided into

리셋 기간에서, 복수개의 전극들 중 제1 전극에는 하강펄스가 인가되고, 제1 전극과 나란히 연장되는 제2 전극에는 하강펄스 인가시부터 바이어스 전압이 인가되며, 상기 제1 전극에 하강펄스가 인가되는 동안 상기 제2 전극에 인가되는 바이어스 전압의 전위레벨은 상기 패널의 온도가 높아질수록 높게 인가되고, 상기 패널의 온도가 낮아질수록 낮게 인가되는 플라즈마 디스플레이 패널의 구동방법을 제공한다.In the reset period, a falling pulse is applied to the first electrode of the plurality of electrodes, a bias voltage is applied to the second electrode extending in parallel with the first electrode, and a falling pulse is applied to the first electrode. The potential level of the bias voltage applied to the second electrode is increased as the temperature of the panel increases, and lower as the temperature of the panel decreases.

Description

플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel} Method for driving plasma display panel {Method for driving plasma display panel}

도 1은 플라즈마 디스플레이 패널을 구동하기 위한 종래의 구동신호를 보여주는 타이밍도이다. 1 is a timing diagram showing a conventional driving signal for driving a plasma display panel.

도 2는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 패널의 전극 배치를 도시한 일예이다.2 is a diagram illustrating an electrode arrangement of a plasma display panel to which the method of driving a plasma display panel of the present invention can be applied.

도 3은 어드레스 디스플레이 분리(ADS) 구동방법을 간략히 보여주는 타이밍도이다. 3 is a timing diagram briefly illustrating a method of driving an address display separation (ADS).

도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 장치를 간략히 도시한 블록도이다.4 is a block diagram schematically illustrating a plasma display apparatus to which a method of driving a plasma display panel of the present invention can be applied.

도 5는 플라즈마 디스플레이 패널의 구동방법의 일예를 보여주는 타이밍도이다. 5 is a timing diagram illustrating an example of a method of driving a plasma display panel.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Y1, ...,Yn...제1 전극들 또는 주사전극들Y1, ..., Yn ... first electrodes or scan electrodes

X1, ...,Xn...제2 전극들 또는 유지전극들X1, ..., Xn ... second electrodes or sustain electrodes

A1, ...,Am...제3 전극들 또는 어드레스 전극들A1, ..., Am ... third electrodes or address electrodes

Vsch...주사펄스의 하이레벨 Vscl...주사펄스의 로우레벨Vsch ... high level of injection pulse Vscl ... low level of injection pulse

Vs...유지펄스의 하이레벨 Vg...유지펄스의 로우레벨Vs ... high level of holding pulse Vg ... low level of holding pulse

Va...표시 데이터 신호의 하이레벨High level of Va ... display data signal

Vb1,Vb2,Vb3...바이어스 전압들Vb1, Vb2, Vb3 ... Bias Voltages

T1,T2...하강펄스의 인가기간 중 제1 기간, 제2 기간 1st, 2nd period of the application period of T1, T2 ... falling pulse

ΔV...제1 기간에 인가되는 하강펄스의 최저레벨과 주사펄스의 로우레벨의 전위차ΔV ... potential difference between the lowest level of the falling pulse and the low level of the scanning pulse applied in the first period

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 패널의 온도에 따라 안정적으로 어드레스 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel to stably perform an address discharge according to a panel temperature.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Recently, a plasma display panel, which is drawing attention as a replacement of a conventional cathode ray tube display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. The phosphor formed in a predetermined pattern by the ultraviolet rays is excited to obtain a desired image.

도 1은 플라즈마 디스플레이 패널의 구동하기 위한 종래의 구동신호를 보여주는 타이밍도이다.1 is a timing diagram showing a conventional driving signal for driving a plasma display panel.

화상을 표시하는 단위 프레임은 복수개의 서브필드로 나뉘며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지기간으로 나뉘어 시분할로 구동된다. The unit frame for displaying an image is divided into a plurality of subfields, and each subfield is driven in time division by being divided into a reset period, an address period, and a sustain period.

도면에서는 리셋 기간에서, 주사전극들에 상승펄스 및 하강펄스가 인가되고, 유지전극들에는 하강펄스 인가시부터 바이어스 전압이 인가되어 전체 방전셀이 초기화 된다. 어드레스 기간에서, 주사전극들에 순차적으로 주사펄스가 인가되고, 어드레스 전극들에 표시 데이터 신호가 인가되어 어드레스 방전이 수행되며, 유지 기간에서, 주사전극들 및 유지전극들에 유지펄스가 교호하게 인가되어, 어드레스 방전이 수행된 즉, 켜져야 할 셀로 구분된 방전셀에서 유지방전이 수행된다. In the drawing, during the reset period, the rising pulse and the falling pulse are applied to the scan electrodes, and the bias voltage is applied to the sustain electrodes when the falling pulse is applied to initialize the entire discharge cell. In the address period, scan pulses are sequentially applied to the scan electrodes, display data signals are applied to the address electrodes to perform address discharge, and in the sustain period, sustain pulses are alternately applied to the scan electrodes and sustain electrodes. Thus, the sustain discharge is performed in the discharge cells in which the address discharge is performed, that is, divided into the cells to be turned on.

이와 같이, 종래의 플라즈마 디스플레이 패널의 구동 신호에 의하면, 일정한 구동신호를 각 전극에 인가하게 된다.As described above, according to the driving signal of the conventional plasma display panel, a constant driving signal is applied to each electrode.

한편, 상기 리셋 기간에서의 상승펄스는 주사전극들 주위에는 부극성의 벽전하가 쌓는 역할을 수행하며, 하강펄스는 쌓였던 부극성의 벽전하를 소거하는 역할을 수행한다. 하강펄스 인가시에 바이어스 전압은 주사전극 부근에서 소거되는 부극성의 전하의 적당한 양을 쌓는 역할을 한다. 어드레스 기간 중에 주사전극은 어드레스 전극과의 사이에서 어드레스 방전을 수행하므로, 리셋 기간의 하강펄스 및 바이어스 전압의 인가로 벽전하를 제어하는 것이 중요하게 된다. 종래에는 도 1에서 보여진 대로, 주사펄스의 로우레벨 보다 하강펄스의 최저 레벨이 높도록 인가하였다. 이와 같이 하강펄스의 최저레벨을 주사펄스의 로우레벨 보다 높게 인가하는 경우에, 주사전극 부근에서 소거되는 벽전하의 양이 적정양으로 소거되지 않아 어드레스 방전이 안정적으로 수행되지 않는 경향이 있었다. 즉, 어드레스 방전이 과방전으로 수행될 가능성이 있었다. 또한, 주사전극 부근에 벽전하를 소거하는 하강 펄스 및 바이어스 전압의 인가는 패널의 온도 특성을 무시한 채, 동일한 하강펄스 및 바이어스 전압이 인가됨으로써, 패널의 온도가 고온인 경우에는 어드레스 방전이 저방전으로 수행되고, 패널의 온도가 저온인 경우에는 어드레스 방전이 과방전으로 수행되는 등의 문제점이 발생하였다. On the other hand, the rising pulse in the reset period serves to accumulate negative wall charges around the scan electrodes, and the falling pulse serves to erase the accumulated negative wall charges. When the falling pulse is applied, the bias voltage serves to accumulate an appropriate amount of negative charges that are erased in the vicinity of the scan electrode. Since the scan electrode performs address discharge with the address electrode during the address period, it is important to control the wall charge by applying the falling pulse and the bias voltage in the reset period. In the related art, as shown in FIG. 1, the lowest level of the falling pulse is higher than the low level of the scanning pulse. Thus, when the lowest level of the falling pulse is applied higher than the low level of the scanning pulse, the amount of wall charges erased in the vicinity of the scanning electrode is not erased in an appropriate amount, so that the address discharge is not stable. That is, there is a possibility that the address discharge is performed with over discharge. In addition, the application of the falling pulse and the bias voltage for erasing the wall charge near the scanning electrode is applied with the same falling pulse and the bias voltage while ignoring the temperature characteristic of the panel. Thus, when the panel temperature is high, the address discharge is low discharged. When the temperature of the panel is low temperature, the address discharge is performed by overdischarge.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 패널의 온도에 따라 안정적이고, 균일한 어드레스 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve various problems including the above problems, and an object thereof is to provide a method of driving a plasma display panel in which a stable and uniform address discharge is performed according to the panel temperature.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 복수개의 전극들이 교차하는 영역에서 방전셀들이 정의되고, 화상을 표시하는 단위 프레임이 복수개의 서브필드들로 나뉘어, 각 서브필드는 전체 방전셀들을 초기화하는 리셋 기간, 전체 방전셀들 중 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지기간으로 나뉘는 플라즈마 디스플레이 패널의 구동방법에 있어서,In order to achieve the above object, according to the present invention, discharge cells are defined in an area where a plurality of electrodes intersect, and a unit frame for displaying an image is divided into a plurality of subfields, and each subfield is divided into entire discharge cells. A sustain discharge is performed according to a reset period for initializing, an address period for distinguishing a cell to be turned on and a cell not to be turned on among all the discharge cells, and a gray scale weight assigned to each subfield in a discharge cell selected as a cell to be turned on. In the method of driving a plasma display panel divided into periods,

리셋 기간에서, 복수개의 전극들 중 제1 전극에는 하강펄스가 인가되고, 제1 전극과 나란히 연장되는 제2 전극에는 하강펄스 인가시부터 바이어스 전압이 인가되며, 상기 제1 전극에 하강펄스가 인가되는 동안 상기 제2 전극에 인가되는 바이어스 전압의 전위레벨은 상기 패널의 온도가 높아질수록 높게 인가되고, 상기 패널의 온도가 낮아질수록 낮게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.In the reset period, a falling pulse is applied to the first electrode of the plurality of electrodes, a bias voltage is applied to the second electrode extending in parallel with the first electrode, and a falling pulse is applied to the first electrode. While the potential level of the bias voltage applied to the second electrode is increased as the temperature of the panel is increased, and as the temperature of the panel is lower, the driving method of the plasma display panel is provided.

삭제delete

이러한 본 발명의 또 다른 특징에 의하면, 바이어스 전압의 전위레벨은, 패널의 온도를 복수개의 온도 구간으로 나누어, 온도 구간의 온도가 높을수록, 바이어스 전압의 전위레벨이 높아질 수 있다.According to another aspect of the present invention, the potential level of the bias voltage is divided into a plurality of temperature sections of the panel temperature, the higher the temperature in the temperature section, the higher the potential level of the bias voltage.

이러한 본 발명의 또 다른 특징에 의하면, 어드레스 기간에서, 제1 전극에 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스를 인가하고, 제1 전극에 교차하여 연장되는 제3 전극에 주사펄스에 맞춰 하이레벨을 갖는 표시 데이터 신호를 인가하고, 제2 전극에 가변하는 바이어스 전압을 인가한다. According to still another aspect of the present invention, in an address period, a scan pulse having a low level is sequentially applied while maintaining a high level to the first electrode, and a scan pulse is applied to a third electrode extending across the first electrode. In accordance with this, a display data signal having a high level is applied, and a variable bias voltage is applied to the second electrode.

이러한 본 발명의 또 다른 특징에 의하면, 유지 기간에서, 제1 전극 및 제2 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 교호하게 인가된다. According to this still further feature of the present invention, in the sustain period, sustain pulses having a high level and a low level are alternately applied to the first electrode and the second electrode.

이러한 본 발명의 또 다른 특징에 의하면, 하강펄스의 인가 기간은 서서히 하강하는 제1 기간과, 급격히 하강하여 제1 전압을 유지하는 제2 기간으로 나뉜다. According to another feature of the present invention, the application period of the falling pulse is divided into a first period of gradually falling and a second period of rapidly falling to maintain the first voltage.

이러한 본 발명의 또 다른 특징에 의하면, 주사펄스의 로우레벨은 제1 전압과 동일하다. According to this still further feature of the present invention, the low level of the scan pulse is equal to the first voltage.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 패널의 전극 배치를 도시한 일예이다.2 is a diagram illustrating an electrode arrangement of a plasma display panel to which the method of driving a plasma display panel of the present invention can be applied.

제1 전극들(주사전극들, Y1, ...Yn) 및 제2 전극들(유지전극들, X1, ...,Xn) 은 서로 나란히 연장되며, 제3 전극들(어드레스 전극들, A1, ...,Am)은 제1 전극들(주사전극들, Y1, ...Yn) 및 제2 전극들(유지전극들, X1, ...,Xn)에 교차하는 방향으로 연장된다. 그 교차하는 영역에서 방전셀들이 정의된다.The first electrodes (scan electrodes, Y1, ... Yn) and the second electrodes (hold electrodes, X1, ..., Xn) extend in parallel with each other, and the third electrodes (address electrodes, A1). Am extends in a direction intersecting the first electrodes (scanning electrodes, Y1, ... Yn) and the second electrodes (holding electrodes, X1, ..., Xn). Discharge cells are defined in the intersecting area.

도 2에서는 3 전극 구조의 플라즈마 디스플레이 패널의 전극 배치를 보여주고 있으나, 본 발명의 플라즈마 디스플레이 패널의 구동방법은 3 전극 구조의 플라즈마 디스플레이 패널 외에도 2 전극 구조의 플라즈마 디스플레이 패널에도 적용되는 것이 가능하다. 이하에서는 3 전극 구조를 기본으로 설명한다. 2 illustrates an electrode arrangement of a plasma display panel having a three electrode structure, the method of driving the plasma display panel of the present invention may be applied to a plasma display panel having a two electrode structure in addition to the plasma display panel having a three electrode structure. The following description will be based on the three-electrode structure.

도 2를 바탕으로 하여 플라즈마 디스플레이 패널의 구조를 간략히 설명하면, 플라즈마 디스플레이 패널은 제1 기판 및 제2 기판과, 제1 기판과 제2 기판 사이에 서로 교차하는 복수개의 전극들, 그 교차하는 영역이 방전셀들로 정의되도록 제1 기판 및 제2 기판과 함께 방전공간을 형성하는 격벽, 방전셀내에 배치되는 형광체층 및 방전가스를 구비한다. The structure of the plasma display panel will be briefly described with reference to FIG. 2. The plasma display panel includes a first substrate and a second substrate, and a plurality of electrodes intersecting with each other between the first substrate and the second substrate, and the crossing regions. And a partition wall forming a discharge space together with the first substrate and the second substrate, a phosphor layer disposed in the discharge cell, and a discharge gas so as to define the discharge cells.

도 3은 어드레스 디스플레이 분리(ADS) 구동방법을 간략히 보여주는 타이밍도이다. 3 is a timing diagram briefly illustrating a method of driving an address display separation (ADS).

참조하여 설명하면, 화상을 표시하는 단위 프레임은 복수개의 서브필드로 나뉘고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 나뉜다. 리셋 기간은 전체 방전셀을 초기화하는 기간이며, 어드레스 기간은 전체 방전셀 중에 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하는 기간이며, 유지 기간은 켜져야 할 방전셀로 선택된 방전셀에서 각 서브필드 마다 할당된 계조 가중치에 따라 유지방전을 수행하는 기간이다. 플라즈마 디스플레이 패널은 상기와 같이 서브필드 별로 리셋, 어드레스 및 유지 기간에 따르는 구동 신호를 인가하는 시분할 구동방법에 의해 구동된다.Referring to this, the unit frame for displaying an image is divided into a plurality of subfields, and each subfield is divided into a reset period, an address period, and a sustain period. The reset period is a period for initializing all the discharge cells, and the address period is a period for distinguishing the discharge cells that should be turned on and the discharge cells that should not be turned on among all the discharge cells, and the sustain period is a discharge cell selected as the discharge cells to be turned on. A sustain discharge period is performed according to the gray scale weights allocated to each subfield. The plasma display panel is driven by a time division driving method for applying a driving signal in accordance with the reset, address, and sustain periods for each subfield as described above.

도면에서는 단위 프레임을 8개의 서브필드(SF1~SF8)로 나누고, 각 서브필드는 리셋 기간(미도시), 어드레스 기간(A1~A8) 및 유지 기간(S1~S8)으로 나뉘며, 각 서브필드의 계조 가중치를 제1 서브필드부터 제8 서브필드까지 1T,2T,...128T 과 같이 할당하였으나, 이는 일예에 불과하며, 이에 한정되지 않는다. 즉, 단위 프레임의 서브필드 수는 8개 보다 적거나 많을 수 있으며, 서브필드 별 계조 가중치의 할당도 예시된 것과 달리 설계 사양에 따라 변경할 수 있다.In the drawing, the unit frame is divided into eight subfields SF1 to SF8, and each subfield is divided into a reset period (not shown), an address period A1 to A8, and a sustain period S1 to S8. The gray scale weight is allocated from the first subfield to the eighth subfield as 1T, 2T, ... 128T, but this is only an example and the present invention is not limited thereto. That is, the number of subfields of a unit frame may be less or more than eight, and the allocation of gray scale weights for each subfield may be changed according to a design specification, unlike illustrated.

도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 장치를 간략히 도시한 블록도이다.4 is a block diagram schematically illustrating a plasma display apparatus to which a method of driving a plasma display panel of the present invention can be applied.

도면을 참조하여 설명하면, 일단 도 4의 플라즈마 디스플레이 장치는, 영상처리부(300), 논리제어부(302), Y 구동부(304), 어드레스 구동부(306), X 구동부(308) 및 플라즈마 표시 패널(1)을 구비한다. Referring to the drawings, the plasma display apparatus of FIG. 4 once includes an image processor 300, a logic controller 302, a Y driver 304, an address driver 306, an X driver 308, and a plasma display panel ( 1) is provided.

영상처리부(300)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.The image processor 300 receives an external video signal such as a PC signal, a DVD signal, a video signal, or a TV signal from the outside, converts an analog signal into a digital signal, and processes the digital signal into an internal video signal. The internal video signals are 8-bit red (R), green (G), and blue (B) image data, clock signals, and vertical and horizontal sync signals, respectively.

논리제어부(302)는 영상처리부(300)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, Y 구동 제어신호(SY)와, A 구동 제어신호(SA)와, X 구동 제어신호(SX)를 출력한다. The logic controller 302 receives the internal image signal from the image processor 300 and undergoes a gamma correction and an automatic power control (APC) step, respectively, to drive the Y drive control signal SY and the A drive control signal SA. And an X drive control signal SX.

Y 구동부(304)는 논리제어부(302)로부터의 Y 구동 제어신호(SY)를 입력받아 제1 전극(주사전극)에 구동신호를 인가하며, 어드레스 구동부(306)는 논리제어부(302)로부터의 어드레스 구동 제어신호(SA)를 입력받아 제3 전극(어드레스 전극)에 구동신호를 인가하고, X 구동부(308)는 논리제어부(302)로부터 X 구동 제어신호(SX)를 제2 전극(유지전극)에 구동신호를 인가한다. 이하에서는, 제1 전극을 주사전극, 제2 전극을 주사전극, 제3 전극을 어드레스 전극으로도 기술한다.The Y driver 304 receives the Y drive control signal SY from the logic controller 302 and applies a drive signal to the first electrode (scanning electrode), and the address driver 306 receives the logic signal from the logic controller 302. The driving signal is applied to the third electrode (address electrode) by receiving the address driving control signal SA, and the X driving unit 308 receives the X driving control signal SX from the logic controller 302 to the second electrode (holding electrode). Is applied to the drive signal. Hereinafter, the first electrode will also be described as a scan electrode, the second electrode will be described as a scan electrode, and the third electrode will be described as an address electrode.

Y 구동부(304)는 리셋 기간에 주사전극에 리셋펄스를 인가한다. 리셋펄스는 하강펄스만으로 구성될 수 있으며, 상승펄스 및 하강펄스로 구성될 수도 있다. 리셋 펄스에 의해 방전셀내에 벽전하가 쌓이거나 소거되면서 방전셀이 초기화된다. 또한 어드레스 기간에 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스를 인가하며, 유지 기간에 하이레벨 및 로우레벨을 갖는 유지펄스를 인가한다. The Y driver 304 applies a reset pulse to the scan electrodes in the reset period. The reset pulse may be composed of only the falling pulse, and may be composed of the rising pulse and the falling pulse. The discharge cells are initialized while the wall charges are accumulated or erased in the discharge cells by the reset pulse. In addition, while maintaining the high level in the address period, the scan pulses having the low level are sequentially applied, and the sustain pulses having the high level and the low level are applied in the sustain period.

어드레스 구동부(306)는 어드레스 기간에 상기 주사펄스에 맞춰 하이레벨을 갖는 표시 데이터 신호를 인가한다. 표시 데이터 신호 및 주사펄스에 의해 어드레스 기간에서 어드레스 방전이 수행된다. The address driver 306 applies a display data signal having a high level in accordance with the scan pulse in the address period. The address discharge is performed in the address period by the display data signal and the scanning pulse.

X 구동부(308)는 리셋펄스 중 하강펄스가 인가될 때부터 어드레스 기간 종료시까지 바이어스 전압을 인가한다. 본 발명과 관련하여 패널의 온도에 따라, 바이어스 전압의 전압레벨을 가변한다. 한편, 유지기간에서 하이레벨 및 로우레벨을 갖는 유지펄스를 인가하되, Y 구동부에서 출력되는 유지펄스와 교호하게 인가한다.The X driver 308 applies a bias voltage from when the falling pulse is applied among the reset pulses to the end of the address period. In connection with the present invention, the voltage level of the bias voltage is varied according to the temperature of the panel. Meanwhile, in the sustain period, a sustain pulse having a high level and a low level is applied, but alternately with a sustain pulse output from the Y driver.

도 5는 플라즈마 디스플레이 패널의 구동방법의 일예를 보여주는 타이밍도로 서, 도 1의 구동신호의 문제점을 해결하기 위한 구동신호이다.5 is a timing diagram illustrating an example of a method of driving a plasma display panel, which is a driving signal for solving the problem of the driving signal of FIG. 1.

도 1과 같이 리셋 기간에 주사전극들(Y1, ...,Yn)에 인가되는 하강펄스의 최저레벨(Vnf)이 어드레스 기간에 주사전극들(Y1, ...,Yn)에 인가되는 주사펄스의 로우레벨(Vscl)보다 높게 인가됨으로써, 어드레스 기간에 어드레스 방전이 과방전이 발생하는 문제점을 해결하기 위해, 도 5의 구동신호는 하강펄스의 최저레벨이 주사펄스의 로우레벨(Vscl)과 동일하도록 한다. 또한, 패널의 온도 특성을 고려하여, 하강펄스의 인가시에 바이어스 전압의 전압 레벨을 가변한다. 즉, 패널의 온도가 높으면, 어드레스 방전이 저방전으로 수행되지 않도록, 바이어스 전압의 전압 레벨을 높이고, 패널의 온도가 낮으면, 어드레스 방전이 과방전으로 수행되지 않도록, 바이어스 전압의 전압레벨을 낮춘다.As shown in Fig. 1, the lowest level Vnf of the falling pulse applied to the scan electrodes Y1, ..., Yn in the reset period is applied to the scan electrodes Y1, ..., Yn in the address period. In order to solve the problem that the address discharge is over-discharged in the address period by being applied higher than the low level Vscl of the pulse, the driving signal of FIG. 5 has the lowest level of the falling pulse equal to the low level Vscl of the scanning pulse. Do it. In addition, in consideration of the temperature characteristics of the panel, the voltage level of the bias voltage is varied when the falling pulse is applied. That is, if the panel temperature is high, the voltage level of the bias voltage is increased so that the address discharge is not performed with low discharge, and if the panel temperature is low, the voltage level of the bias voltage is lowered so that the address discharge is not performed with over discharge. .

도면을 참조하여 설명하면, 제1 서브필드의 리셋 기간(PR1)에 주사전극들(Y1, ...,Yn)에 상승펄스 및 하강펄스가 인가된다. 상승펄스는 유지방전 전압, 즉 유지펄스의 하이레벨(Vs)부터 상승하여 상승최고 전압(Vs+Vset)까지 상승하고, 하강펄스는 유지방전 전압(Vs)에서부터 하강한다. 상승펄스의 인가로 주사전극 부근에 부극성의 벽전하가 쌓이기 시작하며, 하강펄스의 인가로 주사전극 부근에 쌓였던 부극성의 벽전하가 소거되기 시작한다. 특히, 하강펄스는, 어드레스 기간에서 주사전극과 어드레스 전극 사이에 어드레스 방전이 안정적으로 수행되도록, 즉 적정량의 벽전하가 쌓이도록, 필요없는 벽전하를 소거하므로, 하강펄스의 최저레벨 등이 중요하다. 한편, 하강펄스 인가시부터 바이어스 전압을 인가하되, 패널의 온도를 고려하여 바이어스 전압의 전압레벨을 가변한다. 바이어스 전압의 전압레벨은 패널의 온도가 높을수록, 바이어스 전압의 전압레벨을 연속적으로 높이는 것이 바람직하다. 또한, 패널의 온도를 복수개의 온도구간으로 나누는 경우에, 동일 온도 구간에서는 바이어스 전압을 일정하게 하되, 온도 구간 별로 바이어스 전압의 전압레벨을 가변하는 것도 가능하다. 도면과 같이 패널의 온도구간을 3개의 구간으로 나눈다면, 제1 온도 구간, 제2 온도 구간, 제3 온도 구간으로 나눌 수 있을 것이다. 제1 온도 구간의 온도가 가장 낮은 구간이라 하고, 제3 온도 구간의 온도가 가장 높은 온도 구간이라 한다면, 패널의 온도가 제1 온도 구간에 속하는 경우에는, 바이어스 전압의 전압레벨을 가장 낮은 레벨인 Vb1로 하고, 패널의 온도가 제2 온도 구간에 속하는 경우에는, 바이어스 전압의 전압 레벨을 중간 레벨인 Vb2로 하고, 패널의 온도가 제3 온도 구간에 속하는 경우에는 바이어스 전압의 전압레벨을 가장 높은 레벨인 Vb3으로 한다. 종래에는 패널의 온도가 고온인 경우 어드레스 방전이 저방전으로 수행되었으나, 본 발명에서는 바이어스 전압의 전압레벨을 높여, 하강펄스 인가시에 주사전극 부근에서 부극성의 벽전하가 종래보다 더 쌓이게 함으로써, 어드레스 방전이 안정적으로 수행되도록 한다. 또한 종래에는 패널의 온도가 저온인 경우 어드레스 방전이 과방전으로 수행되었으나, 본 발명에서는 바이어스 전압의 전압레벨을 낮추어, 하강펄스 인가시에 주사전극 부근에서 부극성의 벽전하가 종래보다 덜 쌓이게 함으로써, 어드레스 방전이 안정적으로 수행되도록 한다. Referring to the drawings, rising pulses and falling pulses are applied to the scan electrodes Y1,..., And Yn in the reset period PR1 of the first subfield. The rising pulse rises from the sustain discharge voltage, i.e., the high level Vs of the sustain pulse, rises to the rise maximum voltage Vs + Vset, and the fall pulse falls from the sustain discharge voltage Vs. The application of the rising pulse begins to accumulate negative wall charges near the scan electrodes, and the application of the falling pulse begins to erase the negative wall charges accumulated near the scan electrodes. In particular, since the falling pulse erases unnecessary wall charges so that the address discharge is stably performed between the scan electrode and the address electrode in the address period, that is, an appropriate amount of wall charges is accumulated, the lowest level of the falling pulse is important. . On the other hand, while applying a bias voltage from the falling pulse is applied, the voltage level of the bias voltage is varied in consideration of the temperature of the panel. It is preferable that the voltage level of the bias voltage is continuously increased as the temperature of the panel increases. In addition, in the case where the panel temperature is divided into a plurality of temperature sections, the bias voltage may be constant in the same temperature section, but the voltage level of the bias voltage may be varied for each temperature section. As shown in the drawing, if the temperature section of the panel is divided into three sections, it may be divided into a first temperature section, a second temperature section, and a third temperature section. If the temperature of the first temperature section is the lowest section, and the temperature of the third temperature section is the highest temperature section, when the panel temperature belongs to the first temperature section, the voltage level of the bias voltage is the lowest level. If the temperature of the panel belongs to the second temperature section, the voltage level of the bias voltage is set to Vb2, which is an intermediate level. If the temperature of the panel belongs to the third temperature section, the voltage level of the bias voltage is the highest. The level is set to Vb3. Conventionally, the address discharge was performed with low discharge when the panel temperature was high. However, in the present invention, the voltage level of the bias voltage is increased, so that the negative wall charge is accumulated more near the scan electrode when the falling pulse is applied. Allow address discharge to be stably performed. In addition, although the address discharge is conventionally performed as an overdischarge when the panel temperature is low, in the present invention, the voltage level of the bias voltage is lowered so that the negative wall charges are accumulated in the vicinity of the scan electrode when the falling pulse is applied. The address discharge is stably performed.

한편, 하강펄스의 인가기간은 도면과 같이 서서히 하강하는 제1 기간(T1)과, 급격히 하강하여 제1 전압(Vnf)을 유지하는 제2 기간(T2)으로 나눌 수 있다. 도 1에서의 구동신호에서는 주사펄스의 로우레벨(Vscl) 보다 하강펄스의 최저레벨(Vnf) 이 높아, 리셋 기간에서 주사전극 부근에 벽전하가 적절히 소거되지 않아, 어드레스 방전이 과방전으로 수행되는 경향이 있었다. 이를 해결하기 위하여, 도 5의 구동신호는 하강펄스의 인가기간을 제1 기간(T1)과 제2 기간(T2)으로 나누어, 제1 기간(T1)에서는 하강펄스를 서서히 하강시켜 벽전하를 세밀하게 소거시키고, 제2 기간(T2)에서는 급격하게 하강시킨 후 제1 전압을 유지하도록 하여, 적정량의 벽전하만 남도록 한다. 제1 전압은 어드레스 기간에서 주사전극에 인가되는 주사펄스의 로우레벨(Vscl)과 동일한 것이 바람직하다. 이때 제1 기간의 하강펄스의 최저레벨과 주사펄스의 로우레벨(Vscl)의 차이는 ΔV가 된다. 도 5의 구동신호에 의해, 주사전극 부근의 벽전하가 적정량만 남게 되므로, 어드레스 기간에서의 어드레스 방전은 균일하게 안정적으로 수행되게 된다.On the other hand, the application period of the falling pulse can be divided into a first period (T1) gradually falling as shown in the figure, and a second period (T2) that is rapidly falling to maintain the first voltage (Vnf). In the driving signal of FIG. 1, the lowest level Vnf of the falling pulse is higher than the low level Vscl of the scanning pulse, and wall charges are not properly erased in the vicinity of the scanning electrode in the reset period, so that the address discharge is over discharged. There was a tendency. In order to solve this problem, the driving signal of FIG. 5 divides the application period of the falling pulse into the first period T1 and the second period T2, and in the first period T1, the falling pulse is gradually lowered to fine-wall the charges. In the second period T2, the voltage is rapidly lowered to maintain the first voltage, so that only a proper amount of wall charge remains. The first voltage is preferably equal to the low level Vscl of the scan pulse applied to the scan electrode in the address period. At this time, the difference between the lowest level of the falling pulse in the first period and the low level Vscl of the scanning pulse is ΔV. By the drive signal of Fig. 5, only a proper amount of wall charges in the vicinity of the scan electrode remains, so that the address discharge in the address period can be performed uniformly and stably.

제1 서브필드의 어드레스 기간(PA1)에서, 주사전극들(Y1, ...,Yn)에는 하이레벨(Vsch)을 유지하다가 순차적으로 로우레벨(Vscl)을 갖는 주사펄스를 인가하고, 어드레스 전극(A1, ...,Am)에는 상기 주사펄스에 맞춰 하이레벨(Va)을 갖는 표시 데이터 신호를 인가하며, 유지전극들(X1, ...,Xn)에는 패널의 온도에 따라, 리셋 기간의 하강펄스 인가시부터 인가된 바이어스 전압들(Vb1,Vb2,Vb3) 중 어느 하나가 인가된다. 켜져야 할 방전셀에서 어드레스 방전이 수행되어, 어드레스 방전이 수행된 방전셀내의 주사전극 부근에는 정극성의 벽전하가 쌓이고, 유지전극 부근에는 부극성의 벽전하가 쌓인다.In the address period PA1 of the first subfield, the scan electrodes Y1,..., And Yn maintain the high level Vsch and sequentially apply the scan pulses having the low level Vscl. A display data signal having a high level Va is applied to (A1, ..., Am) in accordance with the scan pulse, and a reset period is applied to the sustain electrodes (X1, ..., Xn) according to the temperature of the panel. One of the applied bias voltages Vb1, Vb2, and Vb3 is applied when the falling pulse is applied. The address discharge is performed in the discharge cells to be turned on, so that positive wall charges are accumulated near the scan electrodes in the discharge cells where the address discharge has been performed, and negative wall charges are accumulated near the sustain electrodes.

제1 서브필드의 유지 기간(PS1)에서, 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에는 하이레벨(Vs) 및 로우레벨(Vg)을 교대로 갖는 유지펄스가 교호하 게 인가된다. 제1 서브필드(SF1)의 계조 가중치만큼 유지방전이 수행되도록 유지펄스가 인가된다.In the sustain period PS1 of the first subfield, the scan electrodes Y1, ..., Yn and the sustain electrodes X1, ..., Xn have a high level Vs and a low level Vg. Alternating holding pulses are applied alternately. The sustain pulse is applied such that sustain discharge is performed by the gray scale weight of the first subfield SF1.

제2 서브필드 이후의 리셋 기간, 어드레스 기간, 유지 기간은 앞서 설명한 제1 서브필드의 리셋 기간, 어드레스 기간, 유지 기간과 동일한 구동신호가 인가되는 것이 가능하다. 단, 유지 기간은 계조 가중치에 따라 인가되는 유지펄스의 길이가 달라질 것이다.The reset period, the address period, and the sustain period after the second subfield may be applied with the same driving signals as the reset period, the address period, and the sustain period of the first subfield described above. However, in the sustain period, the length of the sustain pulse applied depends on the gray scale weight.

한편, 도 5의 구동신호는 제2 서브필드의 리셋 기간(PR2)에 하강펄스만을 인가하고 있어, 선택적 리셋 구동방법을 채용하고 있다. On the other hand, the driving signal of Fig. 5 applies only the falling pulse in the reset period PR2 of the second subfield, and adopts the selective reset driving method.

선택적 리셋 구동방법은, 먼저 제1 서브필드의 리셋 기간(PR2)에는 상승펄스 및 하강펄스를 인가하여, 방전셀 내의 주사전극 부근에 상승펄스의 인가로 인하여 부극성의 벽전하를 쌓았다가, 하강펄스의 인가로 인하여 쌓였던 부극성의 벽전하를 소거하여 전체 방전셀들을 초기화시킨다. 다음에, 제2 서브필드 이후의 리셋기간(PR2~PR8)에는 하강펄스만을 인가하여, 유지방전이 수행되었던 방전셀에서는, 유지방전에 의해 쌓인 벽전하를 하강펄스의 인가로 인하여, 소거하여 방전셀의 벽전하 상태를 초기화시키나, 유지방전이 수행되지 않았던 방전셀에서는, 쌓인 벽전하가 없는 초기화 상태가 계속 유지되므로, 하강펄스의 인가에도 불구하고 벽전하가 소거되지 않는다. 선택적 구동방법에 의해 유지방전이 수행되었던 방전셀만 벽전하가 소거되나, 결국은 리셋 기간 종료시에는 모든 방전셀의 벽전하가 초기화된 상태로 유지되게 된다. 이와 같은 선택적 리셋 방법은 제2 서브필드 이후의 리셋 기간에서, 하강펄스만을 인가함으로써, 리셋 기간을 단축시킬 수 있으며, 단축된 기간을 어드레스 기간 또는 유지 기간에 할당할 수 있어, 특히 고화질의 플라즈마 디스플레이 패널의 구동시에 적합하다.In the selective reset driving method, first, a rising pulse and a falling pulse are applied in the reset period PR2 of the first subfield to accumulate negative wall charges due to the application of the rising pulse near the scan electrode in the discharge cell. All the discharge cells are initialized by erasing the negative wall charges accumulated by the application of the pulse. Next, during the reset periods PR2 to PR8 after the second subfield, only the falling pulse is applied, and in the discharge cell in which the sustain discharge has been performed, the wall charge accumulated by the sustain discharge is erased by applying the falling pulse, thereby discharging the discharge cell. In the discharge cell in which the wall charge state of? Is initialized, but the sustain discharge is not performed, the initialization state without accumulated wall charge is kept, so that the wall charge is not erased despite the application of the falling pulse. The wall charges are erased only in the discharge cells in which the sustain discharge has been performed by the selective driving method. However, at the end of the reset period, the wall charges of all the discharge cells are maintained in the initialized state. Such a selective reset method can shorten the reset period by applying only the falling pulse in the reset period after the second subfield, and can assign the shortened period to the address period or the sustain period, in particular, high-quality plasma display. It is suitable for driving the panel.

한편, 제2 서브필드의 리셋 기간(PR2)은 주사전극들(Y1, ...,Yn)에 하강펄스를 인가하되, 하강펄스의 인가기간은 제1 서브필드의 리셋 기간(PR1)에서와 같이 서서히 하강하는 제1 기간(T1)과, 급격히 하강하여 제1 전압을 유지하는 제2 기간(T2)으로 나뉜다. 하강펄스 인가시부터 유지전극들(X1, ...,Xn)에는 패널의 온도에 따라 바이어스 전압의 전압레벨들(Vb1,Vb2,Vb3) 중 어느 하나를 인가한다. 즉 패널의 온도가 높을수록 높은 바이어스 전압의 전압레벨을 갖도록 한다.Meanwhile, in the reset period PR2 of the second subfield, the falling pulse is applied to the scan electrodes Y1,..., And Yn, and the applying period of the falling pulse is the same as in the reset period PR1 of the first subfield. The first period T1 gradually descends, and the second period T2 rapidly descends to maintain the first voltage. When the falling pulse is applied, one of the voltage levels Vb1, Vb2, and Vb3 of the bias voltage is applied to the sustain electrodes X1, ..., Xn according to the temperature of the panel. In other words, the higher the temperature of the panel, the higher the voltage level of the bias voltage.

제2 서브필드의 어드레스 기간(PA2)과 유지 기간(PS2)에 인가되는 구동신호는 제1 서브필드의 어드레스 기간(PA1)과 유지 기간(PS1)에 인가되는 구동신호와 동일하다. 단, 제2 서브필드의 유지 기간(PS2)에 인가되는 유지펄스의 길이는 제2 서브필드(SF2)의 계조 가중치에 의해 결정된다. The driving signal applied to the address period PA2 and the sustain period PS2 of the second subfield is the same as the driving signal applied to the address period PA1 and the sustain period PS1 of the first subfield. However, the length of the sustain pulse applied to the sustain period PS2 of the second subfield is determined by the gray scale weight of the second subfield SF2.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, 패널의 온도에 따라 리셋 기간에 하강펄스 인가시부터 인가되는 바이어스 전압의 전압레벨을 가변하므로, 리셋 기간 종료시에 주사전극 부근에 적정량의 부극성의 벽전하만 남아, 어드레스 기간에서의 어드레스 방전은 균일하고, 안정적으로 수행된다. First, since the voltage level of the bias voltage applied from the application of the falling pulse in the reset period is varied according to the temperature of the panel, only an appropriate amount of negative wall charges remain near the scan electrodes at the end of the reset period, so that the address discharge in the address period Is uniform and stable.

둘째, 하강펄스의 인가기간을 서서히 하강하는 제1 기간과, 급격히 하강하여 제1 전압(Vscl)을 유지하는 제2 기간으로 나눔으로써, 주사전극 부근의 벽전하를 적정량으로 소거하게 되어, 어드레스 방전이 또한 안정적으로 수행된다.Second, by dividing the application period of the falling pulse into a first period of gradually falling and a second period of rapidly falling to maintain the first voltage (Vscl), the wall charge near the scanning electrode is erased in an appropriate amount, so that the address discharge This is also done stably.

셋째, 선택적 리셋 구동방법을 채용함으로써, 리셋 기간이 단축되며, 단축된 기간 만큼 어드레스 기간 또는 유지 기간으로 더 할당할 수 있어, 고화질의 플라즈마 디스플레이 패널의 구동이 가능하다. Third, by adopting the selective reset driving method, the reset period is shortened, and can be further allocated to the address period or the sustain period by the shortened period, thereby enabling the driving of the plasma display panel of high quality.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (7)

복수개의 전극들이 교차하는 영역에서 방전셀들이 정의되고, 화상을 표시하는 단위 프레임이 복수개의 서브필드들로 나뉘어, 각 서브필드는 전체 방전셀들을 초기화하는 리셋 기간, 상기 전체 방전셀들 중 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지기간으로 나뉘는 플라즈마 디스플레이 패널의 구동방법에 있어서,Discharge cells are defined in an area where a plurality of electrodes cross each other, and a unit frame displaying an image is divided into a plurality of subfields, and each subfield must be turned on during a reset period for initializing all discharge cells. A driving method of a plasma display panel divided into an address period for distinguishing a cell to be turned on and a cell not to be turned on, and a sustain period for performing sustain discharge according to a gray scale weight assigned to each subfield in a discharge cell selected as a cell to be turned on, 상기 리셋 기간에서, 상기 복수개의 전극들 중 제1 전극에는 하강펄스가 인가되고, 상기 제1 전극과 나란히 연장되는 제2 전극에는 상기 하강펄스 인가시부터 바이어스 전압이 인가되며, 상기 제1 전극에 하강펄스가 인가되는 동안 상기 제2 전극에 인가되는 바이어스 전압의 전위레벨은 상기 패널의 온도가 높아질수록 높게 인가되고, 상기 패널의 온도가 낮아질수록 낮게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the reset period, a falling pulse is applied to a first electrode of the plurality of electrodes, a bias voltage is applied to the second electrode extending in parallel with the first electrode from the time of applying the falling pulse, and to the first electrode. The potential level of the bias voltage applied to the second electrode while the falling pulse is applied is higher as the temperature of the panel is increased and lower as the temperature of the panel is lower. . 삭제delete 제1항에 있어서,The method of claim 1, 상기 바이어스 전압의 전위레벨은, 상기 패널의 온도를 복수개의 온도 구간 으로 나누어, 상기 온도 구간의 온도가 높을수록, 상기 바이어스 전압의 전위레벨이 높아지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. The potential level of the bias voltage is divided into a plurality of temperature sections of the panel temperature, the higher the temperature in the temperature section, the higher the potential level of the bias voltage, characterized in that the driving method of the plasma display panel. 제1항에 있어서, The method of claim 1, 상기 어드레스 기간에서, 상기 제1 전극에 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스를 인가하고, 상기 제1 전극에 교차하여 연장되는 제3 전극에 상기 주사펄스에 맞춰 하이레벨을 갖는 표시 데이터 신호를 인가하고, 상기 제2 전극에 상기 가변하는 바이어스 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. In the address period, a display pulse having a high level while maintaining a high level to the first electrode and sequentially applying a scanning pulse having a low level, and having a high level in accordance with the scanning pulse to a third electrode extending across the first electrode. And applying a data signal and applying the variable bias voltage to the second electrode. 제1항에 있어서, The method of claim 1, 상기 유지 기간에서, 상기 제1 전극 및 제2 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 교호하게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And in the sustain period, sustain pulses alternately having high and low levels are alternately applied to the first electrode and the second electrode. 제4항에 있어서, The method of claim 4, wherein 상기 하강펄스의 인가 기간은 서서히 하강하는 제1 기간과, 급격히 하강하여 제1 전압을 유지하는 제2 기간으로 나뉘는 플라즈마 디스플레이 패널의 구동방법.And a period in which the falling pulse is applied is divided into a first period of gradually falling and a second period of rapidly falling to maintain the first voltage. 제6항에 있어서, The method of claim 6, 상기 주사펄스의 로우레벨은 상기 제1 전압과 동일한 것을 특징으로 하는 플르자므 디스플레이 패널의 구동방법.And a low level of the scan pulse is the same as that of the first voltage.
KR1020050108937A 2005-11-15 2005-11-15 Method for driving plasma display panel KR100719578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108937A KR100719578B1 (en) 2005-11-15 2005-11-15 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108937A KR100719578B1 (en) 2005-11-15 2005-11-15 Method for driving plasma display panel

Publications (1)

Publication Number Publication Date
KR100719578B1 true KR100719578B1 (en) 2007-05-17

Family

ID=38277546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108937A KR100719578B1 (en) 2005-11-15 2005-11-15 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100719578B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083199A (en) * 2002-04-19 2003-10-30 엘지전자 주식회사 Method for driving plasma display panel
KR20050012467A (en) * 2003-07-25 2005-02-02 엘지전자 주식회사 Method and apparatus for driving plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083199A (en) * 2002-04-19 2003-10-30 엘지전자 주식회사 Method for driving plasma display panel
KR20050012467A (en) * 2003-07-25 2005-02-02 엘지전자 주식회사 Method and apparatus for driving plasma display panel

Similar Documents

Publication Publication Date Title
JP4719462B2 (en) Driving method and driving apparatus for plasma display panel
KR100570970B1 (en) Driving method of plasma display panel
US7710354B2 (en) Plasma display apparatus and driving method thereof
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100608886B1 (en) Method and apparatus for driving plasma display panel
KR100738223B1 (en) Plasma Display Apparatus and Driving Method therof
KR100719578B1 (en) Method for driving plasma display panel
KR100844834B1 (en) Driving method for plasma display apparatus
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR100787445B1 (en) Driving method of plasma display panel
KR100719579B1 (en) Method for driving plasma display panel
KR100719576B1 (en) Method for driving plasma display panel
KR100719597B1 (en) Driving method of plasma display panel
KR20070048935A (en) Method for driving plasma display panel
KR20070051425A (en) Method for driving plasma display panel
KR100692811B1 (en) Method and apparatus for driving plasma display panel
KR100659110B1 (en) Driving method of plasma display panel
KR100573166B1 (en) Driving method of plasma display panel
KR20070027052A (en) Plasma display apparatus and driving method thereof
KR100645792B1 (en) Driving Apparatus of Plasma Display Panel
KR20060093859A (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR20080008690A (en) Plasma display apparatus and driving method there of
KR100615271B1 (en) Driving method of plasma display panel
KR100626086B1 (en) Method for driving plasma display panel and plasma display apparatus using the same
KR100786106B1 (en) Apparatus and method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee