KR100764665B1 - Plasma display device and driving method - Google Patents
Plasma display device and driving method Download PDFInfo
- Publication number
- KR100764665B1 KR100764665B1 KR1020060045730A KR20060045730A KR100764665B1 KR 100764665 B1 KR100764665 B1 KR 100764665B1 KR 1020060045730 A KR1020060045730 A KR 1020060045730A KR 20060045730 A KR20060045730 A KR 20060045730A KR 100764665 B1 KR100764665 B1 KR 100764665B1
- Authority
- KR
- South Korea
- Prior art keywords
- sustain
- period
- scan
- electrode
- driver
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
도 1은 종래 플라즈마 디스플레이 패널의 구동 파형도, 1 is a driving waveform diagram of a conventional plasma display panel;
도 2는 본 발명의 플라즈마 디스플레이 패널의 구조도, 2 is a structural diagram of a plasma display panel of the present invention;
도 3은 본 발명의 패널을 구동하는 구동부의 배치도, 3 is a layout view of a driving unit for driving a panel of the present invention;
도 4는 본 발명의 스캔구동부의 일부 구성도, 4 is a partial configuration diagram of the scan driver of the present invention;
도 5는 본 발명의 서스테인 구동부의 일부 구성도, 5 is a partial configuration diagram of a sustain drive unit of the present invention;
도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.6 is a driving waveform diagram of a plasma display panel according to the present invention.
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 특히, 리셋기간동안 인가되는 셋다운 신호의 하강 종료레벨이 온도에 따라 가변되는 것에 대응하여 서스테인 바이어스 전압의 인가시점이 가변되도록 셋다운 기간의 일부 구간동안 플로 팅 제어를 수행하는 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것이다. BACKGROUND OF THE
플라즈마 디스플레이 장치는 격벽이 형성된 배면기판 및 이와 대향되는 전면기판 사이에 방전셀이 형성되고, 각 방전셀 내부의 불활성 가스가 고주파 전압에 의해 방전될 때 발생하는 진공 자외선이 형광체를 발광시킴으로써 영상을 구현하는바, 전면기판에 형성된 스캔전극 및 서스테인 전극에 인가되는 종래 구동신호의 파형을 도 1을 참조하여 설명하면 다음과 같다. In the plasma display device, a discharge cell is formed between a rear substrate on which a partition wall is formed and a front substrate opposite thereto, and an image of a vacuum ultraviolet light generated when an inert gas inside each discharge cell is discharged by a high frequency voltage emits a phosphor. The waveform of the conventional driving signal applied to the scan electrode and the sustain electrode formed on the front substrate will be described with reference to FIG. 1 as follows.
플라즈마 디스플레이 패널은 하나의 프레임을 복수의 서브필드로 구분하여 계조를 표현하며, 각 서브필드(SF)는 방전셀 내부의 전하를 초기화시키는 리셋기간(RP), 방전셀을 선택하는 어드레스 기간(AP) 및 화상을 표시하는 서스테인 기간(SP)으로 구분되고, 상기 리셋기간(RP)은 다시 셋업기간(SU)과 셋다운 기간(SD)으로 구분된다. The plasma display panel expresses grayscale by dividing one frame into a plurality of subfields, and each subfield SF includes a reset period RP for initializing charge in the discharge cell and an address period AP for selecting the discharge cell. ) And a sustain period SP for displaying an image, and the reset period RP is further divided into a setup period SU and a set down period SD.
이때, 스캔전극(Y)으로 셋업기간(SU)동안 공급되는 신호를 셋업신호라 하고, 셋다운기간(SD)동안 공급되는 신호를 셋다운신호라 하는데, 특히 셋다운 신호의 경우 패널이 동작하는 온도환경에 따라 하강하는 속도가 변화한다는 문제점이 있다. In this case, a signal supplied to the scan electrode Y during the setup period SU is called a setup signal, and a signal supplied during the set down period SD is called a set down signal. As a result, there is a problem that the speed of descending changes.
만약, 패널이 정상온도에서 동작될 경우, 셋다운 신호는 도 1의 ①과 같이 하강되나, 패널이 50도를 넘는 고온에서 동작될 경우 셋다운 신호는 하강속도가 감소됨에 따라 ②와 같이 하강 완료지점이 당겨지게 된다. 이러한 고온환경에서의 셋다운 신호의 변화는 방전셀 내부의 벽전하 손실양과 동작 여건이 변화되는 것에 그 원인이 있는 것으로 분석된다. If the panel is operated at normal temperature, the setdown signal is lowered as in ① of FIG. 1, but when the panel is operated at a high temperature of more than 50 degrees, the setdown signal is lowered as in ② as the descending speed is decreased. Will be pulled. It is analyzed that the change of the setdown signal in the high temperature environment is caused by the change of the wall charge loss amount and the operating condition in the discharge cell.
즉, 정상온도 환경에서는 ①과 같이 상기 제 1 전압(-Vb1=-Vy+△Vy1)까지 하강하는 셋다운 신호가 공급됨에 반해, 고온 환경에서는 ②와 같이 하강 속도가 작아짐에 따라 제 1 전압보다 높은 제 2 전압(-Vb2=-Vy+△Vy2)까지 하강하게 된다. That is, in a normal temperature environment, a setdown signal falling down to the first voltage (-Vb1 = -Vy + ΔVy1) is supplied as in ①, whereas in a high temperature environment, as the falling speed is smaller as in ②, The voltage drops to two voltages (-Vb2 = -Vy + ΔVy2).
이후, 스캔전극(Y)은 스캔 바이어스 전압 (Vyb)까지 상승되고, 서스테인 전극(Z)은 서스테인 바이어스 전압(Vzb)까지 상승된다. Thereafter, the scan electrode Y is raised to the scan bias voltage Vyb, and the sustain electrode Z is raised to the sustain bias voltage Vzb.
한편, 상기 서스테인 전극(Z)의 전압이 서스테인 바이어스 전압(Vzb)까지 상승되는 시점은 정상온도 환경일 때 상기 스캔전극(Y)의 전압이 상승하는 시점과 동기를 이루도록 설정되는바, 고온환경에서 셋다운 신호가 ②와 같이 먼저 하강 완료된 때에는 소정의 시간(T)이 경과된 후에야 비로소 서스테인 전극(Z)의 전압레벨이 상승된다는 문제점이 있었다. On the other hand, the time when the voltage of the sustain electrode (Z) is raised to the sustain bias voltage (Vzb) is set to be synchronized with the time when the voltage of the scan electrode (Y) in the normal temperature environment, bar temperature When the setdown signal is first lowered as shown in ②, there is a problem that the voltage level of the sustain electrode Z does not increase until a predetermined time T has elapsed.
즉, 고온환경에서는 셋다운 신호의 하강 완료시점이 앞당겨지므로 스캔전극(Y)의 전압이 ②의 시점에서 상승되고, 서스테인 전극(Z)에서는 설정된 바대로 ①의 시점에서 상승되므로, 동기가 이루어지지 않는 소정의 시간(T)동안 스캔전극과 서스테인 전극의 전압차로 인해 원치 않는 방전이 발생될 우려가 있고, 이로 인한 화질 저하가 문제된다.That is, in the high temperature environment, the falling completion point of the set-down signal is advanced, so that the voltage of the scan electrode Y is increased at the time of ②, and is increased at the time of ① as set in the sustain electrode Z, so that synchronization is not performed. Undesirable discharge may occur due to the voltage difference between the scan electrode and the sustain electrode for a predetermined time T, resulting in a problem of deterioration in image quality.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 플라즈마 디스플레이 패널이 구동되는 환경에서의 온도에 따라 셋다운 신호가 하강 완료되는 전압레벨이 가변되는 경우, 이에 대응하여 서스테인 전극으로 정극성의 서스테인 바이어스 전압이 인가되는 시점이 동기되도록 셋다운 기간동안 플로팅을 수행하는 서스테인 구동부가 구비된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다. The present invention has been made to solve the above-mentioned problems of the prior art, and when the voltage level at which the set-down signal is lowered is changed according to the temperature in the environment in which the plasma display panel is driven, the corresponding sustain electrode is used as a positive electrode. It is an object of the present invention to provide a plasma display device having a sustain driver that performs floating during a set down period so that a timing of applying a sustain bias voltage is synchronized.
상기한 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 장치는 셋업기간 및 셋다운 기간으로 이루어지는 리셋기간, 어드레스 기간 및 서스테인 기간동안 스캔 전극으로 구동신호를 공급하는 스캔 구동부 및; 상기 리셋기간, 어드레스 기간 및 서스테인 기간동안 서스테인 전극으로 구동신호를 공급하는 서스테인 구동부를 포함하고, 상기 서스테인 구동부는 그라운드와 연결된 제 1 스위치 및 정극성의 서스테인 바이어스 전압이 인가되도록 하는 제 2 스위치를 포함하고, 상기 셋다운 기간동안 상기 서스테인 전극이 플로팅 상태를 유지하도록 상기 제 1 및 제 2 스위치를 오프시킨다. The plasma display device of the present invention for solving the above problems is a scan driver for supplying a drive signal to the scan electrode during the reset period, the address period and the sustain period consisting of a setup period and a set-down period; A sustain driver for supplying a drive signal to the sustain electrode during the reset period, the address period, and the sustain period, the sustain driver including a first switch connected to ground and a second switch for applying a positive sustain bias voltage; Turn off the first and second switches so that the sustain electrode remains floating during the set down period.
이때, 상기 서스테인 구동부에서 제 1 및 제 2 스위치를 오프시키는 구간은 상기 셋다운 기간의 초기 5% 구간을 제외한 나머지 구간이다.In this case, the period in which the first and second switches are turned off by the sustain driver is the remaining period except the initial 5% of the set-down period.
상기 스캔 구동부는 상기 셋다운 기간동안 방전셀 내 소거 방전을 위해 점진적으로 하강하는 셋다운 신호를 상기 스캔 전극으로 공급하며, 상기 셋다운 신호가 하강 완료되는 시점은 온도에 따라 가변된다. 또한, 상기 셋다운 신호가 하강 완료된 직후 상기 스캔 전극은 스캔 바이어스 전압레벨로 상승된다. The scan driver supplies a set down signal that gradually descends for erase discharge in a discharge cell to the scan electrode during the set down period, and a time point at which the set down signal is completed to fall varies with temperature. In addition, the scan electrode is raised to the scan bias voltage level immediately after the set down signal is completed.
상기 서스테인 구동부는 상기 어드레스 기간이 개시됨과 동시에 상기 서스테 인 전극이 서스테인 바이어스 전압레벨로 상승하도록 상기 제 2 스위치를 도통시킨다. The sustain driver causes the second switch to conduct so that the sustain electrode rises to the sustain bias voltage level at the same time as the address period starts.
즉, 상기 셋다운 기간동안 스캔전극으로 공급된 셋다운 신호가 하강 완료된 후 스캔 바이어스 전압으로 상승되는 시점에 플로팅 상태였던 서스테인 전극의 전압레벨이 상기 스캔전극의 전압상승과 동반되어 1차적으로 상승되고, 상기 어드레스 기간이 개시되는 시점에 상기 서스테인 전극의 전압레벨이 2차적으로 상승된다.That is, at the time when the setdown signal supplied to the scan electrode is lowered to the scan bias voltage during the setdown period, the voltage level of the sustain electrode, which is in the floating state, is first increased with the increase of the voltage of the scan electrode. At the beginning of the address period, the voltage level of the sustain electrode rises secondary.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구조 및 구동파형을 살펴보기로 한다. Hereinafter, a structure and a driving waveform of the plasma display panel according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 패널(P) 구조를 설명하기 위한 도면으로서, 패널은 전면기판(A)과 배면기판(B)이 합체되어 형성된다.2 is a view for explaining the structure of the panel (P) of the present invention, the panel is formed by combining the front substrate (A) and the back substrate (B).
전면기판(A)에는 스캔 전극(1) 및 서스테인 전극(2)이 형성되고, 배면기판(B)에는 어드레스 전극(6)이 형성되며, 스캔 전극과 서스테인 전극 및 어드레스 전극(6)은 셀 내에서 교차된다.The
상기 스캔 전극(1) 및 서스테인 전극(2)은 각각 투명 전극(1b, 2b) 및 버스전극(1a, 2a)로 구성되며, 투명전극은 ITO(Indium Tin Oxide)라 불리는 미량의 산화 주석과 산화 인듐으로 이루어져 투과율이 높아 셀 내부에서 발생된 빛이 외부로 방출되도록 한다. 또한, 투명전극의 면저항을 낮추기 위해서 버스 전극(1a, 2a)이 구비된다. The
스캔 전극(1) 및 서스테인 전극(2) 상에는 유전체층(3)이 형성되고, 유전체 층(3)을 보호하기 위한 보호막(4)도 형성 가능하다. The
어드레스 전극(6) 상에도 유전체층(8)이 형성되고, 유전체층 상에는 방전셀을 가로/세로방향으로 구획하는 격벽(7) 및, 상기 유전체층(8)과 격벽(7)상에 도포된 R,G,B 형광체(9)가 형성된다.A
이때, 본 발명에 의한 플라즈마 디스플레이 패널은 도 2에 의해 한정되지 아니한다. In this case, the plasma display panel according to the present invention is not limited to FIG. 2.
예컨대, 스캔전극(1) 및 서스테인 전극(2)은 각각 ITO로 이루어진 투명전극(1b,2b)을 포함하지 않고, 버스전극(1a, 2a)만을 포함하는 ITO-less 구조일 수도 있으며, 도시되지는 않았으나 전면기판(A)에 블랙 매트릭스(BM)가 일체형으로 형성되어 있는 일체형 BM 구조일 수도 있다. For example, the
또한, 스캔전극(1) 및 서스테인 전극(2)은 각각 2 이상의 전극라인을 포함하여 구성될 수도 있으며, 그 이외의 전극을 더 포함할 수도 있다.In addition, the
그리고, 배면기판(B)에 형성된 격벽의 구조는 도 2에서 방전셀을 폐쇄시키는 구조인 클로즈 타입(Close Type)을 나타내고 있으나, 이에 한정되지 않고 어느 한 방향의 격벽이 생략된 구조인 스트라이프 타입(Stripe Type)일 수 있고, 세로격벽(7) 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 타입일 수도 있다.In addition, the structure of the barrier rib formed on the back substrate B is shown in FIG. 2, but it is a close type (close type), which is a structure in which the discharge cells are closed. Stripe Type), or may be a fishbone type having a protrusion formed on the vertical partition wall 7 at a predetermined distance.
도 3는 상기 패널(P)에 형성된 전극으로 구동신호를 인가하는 데이터 구동부(12), 스캔 구동부(13), 그리고 서스테인 구동부(14)에 관한 도면이다. 3 is a diagram illustrating a
도 3를 참조하면, 패널에 형성된 어드레스 전극(X1 내지 Xm)에 데이터를 공 급하기 위한 데이터 구동부(12)와, 스캔전극(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(13)와, 서스테인 전극(Z)을 구동하기 위한 서스테인 구동부(14)와, 각 구동부(12, 13, 14)에서의 스위치 타이밍을 제어하기 위한 타이밍 콘트롤러(11)가 구비된다. Referring to FIG. 3, a
상기 데이터 구동부(12)는 온셀 및 오프셀 선택을 위한 데이터 펄스를 어드레스 전극(X1 내지 Xm)으로 공급한다. The
이때, 도 3에서는 어드레스 전극(X1 내지 Xm)이 비분할되어 싱글스캔 방식으로 구동되는 구조를 예시하였으나, 이에 한정되지 않고 본 발명의 어드레스 전극은 2이상으로 분할되어 각각의 분할된 어드레스 전극그룹과 교차되는 제 1 스캔전극라인(Y1 내지 Ym), 제 2 스캔전극라인(Yn-m 내지 Yn)으로 구동신호를 인가하는 듀얼스캔 방식도 가능함을 명시한다. 3 illustrates a structure in which the address electrodes X1 to Xm are non-divided to be driven in a single scan method, but the present invention is not limited thereto. The address electrodes of the present invention may be divided into two or more divided address electrode groups, and It is specified that a dual scan method in which a driving signal is applied to the first scan electrode lines Y1 to Ym and the second scan electrode lines Yn-m to Yn that cross each other is also possible.
또한, 어드레스 전극(X1 내지 Xm)을 홀수번째 어드레스 전극(X1,X3,..,Xm-1)그룹과 짝수번째 어드레스전극(X2,X4,...,Xm)그룹으로 분할하여, 각각 그룹으로 구동신호를 인가하는 2 이상의 데이터 구동부를 구비하는 구조도 가능하다.Further, the address electrodes X1 to Xm are divided into odd-numbered address electrodes X1, X3, ..., Xm-1 and even-numbered address electrodes X2, X4, ..., Xm. Therefore, a structure including two or more data drivers for applying a drive signal is also possible.
스캔 구동부(13)는 타이밍 콘트롤러(11)의 제어 하에 리셋기간에는 점진적으로 상승하는 셋업신호 및 점진적으로 하강하는 셋다운 신호를 공급하고, 어드레스기간(AP)에 데이터가 공급되는 스캔라인을 선택하기 위하여 스캔펄스를 스캔전극(Y1 내지 Yn)에 순차적으로 공급한 다음, 선택된 온셀들 내에서 방전이 유지되도록 서스테인 기간(SP)동안 서스테인 펄스를 공급한다. The
서스테인 구동부(14)는 서스테인 기간(SP) 동안 스캔구동부(13)와 교대로 동 작하여 서스테인 펄스를 서스테인 전극에 공급한다. The
또한, 타이밍 콘트롤러(11)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(12, 13, 14)에 필요한 타이밍 제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(12, 13, 14)에 공급함으로써 각 구동부를 제어한다. In addition, the
데이터 구동부(12)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. The timing control signal CTRX supplied to the
또한, 스캔 구동부(13) 및 서스테인 구동부(14)에 인가되는 타이밍 제어신호(CTRY, CTRZ)에는 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. In addition, the timing control signals CTRY and CTRZ applied to the
여기서, 도 4를 참조하여 스캔전극(Y1~Yn)으로 구동신호를 공급하는 스캔 구동부(13)의 구성을 살펴보면, 스캔 구동부는 리셋기간(RP)동안 셋업신호를 인가하는 셋업신호 인가부(미도시)와 셋다운 신호를 인가하는 셋다운신호 인가부(133), 어드레스 기간(AP)동안 스캔펄스를 인가하는 스캔신호 인가부(131), 그리고 서스테인 기간(SP)동안 서스테인 펄스를 인가하는 서스테인신호 인가부(미도시)를 포함하여 구성된다. Here, referring to FIG. 4, the configuration of the
이때, 도 4에 도시된 스캔신호 인가부(131)는 스캔 바이어스 전압(Vyb)까지 상승하도록 스캔전압(Vsc)을 공급하는 스캔전압원과 연결된 제 1 스위치(Q1)와, 스캔 전극과 연결된 스캔 IC(132)와, 스캔 바이어스 전압레벨에서 부극성의 제 3 전 압(-Vy)까지 하강되도록 하는 스위치(Q2)를 포함하여 구성된다. In this case, the scan
여기서, 상기 스캔 IC(132)는 푸쉬풀 형태로 접속되어 그 사이의 출력 노드를 통하여 스캔전극(Y)에 접속된 하이 스위치 및 로우 스위치로 구성되며, 스캔 IC(132)와 제 2 스위치(Q2)사이의 노드를 제 1 노드(n1)라 하겠다. Here, the scan IC 132 is composed of a high switch and a low switch connected in a push-pull form and connected to the scan electrode Y through an output node therebetween, and the scan IC 132 and the second switch Q2. The nodes between the nodes are called first nodes n1.
또한, 셋다운신호 인가부(133)는 셋다운 기간(SD)동안 턴 온되어 소정의 기울기로 제 3 전압(-Vy)까지 하강하는 전압을 공급하는 제 3 스위치(Q3)가 제 1 노드(n1)에 연결되고, 제 3 전압(-Vy)보다 △Vy만큼 높은 제 1 전압(-Vb)에서 셋다운 신호의 하강이 종료되도록 하는 비교기(134) 등의 소자를 포함하여 구성된다. In addition, the set-down
더욱 상세하게, 제 3 스위치(Q3)과 병렬 연결되는 제 1 및 제 2 분압저항(R1,R2)은 비교기(134)의 반전 단자(-)를 중심으로 연결되고, 기준전압(Vcc)를 분배하기 위한 제 3 및 제 4 분압저항(R3,R4)은 비교기의 비반전 단자(+)를 중심으로 연결된다. 이에 따라 상기 비교기(134)는 상기 제 3 전압(-Vy)보다 △Vy만큼 높은 전압(-Vb)에서 셋다운 신호가 하강 완료되도록 하며, 이는 도 6을 참조하여 보다 상세하게 후술하도록 하겠다. In more detail, the first and second voltage divider resistors R1 and R2 connected in parallel with the third switch Q3 are connected about the inverting terminal (-) of the
한편, 도 5를 참조하여 서스테인 전극(Z)으로 구동신호를 공급하는 서스테인 구동부(14)의 구성을 살펴보면, 서스테인 바이어스 전압(Vzb)까지 상승되도록 하는 스위치(Q11)와, 그라운드 레벨까지 하강되도록 하는 스위치(Q22)를 포함하여 구성되고, 서스테인 기간(SP)동안 스캔전극과 상보적으로 상승 및 하강되는 서스테인 신호를 인가하는 서스테인 신호 인가부(142)로 구성된다. 또한, 서스테인 신호 인가부(142)는 패널로부터 에너지를 회수 및 공급하는 에너지 회수부(141)와 연결된 다. Meanwhile, referring to FIG. 5, the configuration of the sustain
도 4 및 도 5에 도시된 스캔 구동부(13) 및 서스테인 구동부(14)에서 공급하는 구동신호의 파형을 도 6을 참조하여 상세히 설명하기로 한다. 특히, 본 발명은 온도에 따라 변화하는 셋다운 신호에 의한 문제점을 개선하기 위하여 서스테인 구동부(14)의 스위치 제어를 통해 셋다운 기간(SD)동안 플로팅(floating) 제어를 수행하는 점이 특징이다.Waveforms of the driving signals supplied from the
먼저, 리셋기간(R)은 스캔전극으로 점진적으로 상승하는 셋업신호가 인가되는 셋업기간(SU) 및 점진적으로 하강하는 셋다운 신호가 인가되는 셋다운기간(SD)으로 이루어지며, 셋업기간(SU)에는 모든 스캔전극(Y)에 리셋전압까지 점진적으로 상승하는 셋업신호가 인가되며, 상기 셋업신호에 의해 셋업방전이 발생되면서 내부에는 벽전하가 서서히 축적된다. First, the reset period R is composed of a setup period SU in which a gradually rising setup signal is applied to the scan electrode and a set down period SD in which a gradually falling setdown signal is applied, and in the setup period SU. A setup signal that gradually rises to a reset voltage is applied to all the scan electrodes Y, and wall charges gradually accumulate therein as a setup discharge is generated by the setup signal.
이때, 서스테인 구동부(14)는 셋업기간(SU)동안 그라운드와 연결된 스위치(Q22)을 도통시켜 서스테인 전극이 그라운드 레벨을 유지하도록 한다. At this time, the sustain
또한, 셋다운기간(SD)에는 제 3 전압(-Vy)보다 △Vy만큼 높은 전압(-Vb)까지 점진적으로 하강하는 셋다운 신호가 스캔전극에 인가되어 방전셀 내에는 어드레스 방전에 불필요한 과도 벽전하들이 소거된다.In addition, in the setdown period SD, a setdown signal that gradually decreases to a voltage (-Vb) higher by ΔVy than the third voltage (-Vy) is applied to the scan electrode, so that excessive wall charges unnecessary for address discharge are discharged in the discharge cell. Erased.
그러나, 종래 문제점에서 설명한 바와 같이 셋다운 기간(SD)동안 스캔 전극(Y)으로 인가되는 셋다운 신호가 하강 완료되는 전압레벨 및 하강 완료시점이 온도환경에 따라 가변적이므로 스캔 바이어스 전압(Vyb)까지 상승하는 시점 역시 가변적이며, 본 발명에서는 상기 스캔 바이어스 전압(Vyb)까지의 상승 시점과 동기되 어 서스테인 전극(Z)도 서스테인 바이어스 전압(Vzb)까지 상승되도록 셋다운 기간(SD)동안 플로팅 제어를 수행한다. However, as described in the related art, since the set-down signal applied to the scan electrode Y during the set-down period SD is lowered and the completion level of the set-down signal varies depending on the temperature environment, the set-down signal increases to the scan bias voltage Vyb. The timing is also variable. In the present invention, the floating control is performed during the set-down period SD so that the sustain electrode Z is also raised to the sustain bias voltage Vzb in synchronization with the rising time to the scan bias voltage Vyb.
즉, 상기 서스테인 구동부(14)는 셋다운 기간(SD)동안 상기 그라운드와 연결된 스위치(Q22)를 오프시키는 동시에, 서스테인 바이어스 전압원(Vzb)과 연결된 스위치(Q11)를 함께 오프시킴으로써 상기 서스테인 전극이 플로팅 상태를 유지하도록 한다. That is, the sustain
이로써 서스테인 전극(Z)은 서스테인 구동부(14)에서 공급된 구동신호에 의해 전압레벨이 변화되는 것이 아니라, 방전셀 내부의 전하상태 및 이와 마주보는 스캔전극(Y) 또는 어드레스 전극(X)으로 공급된 구동신호에 의해 전압레벨이 변화되게 된다. 이와 같이 플로팅 상태가 유지되는 구간을 플로팅 구간(T1)이라 하겠다. As a result, the sustain electrode Z is not changed in voltage level by the driving signal supplied from the sustain
이와 같이 본 발명에 의한 서스테인 구동부(14)에서는 셋다운 기간(SD)동안 플로팅 제어를 수행함으로써 스캔전극의 전압레벨이 상승하는 시점이 어드레스 기간(AP)이전이더라도 상기 스캔전극의 전압레벨을 따라 서스테인 전극(Z)의 전압도 소정의 전압레벨(Vza)까지 동반 상승되도록 한다. As described above, the sustain
이후, 어드레스 기간(AP)이 개시됨에 따라 서스테인 구동부(14)에서 서스테인 바이어스 전압(Vzb)을 인가하는 스위치(Q11)가 도통되며, 이로써 서스테인 전극의 전압레벨은 플로팅 제어에 의해 1차적으로 상승한 전압(Vza)에서 서스테인 바이어스 전압(Vzb)까지 추가적으로 상승하게 된다. Thereafter, as the address period AP is started, the switch Q11 for applying the sustain bias voltage Vzb is turned on in the sustain
또한, 스캔 바이어스 전압(Vyb)으로부터 부극성의 전압(-Vy)까지 낮아지는 스캔펄스가 스캔전극(Y)으로 순차 인가되며, 이와 동시에 어드레스 전극(X)으로 데이터 펄스가 인가되어, 상기 스캔펄스 및 데이터펄스의 전압차에 의해 어드레스 방전이 발생되어 방전셀이 선택된다.In addition, scan pulses lowering from the scan bias voltage Vyb to the negative voltage −Vy are sequentially applied to the scan electrode Y, and at the same time, a data pulse is applied to the address electrode X, whereby the scan pulse is applied. And the address discharge is generated by the voltage difference of the data pulses, and the discharge cells are selected.
즉, 도 6에 도시된 바와 같이 서스테인 전극(Z)의 전압레벨은 그라운드에서 서스테인 바이어스 전압레벨(Vzb)까지 한번에 상승하는 것이 아니라, 셋다운 기간(SD)동안 스캔전극(Y)의 전압 상승에 동반하여 1차적으로 상승한 후, 어드레스 기간(AP)이 개시됨에 따라 2차적으로 상승된다.That is, as shown in FIG. 6, the voltage level of the sustain electrode Z does not increase from the ground to the sustain bias voltage level Vzb at once, but is accompanied by a rise in the voltage of the scan electrode Y during the set-down period SD. After the first rise, the second rise as the address period AP starts.
이러한 본 발명의 플로팅 제어는 패널이 구동되는 온도를 감지하여 선택적으로 적용할 수 있다. 즉, 정상온도 범위일 때는 상기 플로팅 제어를 수행하지 않으며, 정상온도 범위를 초과한 경우에만 플로팅 제어를 수행하는 것이다. The floating control of the present invention can be selectively applied by sensing the temperature at which the panel is driven. That is, the floating control is not performed in the normal temperature range, and the floating control is performed only when the normal temperature range is exceeded.
마찬가지로, 본 발명의 플로팅 제어는 하나의 프레임을 구성하는 매 서브필드에서 적용될 수도 있고, 그 중 적어도 하나의 서브필드에서 선택적으로 적용될 수 있다. Similarly, the floating control of the present invention may be applied in every subfield constituting one frame, and selectively applied in at least one of the subfields.
이러한 플로팅 제어가 수행되는 구간(T1)을 살펴보면, 서스테인 구동부(14)는 스캔전극(Y)의 전압이 스캔 바이어스 전압(Vyb)까지 상승하는 시점 이전에 플로팅 제어를 수행하는바, 이는 셋다운 기간(SD)의 전구간을 100%로 볼 때 초기 5% 이후의 구간(T1) 이내가 될 것이다. 그 이유는 온도에 따라 △Vy가 가변됨에 따라 변화하는 셋다운 신호가 하강 완료되는 시점이 셋다운 기간의 초기 5% 이후의 구간(T1)이내에 존재하기 때문이다. Referring to the section T1 in which the floating control is performed, the sustain
보다 바람직하게, 플로팅 구간(T1)은 셋다운 기간(SD)의 개시시점을 기준으 로 50% 이후의 구간이 될 수 있다. 또한, 셋다운 기간(SD)의 종료시점을 기준으로 5% 내지 30% 이내의 구간동안 플로팅 제어가 이루어질 수 있다. More preferably, the floating section T1 may be a section after 50% of the starting point of the set-down period SD. In addition, the floating control may be performed for a period within 5% to 30% based on the end of the set-down period SD.
이와 같이 설정되는 플로팅 구간(T1)동안 서스테인 전극이 플로팅 상태를 유지함으로써 본 발명의 플라즈마 디스플레이 패널에서는 온도환경에 의해 셋다운 신호의 기울기가 변화하더라도 이로 인해 스캔전극과 서스테인 전극 사이에서 오방전이 발생되지 않아, 화질을 개선시킬 수 있게 된다.Since the sustain electrode maintains the floating state during the floating period T1 set as described above, even if the slope of the setdown signal is changed by the temperature environment, no false discharge occurs between the scan electrode and the sustain electrode. As a result, image quality can be improved.
이후, 서스테인 기간(SP)에는 스캔전극(Y)과 서스테인전극(Z)간 전압차가 서스테인 전압(Vs)이 되도록 하는 서스테인 펄스(SUSP)가 교대로 인가되며, 이로 인해 서스테인 방전이 발생되어 빛이 표시된다. Subsequently, in the sustain period SP, a sustain pulse SUSP is alternately applied such that the voltage difference between the scan electrode Y and the sustain electrode Z becomes the sustain voltage Vs. As a result, a sustain discharge is generated to generate light. Is displayed.
한편, 본 발명의 실시예에 따른 구동 파형은 도 6에 도시된 파형에 한정되는 것이 아니라, 다양하게 변형될 수 있다. Meanwhile, the driving waveform according to the embodiment of the present invention is not limited to the waveform shown in FIG. 6, but may be variously modified.
예컨대, 리셋 기간(RP)은 하나의 프레임을 구성하는 복수개의 서브필드 중 적어도 하나의 서브필드에서 생략될 수 있고, 최초 서브필드에서만 리셋 기간이 존재할 수도 있다. For example, the reset period RP may be omitted in at least one subfield of the plurality of subfields constituting one frame, and the reset period RP may exist only in the first subfield.
또한, 도 6에서 셋업신호의 시작 전압과 셋다운 신호의 시작 전압이 실질적으로 동일한 전압레벨인 것으로 도시되어 있지만, 이는 셋업 시작 전압레벨이 셋다운 시작 전압 레벨에 비해 더 높을 수도 있고, 이와 반대로 더 낮을 수도 있을 것이다.6, the start voltage of the setup signal and the start voltage of the setdown signal are shown to be substantially the same voltage level, which may be higher than the setdown start voltage level and vice versa. There will be.
한편, 상기 셋업신호 또는 셋다운 신호는 점진적으로 상승 또는 하강하는 파형으로서 이는 2개 이상의 기울기를 가지며 단계적으로 상승 및 하강할 수 있다. On the other hand, the setup signal or the set-down signal is a waveform that gradually rises or falls, which may be raised and lowered stepwise with two or more slopes.
그리고, 하나의 프레임을 구성하는 복수개의 서브필드 중 적어도 하나의 서브필드에서는 리셋 기간 이전에 프리리셋(Pre-reset) 기간이 존재하여 벽전하의 충분한 형성을 보조할 수도 있을 것이다. 예컨대, 프리리셋 기간동안 스캔 전극으로 전압값이 점진적으로 감소하는 신호를 인가하는 동안, 서스테인 전극으로는 정극성의 전압을 인가하여 미리 리셋방전을 발생시킬 수 있다. 단, 이러한 프리리셋 기간은 구동 마진(Margin)을 고려하면 최초 서브필드에서만 존재하는 것이 바람직할 것이다. In the at least one subfield of the plurality of subfields constituting one frame, a pre-reset period may exist before the reset period to assist in the formation of sufficient wall charges. For example, while applying a signal in which the voltage value gradually decreases to the scan electrode during the preset period, a reset voltage can be generated in advance by applying a positive voltage to the sustain electrode. However, it is preferable that such a preset period exist only in the first subfield in consideration of the driving margin.
또한, 어느 서브필드의 서스테인 기간이 종료된 후, 다음 서브필드의 리셋기간이 개시되기 전에 방전셀 내의 벽전하 상태를 균일하게 하는 소거펄스가 추가적으로 인가될 수 있다. In addition, after the sustain period of one subfield is finished, an erase pulse for uniformizing the wall charge state in the discharge cell may be additionally applied before the reset period of the next subfield is started.
한편, 서스테인 기간동안 도 6에 도시된 파형 이외에 서스테인 방전을 일으킬 수 있는 다른 신호가 인가될 수도 있다. 결국 스캔전극과 서스테인 전극 사이의 전압차가 서스테인 방전을 일으키는 방전개시전압을 초과하면 되므로, 각 전극에는 서스테인 전압(Vs) 및 그라운드(0V)는 물론, 하프 서스테인 전압(Vs/2) 및 부극성의 하프 서스테인 전압(-Vs/2)이 인가될 수 있고, 어느 하나의 전극에만 정극성의 서스테인 전압(Vs)을 인가하고, 순차적으로 다른 전극에 부극성의 서스테인 전압(-Vs)를 인가할 수 있을 것이다.On the other hand, in addition to the waveform shown in FIG. 6 during the sustain period, other signals that may cause sustain discharge may be applied. As a result, the voltage difference between the scan electrode and the sustain electrode needs to exceed the discharge start voltage causing the sustain discharge. The half sustain voltage (-Vs / 2) may be applied, and the positive sustain voltage (Vs) may be applied to only one electrode, and the negative sustain voltage (-Vs) may be sequentially applied to the other electrode. will be.
이와 같이 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 변경이 가능하며, 본 발명의 기술적 범위는 명세서의 상세한 설 명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다. As described above, those skilled in the art can change the present invention without departing from the technical spirit of the present invention, and the technical scope of the present invention is not limited to the contents described in the detailed description of the specification but is defined by the claims. You will have to lose.
상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 온도에 따라 셋다운 신호가 하강 완료되는 전압레벨 및 하강 완료되는 시점이 가변되는 경우에 대응하여 셋다운 기간동안 서스테인 전극이 플로팅 상태를 유지함으로써 어드레스 기간의 개시 전에도 상기 셋다운 신호의 하강 완료시점과 동기되어 서스테인 전극의 전압을 상승시킨다는 효과가 있다. In the plasma display device according to the present invention configured as described above, the sustain electrode is in a floating state for the set down period in response to the voltage level at which the set-down signal is completed to fall and the time at which the fall is completed to vary according to temperature. Even before the start, the voltage of the sustain electrode is increased in synchronization with the completion time of the falling of the setdown signal.
이를 위해, 회로의 구성을 변화시키지 않으므로 비용 부담이 적고, 상기 스캔전극에서의 전압 상승에 동반하여 서스테인 전극에서의 전압도 상승하므로 서스테인 기간이 아닌 다른 기간동안 오방전을 방지하여 화질을 개선시킬 수 있다. To this end, since the circuit configuration is not changed, the cost is less, and the voltage at the sustain electrode increases with the voltage at the scan electrode, thereby improving the image quality by preventing mis-discharge during a period other than the sustain period. have.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060045730A KR100764665B1 (en) | 2006-05-22 | 2006-05-22 | Plasma display device and driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060045730A KR100764665B1 (en) | 2006-05-22 | 2006-05-22 | Plasma display device and driving method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100764665B1 true KR100764665B1 (en) | 2007-10-08 |
Family
ID=39419506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060045730A KR100764665B1 (en) | 2006-05-22 | 2006-05-22 | Plasma display device and driving method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100764665B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030088536A (en) * | 2002-05-11 | 2003-11-20 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
KR20040043152A (en) * | 2004-05-06 | 2004-05-22 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR20050012467A (en) * | 2003-07-25 | 2005-02-02 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
KR20050041720A (en) * | 2003-10-31 | 2005-05-04 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
KR20050042560A (en) * | 2003-11-03 | 2005-05-10 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR20060001683A (en) * | 2004-06-30 | 2006-01-06 | 엘지전자 주식회사 | Device and method for driving plasma display panel |
KR20060022602A (en) * | 2004-09-07 | 2006-03-10 | 엘지전자 주식회사 | Device and method for driving plasma display panel |
-
2006
- 2006-05-22 KR KR1020060045730A patent/KR100764665B1/en not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030088536A (en) * | 2002-05-11 | 2003-11-20 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
KR20050012467A (en) * | 2003-07-25 | 2005-02-02 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
KR20050041720A (en) * | 2003-10-31 | 2005-05-04 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
KR20050042560A (en) * | 2003-11-03 | 2005-05-10 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR20040043152A (en) * | 2004-05-06 | 2004-05-22 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR20060001683A (en) * | 2004-06-30 | 2006-01-06 | 엘지전자 주식회사 | Device and method for driving plasma display panel |
KR20060022602A (en) * | 2004-09-07 | 2006-03-10 | 엘지전자 주식회사 | Device and method for driving plasma display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100556735B1 (en) | Method and Apparatus for Driving Plasma Display Panel | |
US20080111802A1 (en) | Method and apparatus for driving plasma display panel | |
CN100385483C (en) | Method for driving plasma display panel and apparatus thereof | |
US7321346B2 (en) | Method and apparatus for driving plasma display panel | |
KR100561643B1 (en) | Apparatus for driving plasma display panel | |
KR100525732B1 (en) | Method and Apparatus for Driving Plasma Display Panel | |
JP4253647B2 (en) | Plasma display panel driving apparatus and method | |
EP1655716A1 (en) | Driving method of plasma display panel, and plasma display device | |
EP1768090A1 (en) | Plasma display panel driving | |
KR100764665B1 (en) | Plasma display device and driving method | |
KR100524301B1 (en) | Method and apparatus for driving plasma display panel | |
KR20060001406A (en) | Driving method of plasma display panel | |
KR100508252B1 (en) | Method and Apparatus for Driving Plasma Display Panel Using Selective Erasure | |
KR100508256B1 (en) | Method and Apparatus for Driving Plasma Display Panel | |
US20060001609A1 (en) | Plasma display apparatus and driving method thereof | |
KR100766282B1 (en) | Plasma display panel device | |
KR20060082753A (en) | Driving device and method for plasma display panel | |
KR100489283B1 (en) | Method and Apparatus for Driving Plasma Display Panel | |
KR100757548B1 (en) | Plasma Display Apparatus and Driving Method Thereof | |
KR100796653B1 (en) | Plasma display device and driving method thereof | |
KR100561651B1 (en) | Plasma Display and Driving Method thereof | |
KR100759397B1 (en) | Plasma display device and driving method thereof | |
KR100502342B1 (en) | Method for driving plasma display panel | |
KR20060126269A (en) | Plasma display apparatus and driving method thereof | |
KR20070005267A (en) | Plasma display apparatus and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |