KR100480477B1 - 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법 - Google Patents

금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법 Download PDF

Info

Publication number
KR100480477B1
KR100480477B1 KR10-2002-0085482A KR20020085482A KR100480477B1 KR 100480477 B1 KR100480477 B1 KR 100480477B1 KR 20020085482 A KR20020085482 A KR 20020085482A KR 100480477 B1 KR100480477 B1 KR 100480477B1
Authority
KR
South Korea
Prior art keywords
forming
trench
metal
metal wiring
low dielectric
Prior art date
Application number
KR10-2002-0085482A
Other languages
English (en)
Other versions
KR20040058962A (ko
Inventor
박상균
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0085482A priority Critical patent/KR100480477B1/ko
Priority to US10/617,473 priority patent/US7128946B2/en
Priority to TW92119133A priority patent/TW200411791A/zh
Priority to CNB2003101235237A priority patent/CN1271704C/zh
Publication of KR20040058962A publication Critical patent/KR20040058962A/ko
Application granted granted Critical
Publication of KR100480477B1 publication Critical patent/KR100480477B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법에 관한 것으로, 다수의 트렌치 형성용 양각패턴 및 다수의 비아홀 형성용 양각패턴을 갖는 금속배선 형성용 원판을 제작하고, 이를 이용하여 트렌치 및 비아홀이 성형된 절연막 패턴을 얻는다. 그리고 다마신 공정으로 트렌치 및 비아홀에 금속을 매립하여 하부 금속배선과 전기적으로 연결되는 상부 금속배선을 형성한다. 본 발명은 사진 및 식각 공정을 적용하지 않음으로써 사진 및 식각 과정에서 발생되는 불량으로 인한 수율 및 신뢰성 저하가 방지되며, 공정단계의 감소를 통해 생산비용을 절감시키고 생산성을 향상시킬 수 있다.

Description

금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법 {Plate for forming metal wires and method for forming metal wires using the same}
본 발명은 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법에 관한 것으로, 더욱 상세하게는 형성하고자 하는 배선 형태의 양각패턴이 형성된 원판을 이용한 단일 공정으로 절연막 패턴을 성형하고, 절연막 패턴에 형성된 트렌치 및 비아홀에 다마신 공정으로 금속배선을 형성할 수 있도록 한 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법에 관한 것이다.
종래에는 도 1a에 도시된 바와 같이 소정의 공정을 거친 실리콘 기판(1) 상에 하부 저유전 절연막(2)이 형성된 상태에서 하부 저유전 절연막(2) 상에 연마정지층(3)을 형성한다. 연마정지층(3)과 하부 저유전 절연막(2)을 패터닝하여 소정 깊이의 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(4) 및 구리박막(5)을 순차적으로 형성한다. 연마정지층(3) 상에 증착된 구리박막(5) 및 확산 방지 금속막(4)을 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(4)에 의해 둘려 쌓여진 구리배선(5)을 형성한다.
도 1b에 도시된 바와 같이, 전체 상부면에 다층 구조의 상부 저유전 절연막(6a 내지 6e)을 순차적으로 형성하고, 상부 저유전 절연막(6e) 상에 비아홀 형성용 마스크 패턴(7)을 형성한다. 마스크 패턴(7)을 식각 마스크로 이용한 식각공정으로 상부 저유전 절연막(6e 내지 6b)을 소정 깊이 식각하여 비아홀(8)을 형성한다. 이 때, 상부 저유전 절연막(6a)이 식각정지층으로 이용된다.
도 1c에 도시된 바와 같이, 마스크 패턴(7)을 제거한 후 상부 저유전 절연막(6e) 상에 트렌치 형성용 마스크 패턴(9)을 형성하고, 마스크 패턴(9)을 식각 마스크로 이용한 식각공정으로 상부 저유전 절연막(6e 및 6d)을 식각하여 트렌치(10)를 형성하는 동시에 잔류된 상부 저유전 절연막(6a)을 식각하여 구리배선(5)이 노출되도록 비아홀(8)을 완성한다. 이 때, 상부 저유전 절연막(6c)이 식각정지층으로 이용된다.
도 1d에 도시된 바와 같이, 트렌치(10) 및 비아홀(8)을 포함하는 전체 상부면에 확산 방지 금속막(11) 및 구리박막(12)을 순차적으로 형성한다. 상부 저유전 절연막(6e) 상에 증착된 구리박막(12) 및 확산 방지 금속막(11)을 화학적기계적연마(CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(11)에 의해 둘려 쌓여진 구리배선(12)을 형성한다. 구리배선(12)은 비아홀(8)을 통해 하부의 구리배선(5)과 연결된다.
상기와 같이 다마신 공정을 이용하여 다층 구조의 금속배선을 형성하는 종래의 방법에서는 비아홀 또는 트렌치를 형성하기 위한 사진공정시 하부 구리배선에 의한 난반사와 표면의 평탄도 등에 의해 여러 가지의 문제점이 발생되어 미세 크기의 패턴을 형성하는 데 많은 어려움이 따른다. 또한, 식각 과정에서 저유전 절연막의 손실 또는 패턴의 뭉개짐이 발생되어 불량이 초래되며, 다층 구조의 배선을 형성하기 위해 다단계의 사진 및 식각 공정이 진행되어야 한다.
따라서 본 발명은 배선 형태의 양각패턴이 형성된 원판을 이용한 단일 공정으로 절연막 패턴을 성형하므로써 상기한 단점을 해소할 수 있는 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 금속배선 형성용 원판은 다수의 주입구가 형성되고 가장자리부에는 소정 높이의 측벽이 형성된 플레이트와, 상기 플레이트 상에 형성된 다수의 트렌치 형성용 양각패턴과, 상기 트렌치 형성용 양각패턴 상에 형성된 다수의 비아홀 형성용 양각패턴을 포함하는 것을 특징으로 한다.
상기 플레이트는 원형이며, Ti, Ta, W, 금속의 질소화합물, Al2O3 또는 세라믹으로 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 원판을 이용한 금속배선 형성 방법은 a) 소정의 공정을 거친 실리콘 기판 상에 저유전 절연막을 형성하고 상기 저유전 절연막에 트렌치를 형성하는 단계와, b) 상기 트렌치 내에 하부 금속배선을 형성하는 단계와, c) 다수의 주입구가 형성되고 가장자리부에는 소정 높이의 측벽이 형성된 플레이트와, 상기 플레이트 상에 형성된 다수의 트렌치 형성용 양각패턴과, 상기 트렌치 형성용 양각패턴 상에 형성된 다수의 비아홀 형성용 양각패턴으로 이루어진 원판을 상기 실리콘 기판 상에 밀착시키는 단계와, d) 상기 주입구를 통해 저유전 절연물질을 주입한 후 열처리하는 단계와, e) 상기 원판을 제거하여 상기 트렌치 형성용 양각패턴에 의해 성형된 다수의 트렌치 및 상기 비아홀 형성용 양각패턴에 의해 성형된 다수의 비아홀을 갖는 저유전 절연막 패턴을 얻는 단계와, f) 상기 트렌치 내에 상기 비아홀을 통해 상기 하부 금속배선과 연결되는 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 b) 단계로부터 상기 하부 금속배선의 표면에 확산 방지 금속막을 형성하는 단계를 더 포함하며, 상기 확산 방지 금속막은 고융점 금속 또는 Ni, Co, P 및 B의 화합물로 이루어지고, 선택적 무전해 도금법으로 형성되는 것을 특징으로 한다.
상기 d) 단계에서 상기 실리콘 기판 및 원판은 100 내지 450℃의 온도로 유지되는 것을 특징으로 한다.
상기 저유전 절연물질은 탄소를 함유하거나 저밀도의 유기 또는 무기 계열의 물질이며, 3000 내지 30000Å의 두께로 주입되는 것을 특징으로 한다.
상기 f) 단계로부터 상기 상부 금속배선의 표면에 확산 방지 금속막을 형성하는 단계를 더 포함하며, 상기 하부 및 상부 금속배선은 확산 방지 금속막 및 구리박막으로 이루어지고, 다마신 공정으로 형성된 것을 특징으로 한다.
상기 확산 방지 금속막은 Ta, TaN, TiN, TiNSi, WN, WCN 또는 이들 금속의 조합으로 이루어진 합금으로 이루어지며, 물리기상증착, 화학기상증착 또는 원자층증착법으로 형성되고, 상기 구리박막은 전기도금, 무전해 도금 또는 화학기상증착법으로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 금속배선 형성용 원판을 설명하기 위한 단면도이다.
본 발명에 따른 금속배선 형성용 원판(20)은 다수의 주입구(20c)가 형성되고 가장자리부에는 소정 높이의 측벽(20b)이 형성된 원형의 플레이트(20a), 플레이트(20a) 상에 형성된 다수의 트렌치 형성용 양각패턴(21) 및 양각패턴(21) 상에 형성된 다수의 비아홀 형성용 양각패턴(22)으로 이루어진다.
본 발명의 금속배선 형성용 원판은 마모에 대한 내성이 우수하고 고융점계의 금속인 Ti, Ta, W 등으로 제작하거나, 상기 금속의 질소화합물 또는 Al2O3 등의 세라믹으로 제작할 수 있다. 다수의 트렌치 형성용 양각패턴(21) 및 다수의 비아홀 형성용 양각패턴(22)은 사진 및 식각 공정 또는 다마신 공정으로 형성할 수 있는데, 식각 공정으로는 반응성 이온식각(Reactive Ion Etching; RIE) 방법을 이용한다.
도 3a 내지 도 3e는 도 2와 같이 구성된 본 발명의 금속배선 형성용 원판을 이용하여 다층 구조의 금속배선을 형성하는 과정을 도시한다.
도 3a를 참조하면, 소정의 공정을 거친 실리콘 기판(31) 상에 하부 저유전 절연막(32)이 형성된 상태에서 하부 저유전 절연막(32) 상에 연마정지층(33)을 형성한다. 연마정지층(33)과 하부 저유전 절연막(32)을 패터닝하여 소정 깊이의 미세 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(34) 및 구리박막(35)을 순차적으로 형성한다. 연마정지층(33) 상에 증착된 구리박막(35) 및 확산 방지 금속막(34)을 화학적기계적연마(CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(34)에 의해 둘려 쌓여진 구리배선(35)을 형성한다. 이 후 구리배선(35)의 표면에만 선택적으로 확산 방지 금속막(36)을 형성한다. 확산 방지 금속막(36)은 후속 공정에서 구리(Cu)의 확산을 막아 기판이나 장비의 오염을 방지하며 상부에 형성될 금속배선과의 전기적 접촉을 용이하게 한다.
도 3b를 참조하면, 실리콘 기판(31) 상에 도 2와 같이 구성된 원판(20)을 위치시킨 후 적절한 압력을 가하여 측벽(20b)이 실리콘 기판(31)의 가장자리면과 밀착되도록 한다. 원판(20)과 실리콘 기판(31)이 완전히 밀봉되어야 금속배선 간의 완전한 접촉이 이루어지고 절연막의 외부 누출도 방지된다.
도 3c를 참조하면, 주입구(20c)를 통해 액체 상태 또는 일정한 점도를 갖는 졸(Sol) 또는 겔(Gel) 상태의 저유전 절연물질(37)을 내부의 공간부가 완전히 매립되도록 주입한 후 저유전 절연물질(37)에 포함된 용제를 제거하는 동시에 막질이 치밀해지도록 10초 이상 예를들어, 10초 내지 10분동안 열처리한다. 이 때 원판(20)과 실리콘 기판(31)을 100 내지 450℃의 온도로 유지되도록 한다. 저유전 절연물질(37)로는 탄소를 함유하거나 저밀도의 유기 또는 무기 계열의 물질을 사용하며, 매립되는 두께는 3000 내지 30000Å 정도가 되도록 한다.
도 3d를 참조하면, 실리콘 기판(31)으로부터 원판(20)을 분리하면 원판(20)에 형성된 다수의 트렌치 형성용 양각패턴(21)에 의해 성형된 다수의 트렌치(38) 및 다수의 비아홀 형성용 양각패턴(22)에 의해 성형된 다수의 비아홀(39)을 갖는 저유전 절연막 패턴(37a)이 제작된다.
도 3e를 참조하면, 트렌치(38) 및 비아홀(39)을 포함하는 저유전 절연막 패턴(37a)의 전체 상부면에 확산 방지 금속막(40) 및 구리박막(41)을 순차적으로 형성한다. 저유전 절연막 패턴(37a) 상에 증착된 구리박막(41) 및 확산 방지 금속막(40)을 화학적기계적연마(CMP) 공정으로 제거하여 트렌치(38) 내에 확산 방지 금속막(40)에 의해 둘려 쌓여진 구리배선(41)을 형성한다. 이 때, 비아홀(39) 상부의 구리배선(41)은 비아홀(39)에 매립된 확산 방지 금속막(40) 및 구리박막(41)에 의해 하부의 구리배선(35)과 전기적으로 연결된다. 이 후 구리배선(41)의 표면에만 선택적으로 확산 방지 금속막(42)을 형성한다.
상기 확산 방지 금속막(34 및 40)은 Ta, TaN, TiN, TiNSi, WN, WCN 또는 이들 금속의 조합으로 이루어진 합금을 물리기상증착(PVD), 화학기상증착(CVD) 또는 원자층증착(ALD) 방법으로 증착하여 형성하며, 0.5 내지 50㎚의 두께로 형성한다.
상기 구리박막(35 및 41)은 전기도금, 무전해 도금 또는 화학기상증착(CVD) 방법으로 트렌치가 완전히 매립될 때까지 200 내지 2000㎚ 두께의 구리(Cu)를 증착하여 형성한다.
상기 구리배선(35 및 41)의 표면에 형성되는 확산 방지 금속막(36 및 42)은 W, Ti, Ta 등의 고융점 금속이나, Ni, Co, P, B 등의 화합물로 형성할 수 있으며, 선택적 무전해 도금법 등을 이용하면 구리배선(35 및 41)의 표면에만 1 내지 100㎚ 두께의 확산 방지 금속막(36 및 42)을 선택적으로 형성할 수 있다.
상기와 같은 도 3b 내지 도 3e의 공정을 반복적으로 실시하면 원하는 다층 구조의 금속배선을 형성할 수 있다.
상술한 바와 같이 본 발명은 다수의 트렌치 형성용 양각패턴 및 다수의 비아홀 형성용 양각패턴을 갖는 금속배선 형성용 원판을 제작하고, 이를 이용한 단일 공정으로 트렌치 및 비아홀이 성형된 절연막 패턴을 얻는다. 그리고 다마신 공정으로 트렌치 및 비아홀에 금속을 매립하여 하부 금속배선과 전기적으로 연결되는 상부 금속배선을 형성한다. 본 발명은 사진 및 식각 공정을 적용하지 않음으로써 사진 및 식각 과정에서 발생되는 불량으로 인한 수율 및 신뢰성 저하가 방지되며, 공정단계의 감소를 통해 생산비용을 절감시키고 생산성을 향상시킬 수 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 금속배선 형성 방법을 설명하기 위한 단면도.
도 2는 본 발명에 따른 금속배선 형성용 원판을 설명하기 위한 단면도.
도 3a 내지 도 3e는 본 발명에 따른 금속배선 형성용 원판을 이용한 금속배선 형성 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 31: 실리콘 기판
2, 32: 하부 저유전 절연막
3, 33: 연마정지층
4, 11, 34, 36, 40, 42: 확산 방지 금속막
5, 12, 35, 41: 구리배선
6a 내지 6e: 상부 저유전 절연막
7: 비아홀 형성용 마스크 패턴
8, 39: 비아홀
9: 트렌치 형성용 마스크 패턴
10, 38: 트렌치
20: 원판
20a: 플레이트
20b: 측벽
20c: 주입구
21: 트렌치 형성용 양각패턴
22: 비아홀 형성용 양각패턴
37: 저유전 절연물질
37a: 저유전 절연막 패턴

Claims (13)

  1. 상부에 다수의 주입구가 형성되고 가장자리부에는 소정 높이의 측벽이 형성된 플레이트와,
    상기 플레이트 상에 형성된 다수의 트렌치 형성용 양각패턴과,
    상기 트렌치 형성용 양각패턴 상에 형성된 다수의 비아홀 형성용 양각패턴을 포함하는 것을 특징으로 하는 금속배선 형성용 원판.
  2. 제 1 항에 있어서, 상기 플레이트는 원형인 것을 특징으로 하는 금속배선 형성용 원판.
  3. 제 1 항에 있어서, 상기 플레이트는 Ti, Ta, W, 금속의 질소화합물, Al2O3 또는 세라믹으로 이루어진 것을 특징으로 하는 금속배선 형성용 원판.
  4. a) 소정의 공정을 거친 실리콘 기판 상에 저유전 절연막을 형성하고 상기 저유전 절연막에 트렌치를 형성하는 단계와,
    b) 상기 트렌치 내에 하부 금속배선을 형성하는 단계와,
    c) 상부에 다수의 주입구가 형성되고 가장자리부에는 소정 높이의 측벽이 형성된 플레이트 상에 다수의 트렌치 형성용 양각패턴이 형성되며, 상기 트렌치 형성용 양각패턴 상에 다수의 다수의 비아홀 형성용 양각패턴이 형성된 원판을 상기 실리콘 기판상에 밀착시키는 단계와,
    d) 상기 주입구를 통해 저유전 절연물질을 주입한 후 열처리하는 단계와,
    e) 상기 원판을 제거하여 상기 트렌치 형성용 양각패턴에 의해 성형된 다수의 트렌치 및 상기 비아홀 형성용 양각패턴에 의해 성형된 다수의 비아홀을 갖는 저유전 절연막 패턴을 얻는 단계와,
    f) 상기 트렌치 내에 상기 비아홀을 통해 상기 하부 금속배선과 연결되는 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  5. 제 4 항에 있어서, 상기 b) 단계로부터 상기 하부 금속배선의 표면에 확산 방지 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  6. 제 5 항에 있어서, 상기 확산 방지 금속막은 고융점 금속 또는 Ni, Co, P 및 B의 화합물로 이루어지며, 선택적 무전해 도금법으로 형성되는 것을 특징으로 하는 금속배선 형성 방법.
  7. 제 4 항에 있어서, 상기 d) 단계에서 상기 실리콘 기판 및 원판은 100 내지 450℃의 온도로 유지되는 것을 특징으로 하는 금속배선 형성 방법.
  8. 제 4 항에 있어서, 상기 저유전 절연물질은 탄소를 함유하거나 저밀도의 유기 또는 무기 계열의 물질이며, 3000 내지 30000Å의 두께로 주입되는 것을 특징으로 하는 금속배선 형성 방법.
  9. 제 4 항에 있어서, 상기 열처리는 10초 내지 10분동안 실시되는 것을 특징으로 하는 금속배선 형성 방법.
  10. 제 4 항에 있어서, 상기 f) 단계로부터 상기 상부 금속배선의 표면에 확산 방지 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  11. 제 4 항에 있어서, 상기 하부 및 상부 금속배선은 확산 방지 금속막 및 구리박막으로 이루어지며, 다마신 공정으로 형성된 것을 특징으로 하는 금속배선 형성 방법.
  12. 제 11 항에 있어서, 상기 확산 방지 금속막은 Ta, TaN, TiN, TiNSi, WN, WCN 또는 이들 금속의 조합으로 이루어진 합금으로 이루어지며, 물리기상증착, 화학기상증착 또는 원자층증착법으로 형성되는 것을 특징으로 하는 금속배선 형성 방법.
  13. 제 11 항에 있어서, 상기 구리박막은 전기도금, 무전해 도금 또는 화학기상증착법으로 형성되는 것을 특징으로 하는 금속배선 형성 방법.
KR10-2002-0085482A 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법 KR100480477B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0085482A KR100480477B1 (ko) 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법
US10/617,473 US7128946B2 (en) 2002-12-27 2003-07-11 Plate for forming metal wires and method of forming metal wires using the same
TW92119133A TW200411791A (en) 2002-12-27 2003-07-14 Plate for forming metal wires and method of forming metal wires using the same
CNB2003101235237A CN1271704C (zh) 2002-12-27 2003-12-24 形成金属布线的板及使用该板形成金属布线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085482A KR100480477B1 (ko) 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058962A KR20040058962A (ko) 2004-07-05
KR100480477B1 true KR100480477B1 (ko) 2005-04-07

Family

ID=37351013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085482A KR100480477B1 (ko) 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100480477B1 (ko)

Also Published As

Publication number Publication date
KR20040058962A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
TW201939628A (zh) 移除金屬氧化物的方法
KR100572037B1 (ko) Ｈｓｑ로 갭이 충전된 패터닝된 금속층을 갖는 높은 완전성의 보더리스 비아
JP2003508896A (ja) 少なくとも１つのメタライゼーション面を有する集積回路の製造方法
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
KR20080109281A (ko) 반도체 장치 및 그 형성 방법
KR100480477B1 (ko) 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법
KR100387256B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100475537B1 (ko) 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
US7128946B2 (en) Plate for forming metal wires and method of forming metal wires using the same
JP3924501B2 (ja) 集積回路装置の製造方法
KR20000059312A (ko) 반도체 장치의 콘택 형성 방법
KR100283107B1 (ko) 반도체 소자의 구리배선 형성방법
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100586067B1 (ko) 전기도금을 이용한 구리배선 형성방법
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법
KR20050069601A (ko) 반도체 소자의 플러그 제조 방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee