KR100464395B1 - 반도체소자의비아홀형성방법 - Google Patents

반도체소자의비아홀형성방법 Download PDF

Info

Publication number
KR100464395B1
KR100464395B1 KR1019970052349A KR19970052349A KR100464395B1 KR 100464395 B1 KR100464395 B1 KR 100464395B1 KR 1019970052349 A KR1019970052349 A KR 1019970052349A KR 19970052349 A KR19970052349 A KR 19970052349A KR 100464395 B1 KR100464395 B1 KR 100464395B1
Authority
KR
South Korea
Prior art keywords
film
forming
layer
plasma
via hole
Prior art date
Application number
KR1019970052349A
Other languages
English (en)
Other versions
KR19990031568A (ko
Inventor
권성운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970052349A priority Critical patent/KR100464395B1/ko
Publication of KR19990031568A publication Critical patent/KR19990031568A/ko
Application granted granted Critical
Publication of KR100464395B1 publication Critical patent/KR100464395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

약액(wet chemical)에 의한 금속층의 부식을 막을 수 있는 반도체 소자의 비아홀 형성방법에 대해 개시하고 있다. 반도체 기판상에 알루미늄층, 층간 절연층을 순차적으로 형성하고, 상기 층간 절연층을 부분적으로 식각하여 상기 알루미늄층을 부분적으로 노출시키는 개구부를 형성한 후, 상기 노출된 알루미늄층상에 Al2O3막을 형성한다. 상기 Al2O3막은 O3 플라즈마를 알루미늄층에 쏘임으로써 형성하는 것을 특징으로 한다.

Description

반도체 소자의 비아홀 형성방법{The method of forming via hole of semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 비아홀 형성시 약액(wet chemical)에 의하여 금속막이 부식되는 것을 막기 위한 Al2O3막의 형성방법에 관한 것이다.
일반적으로 반도체 소자에 있어서, 반도체 기판과 도전층을 접속시키기 위한 콘택홀이나 도전층과 도전층을 접속시키기 위한 비아홀은 이들 사이에 형성된 층간절연층을 부분적으로 식각함으로써, 반도체 기판 또는 도전층 표면의 일부를 노출시키는 것에 의해 형성된다.
도 1은 종래 기술에 따른 비아홀 형성방법을 설명하기 위해 도시한 단면도로서, 반도체 기판(1)상에 절연층(3)을 형성하고, 그 위에 알루미늄으로 된 제1 도전층(5)을 형성한다. 다음, 제1 도전층(5)상에 배리어층으로서 티타늄/티타늄질화막(7)을 형성하고, 그 위에 층간 절연층(9)을 형성한다. 층간 절연층(9) 상에 포토레지스트를 도포한 다음 패터닝하여 포토레지스트 패턴(11)을 형성하고, 이를 마스크로 사용하여 상기 층간 절연층(9) 및 티타늄/티타늄질화막(7)을 식각하여 알루미늄층(5)을 부분적으로 노출시킨다. 이때, 비아홀 내벽에 TiFx, AlFx 등과 같이 증기압이 낮은 폴리머(도시되지 않음)가 형성되는데, 이를 제거하기 위하여 질산 등에 의한 세정 단계를 거친다. 이후 공정은 포토레지스트 패턴(9)을 제거한 후, 잔류 유기물을 스트립하기 위하여 약액(wet chemical)에 의한 세정을 실시한다.
여기서, 노출된 알루미늄층이 약액에 의하여 부식되는 결과 소자의 신뢰성이 감소하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 상기 문제점을 해결하여 약액에 의하여 알루미늄층이 부식하는 것을 방지하는 비아홀 형성방법을 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에서는, 반도체 기판상에 알루미늄층, 층간 절연층을 순차적으로 형성한다. 상기 층간 절연층을 부분적으로 식각하여 상기 알루미늄층을 부분적으로 노출시키는 개구부를 형성한다. 상기 노출된 알루미늄층상에 Al2O3막을 형성한다.
본 발명에 있어서, 상기 Al2O3막은 O3 플라즈마를 다운 스트림(dowm streem)방식으로 상기 노출된 알루미늄층에 쏘여 형성하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 Al2O3막 형성 공정은 250 내지 350℃의 온도하에서 이루어지는 것이 바람직하다.
본 발명에서는 O3 플라즈마를 사용하여 노출된 알루미늄층상에 Al2O3막을 형성함으로써 약액에 의한 알루미늄층의 부식을 방지할 뿐만 아니라, Al2O3막 형성시 온도를 250 내지 350℃로 조절함으로써 금속의 열팽창으로 인한 금속의 열화 또한 방지한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2 내지 도 4는 본 발명의 일실시예에 따른 개구부 제조방법을 설명하기 위해 도시한 단면도이다.
도 2를 참조하면, 반도체 기판(50)상에 절연물을 증착하여 층간 절연층(52)을 형성하고, 그 위에 도전물로서 알루미늄층을 증착하여 제1 도전층(54)을 형성하고, 상기 제1 도전층(54) 상에 반사방지막으로서 티타늄/티타늄질화막(56)을 형성한다. 다음에, 상기 티타늄/티타늄질화막(56) 상에 절연물, 예컨대 산화물을 증착하여 층간 절연층(58)을 형성하고, 그 위에 포토레지스트 패턴(60)을 형성한다.
여기서, 상기 티타늄/티타늄질화막(56)으로 형성되는 상기 반사방지막은 필요에 따라 선택적으로 형성되지 않을 수도 있다.
도 3을 참조하면, 상기 포토레지스트 패턴(60)을 식각 마스크로 사용하고 상기 층간절연층(58) 및 티타늄/티타늄질화막(56)을 식각하여 상기 제1 도전층(54) 표면 일부를 노출시키는 비아홀(v)을 형성한다. 이때, 식각과정에서 비아홀(v)의 측벽에 형성되는 폴리머(도시되지 않음)는 질산을 이용하여 제거한다.
도 4를 참조하면, 통상의 방법을 사용하여 상기 포토레지스트 패턴(60)을 제거하고, O3 플라즈마를 사용하여 250 내지 350℃의 온도에서 상기 노출된 제1 도전층(54)의 표면에 Al2O3 산화막(62)을 형성한다.
여기서, O3 플라즈마 대신 O2 플라즈마를 사용하여 Al2O3막을 형성할 수도 있다. O2 플라즈마를 사용할 경우는 금속의 표면에 O2 플라즈마를 노출시키면서, 웨이퍼를 약 450℃의 고온에서 가열하여 하기식과 같은 반응을 일으킨다.
4 Al + 3 O2 → 2 Al2O3
그러나, 상기 O2 플라즈마를 이용한 Al2O3 산화막 형성은 게이트 산화막의 열화의 원인이 되는 축적 전하 손상(charge up damage)을 불러 일으킬 수 있다. 쌓인 전하는 산화막의 취약 영역에 집중되면서 파울러-노드하임 턴넬링 전류를 증가시킨다. 그 결과 산화막의 취약 영역에 높은 전장(electric field)이 걸리게 된다. 높은 전장은 상기 취약 영역에 스트레스를 가하여 심하게는 산화막의 파괴(breakdown)을 일으킨다. 이처럼 심한 정도가 아니라도 전류의 누설, 낮은 파괴전장(low break down voltage) 및 소자의 신뢰성 감소를 일으킬 수 있다.
이에 비해, O3 플라즈마를 사용할 경우 Al2O3 형성율은 낮으나, 전하가 쌓이는 현상은 O2 플라즈마에 비해 현격이 줄어든다. 도 5는 O3 플라즈마와 O2 플라즈마의 전하 축적(charge up)에 의한 누설전류를 비교한 그래프이다. 5.0V 및 6.6V에서 각각 게이트 전극의 누설전류를 측정하였다. 그래프를 참조하면 우선, 측정 전압이 높을수록 게이트 전극에 무리를 주게 되므로, 6.6V일때가 전체적으로 누설전류량이 많다. 그러나, 5.0V와 6.6 V 모두에서 O3 플라즈마의 누설전류량이 적음을 알 수 있다.
또한, O2 플라즈마를 사용한 Al2O3 산화막 형성은 약 450℃의 고온에서 행하여지는데, 이러한 고온에서는 알루미늄이 열팽창하게 되어 디펙트를 유발할 가능성이 많다. 따라서, 본 발명에서는 다운 스트림(down stream) 방식의 O3 플라즈마를 이용하여 250 내지 350℃의 온도에서 Al2O3 산화막을 형성시켜 줌으로써, 축적 전하 손상(charge up damage)을 막는다. 또한 O2 플라즈마의 경우보다 낮은 온도에서 공정을 수행함으로써 금속의 열팽창으로 인한 열화를 방지할 수 있다.
도 6은 상기 O3 플라즈마의 형성 공정 및 이를 사용하여 Al2O3 산화막을 형성하는 공정을 개략적으로 나타낸 것으로서, 먼저 O2와 N2 가스를 혼합하여 O3 발생기(generator)를 거치게 하여 O3를 발생시키고, 여기에 자외선(UV) 파장을 쬐여 줌으로써 O3 플라즈마를 형성한다. 이를 도파관을 통해 다운 스트림(down stream) 방식으로 웨이퍼의 표면에 노출시켜 Al 표면과 접촉시킴으로써 Al2O3산화막을 형성시킨다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야의 통상적인 지식을 가진 자에 의해서 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 비아홀 형성시 O3플라즈마를 이용하여 노출된 금속막의 표면에 Al2O3 산화막을 형성함으로써 축적 전하 손상(charge up damage) 없이 후속 공정의 약액에 의한 금속막의 부식을 방지할 수 있고, 또한 250 내지 350℃ 정도의 온도하에서 산화막을 형성함으로써 금속의 열팽창으로 인한 디펙트(defect)의 유발을 방지할 수 있는 특징을 가지고 있다.
도 1은 종래 기술에 따른 비아홀 형성방법을 설명하기 위해 도시한 단면도이다.
도 2 내지 도 4는 본 발명의 일실시예에 따른 비아홀 형성방법을 설명하기 위해 도시한 단면도들이다.
도 5는 O2 플라즈마와 O3 플라즈마의 전하 축적(charge up damage)에 의한 누설전류를 비교한 그래프이다.
도 6은 O3 플라즈마 형성 공정을 나타내는 개략적인 공정도이다.

Claims (4)

  1. 반도체 기판상에 알루미늄층, 층간 절연층을 순차적으로 형성하는 단계;
    상기 층간 절연층을 부분적으로 식각하여 상기 알루미늄층을 부분적으로 노출시키는 개구부를 형성하는 단계; 및
    상기 노출된 알루미늄층상에 Al2O3막을 형성하는 단계를 구비하고,
    상기 Al2O3막은 O3 플라즈마를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.
  2. 제1항에 있어서, 상기 Al2O3막은 O3 플라즈마를 다운스트림(dowm stream)방식으로 상기 노출된 알루미늄층에 쏘여 형성되는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.
  3. 제1항에 있어서, 상기 Al2O3막 형성 공정은 250 내지 350℃의 온도하에서 이루어지는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.
  4. 제1항에 있어서, 상기 층간 절연층 형성전, 상기 Al2O3막상에 반사방지막을 형성하는 단계를 더 구비하고, 상기 반사방지막은 티타늄막 및 티타늄막/티타늄질화막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.
KR1019970052349A 1997-10-13 1997-10-13 반도체소자의비아홀형성방법 KR100464395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052349A KR100464395B1 (ko) 1997-10-13 1997-10-13 반도체소자의비아홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052349A KR100464395B1 (ko) 1997-10-13 1997-10-13 반도체소자의비아홀형성방법

Publications (2)

Publication Number Publication Date
KR19990031568A KR19990031568A (ko) 1999-05-06
KR100464395B1 true KR100464395B1 (ko) 2005-02-28

Family

ID=37383534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052349A KR100464395B1 (ko) 1997-10-13 1997-10-13 반도체소자의비아홀형성방법

Country Status (1)

Country Link
KR (1) KR100464395B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183541A (ja) * 1989-01-09 1990-07-18 Sharp Corp 半導体装置の製造方法
KR940003566A (ko) * 1992-08-07 1994-03-12 이곤 이.버그 재조합 아데노바이러스 백신
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183541A (ja) * 1989-01-09 1990-07-18 Sharp Corp 半導体装置の製造方法
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
KR940003566A (ko) * 1992-08-07 1994-03-12 이곤 이.버그 재조합 아데노바이러스 백신

Also Published As

Publication number Publication date
KR19990031568A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
WO2006031452A2 (en) Apparatus for the optimization of atmospheric plasma in a plasma processing system
US5925501A (en) Dark CF4 flash
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
KR20000076930A (ko) 반도체소자 제조방법
KR100464395B1 (ko) 반도체소자의비아홀형성방법
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
KR100441999B1 (ko) 반도체 장치에서 도전막 형성 방법 및 도전성 패턴 형성방법.
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
JP3416320B2 (ja) 半導体装置の製造方法
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
US20070178657A1 (en) Method of manufacturing a semiconductor device
JP3716007B2 (ja) 半導体装置の製造方法
KR100472033B1 (ko) 반도체 소자의 제조 방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR20050000208A (ko) 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법
JPS61281523A (ja) コンタクト形成法
KR100285938B1 (ko) 폴리실리콘 전극 형성 방법
US20070161212A1 (en) Method for manufacturing mosfet on semiconductor device
KR100237025B1 (ko) 반도체 소자의 금속층 식각 방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100847829B1 (ko) 반도체 소자 형성 방법
KR20010093006A (ko) 웨이퍼 에지 처리 방법
KR100790260B1 (ko) 반도체 소자의 제조방법
KR0168166B1 (ko) 반도체 소자의 폴리머 제거방법
KR20020034309A (ko) 반도체소자의 플라즈마 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee