KR100450088B1 - 트랜지스터용리드프레임제작방법 - Google Patents

트랜지스터용리드프레임제작방법 Download PDF

Info

Publication number
KR100450088B1
KR100450088B1 KR1019970002953A KR19970002953A KR100450088B1 KR 100450088 B1 KR100450088 B1 KR 100450088B1 KR 1019970002953 A KR1019970002953 A KR 1019970002953A KR 19970002953 A KR19970002953 A KR 19970002953A KR 100450088 B1 KR100450088 B1 KR 100450088B1
Authority
KR
South Korea
Prior art keywords
lead frame
groove
forming
metal material
manufacturing
Prior art date
Application number
KR1019970002953A
Other languages
English (en)
Other versions
KR19980067081A (ko
Inventor
여민구
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1019970002953A priority Critical patent/KR100450088B1/ko
Publication of KR19980067081A publication Critical patent/KR19980067081A/ko
Application granted granted Critical
Publication of KR100450088B1 publication Critical patent/KR100450088B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 트랜지스터용 리드프레임 제조방법에 관한 것으로서, 판상의 상기 금속소재에 가로방향으로 실질적인 리드프레임 형성영역과 가이드 부분을 이분하는 소정 깊이의 단층홈을 형성하는 단층홈 형성단계; 상기 가이드 부분에 하나의 리드프레임에 대응하는 간격으로 이송하기 위한 이송안내핀용 홀을 상기 리드프레임에 일대일 대응되어 다수 형성하는 홀형성단계; 상기 홀간격으로 1피치씩 이동되는 상기 금속소재를 수직 승하강 되는 다수의 펀치로 순차적으로 타발하여 상호 연결된 다수의 리드프레임을 연속적으로 형성하는 스탬핑단계;를 포함한다. 따라서, 가공소재의 공급이 정확한 위치로 연속적으로 이루어짐으로써 제품의 균일성이 확보되고, 수율이 향상된다.

Description

트랜지스터용 리드프레임 제작방법{Method of manufacturing lead frame used for transistor}
본 발명은 트랜지스터용 리드프레임의 제조방법에 관한 것으로서, 상세하게는 가공대상소재가 일정 피치씩 균일하게 공급되어 연속적인 타발공정 에러율을 저감시키는 트랜지스터용 리드프레임의 제조방법에 관한 것이다.
통상적으로 반도체소자는 반도체 칩과, 리드프레임과, 와이어와, 반도체 칩을 둘러싸는 수지 고정체를 구비한다.
리드프레임(lead frame)은 반도체 칩을 독립된 하나의 부품으로서 지지해주는 동시에, 반도체 칩의 내부에 형성된 전자 회로의 기능을 외부 회로에 전기적으로 접속시키는 역할을 한다. 리드프레임은 반도체 칩이 그 위에 지지되는 패드(pad)와, 반도체 칩과 와이어 본딩되는 인너 리드(inner lead)와, 상기 인너 리드와 외부 회로 사이를 상호 연결시키는 아우터 리드(outer lead)로 구분할 수 있다. 리드프레임의 제조방식은 크게 금형을 이용하여 프레스로 타발하는 스탬핑(stamping) 방식과 화학적 부식 방법을 이용한 에칭(etching) 방식이 있다.
스탬핑 방식은 대량생산에 적합하고, 리드선의 개수가 작은 반도체소자용에 적합하여 트랜지스터용 리드프레임 제작에 주로 이용된다. 스탬핑 방식에 따른 리드프레임 제조방법은 소재를 다이 위에 올려놓고, 스트리퍼(stripper)를 이용하여 소재를 고정시킨 후, 프레스를 이용하여 소재를 타발함으로써 소정 패턴의 리드프레임을 형성하는 것이다.
도 1은 스탬핑 공정을 거친 트랜지스터용 리드프레임의 평면도이다.
이를 참조하면, 리드프레임(10)은 반도체 칩이 올려지는 패드(11)와 패드(11)를 지지하는 타이바(12)와 제1 및 제2 인너리드(13)(14), 외부회로와 연결되는 3개의 아우터 리드(15)(16)(17), 각 인너리드(13)(14)와 타이바(12) 및 3 개의 아우터 리드(15)(16)(17)를 상호 지지시키는 댐바(dam bar)(18)를 갖는다. 패드(11) 상부영역은 연속적으로 공급되는 가공소재로부터 타발에 의해 도시된 형상의 리드프레임(10)을 제작하는 공정에서 상기 가공소재를 일정피치씩 펀치 위치로 이동시키기 위한 가이드 영역이다. 그리고 상기 가이드 영역에 형성된 가이드 홀(19)에 파이로트 핀(pilot pin))이 삽입되어 타발위치를 잡아준다. 댐바(18)는 트랜지스터 제작공정시 패드(11) 위에 칩이 올려지고, 와이어 본딩된 후, 수지로 몰딩하는 공정을 거친 다음에 제거된다.
도 2a 내지 도 2c는 종래의 트랜지스터용 리드프레임의 제조공정중 일부를 설명하기 위한 도면이다.
앞서 도시된 도면과 동일 참조보호는 동일요소를 대신한다.
도 2a에서 처럼 로딩되어 순차적으로 플로우되는 가공소재(20)에 먼저 가이드 홀(19)을 하나의 리드프레임에 대응하는 공급간격으로 순차적으로 타발에 의해 형성한다.
다음은 도 2b에서 처럼 상기 가공소재(20)에 소정폭과 소정 깊이를 갖는 제1홈(21)을 먼저 형성시킨다.
이후 공정으로 도 2c에 도시된 바와 같이 상기 제1홈(21)의 가장자리 양측에서 소정폭으로 상기 가공소재(20)의 표면으로부터 상기 제1홈(21)의 깊이보다 얕은 단층부(22)를 형성한다. 이와 같이 제1홈(21)과 그 양측에서 가공소재(20) 표면과단층을 갖는 단층부(22)에 의해 형성된 단층홈(23)에 의해 실질적인 리드프레임 형성영역(25)과 가이드 부분(24)을 이분함과 동시에 이후 제조완료된 리드프레임으로부터 패드위에 칩 탑재, 와이어본딩이후 몰딩공정에서 수지의 도포효율을 향상시키는 기능을 한다.
그러나, 상기와 같이 먼저 가이드 홀(19)을 형성하고, 이후 단층홈(23)을 형성함으로써, 초기에 규칙적으로 형성된 가이드 홀(19)이 단층홈(23) 형성과정에서 소재의 연성에 의해 홈의 폭방향으로 밀리는 힘에 의해 가이드 홀(19)사이의 간격 또는 그 크기가 변형된다.
그 결과, 가이드 홀(19)을 통해 1피치씩(설정된 가이드 홀사이의 간격에 해당함) 이동시키는 피치이동 간격에 차이가 발생하고, 이동 이후에 정확한 타발위치로부터 어긋난 상태로 가공소재(20)가 위치되는 경우 타발에 의한 불량율을 증가시키고, 가이드 홀(19)의 크기 및 형상의 변형이 심할 경우 피딩기(feeding)의 핀이 삽입되지 않아 이동 자체가 안되는 경우가 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 타발 위치로 정확하게 가공소재가 연속적으로 공급되어 제품의 불량율을 저감시키는 트랜지스터용 리드프레임 제조방법을 제공하는데 그 목적이 있다.
도 1은 스탬핑 공정을 거친 트랜지스터용 리드프레임의 평면도이고,
도 2a 내지 도 2c는 종래의 트랜지스터용 리드프레임의 제작공정을 설명하기 위한 도면이고,
도 3a 내지 도 3c는 본 발명에 따른 트랜지스터용 리드프레임의 제작공정을 설명하기 위한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
10: 리드프레임 11: 패드
12: 타이바(tie-bar) 13: 제1인너 리드(inner lead)
14: 제2인너 리드
15, 16, 17: 아우터리드(outer lead)
18: 댐바(dam bar) 19, 39: 가이드 홀
20, 30: 가공소재 21, 31: 제1홈
22, 32: 단층부 23, 33: 단층홈
상기의 목적을 달성하기 위하여 본 발명에 따른 트랜지스터용 리드프레임 제조방법은 칩이 탑재되는 패드와 상기 패드를 지지하는 타이바와 상기 타이바 양측에서 댐바에 연결된 제1 및 제2인너리드와 상기 각 인너리드 및 타이바로부터 연장되어 외부회로와 연결되는 제1, 제2 및 제3 아우터리드를 구비하는 트랜지스터용 리드프레임의 제조방법에 있어서, 판상의 상기 금속소재에 가로방향으로 실질적인 리드프레임 형성영역과 가이드 부분을 이분하는 소정 깊이의 단층홈을 형성하는 단층홈 형성단계;와 상기 가이드 부분에 하나의 리드프레임에 대응하는 간격으로 이송하기 위한 이송안내용 가이드홀을 상기 리드프레임에 일대일 대응되어 다수 형성하는 가이드홀 형성단계; 및 상기 가이드홀간격으로 1피치씩 이동되는 상기 금속소재를 수직 승하강 되는 다수의 펀치로 순차적으로 타발하여 상호 연결된 다수의 리드프레임을 연속적으로 형성하는 스탬핑단계;를 포함하는 것을 그 특징으로 한다.
상기 단층홈 형성단계는 상기 금속소재에 소정폭과 소정 깊이를 갖는 제1홈을 먼저 형성시키고, 다음으로 상기 제1홈의 가장자리 양측에서 소정폭으로 상기 금속소재의 표면으로부터 상기 제1홈의 깊이보다 얕은 단층을 형성하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 트랜지스터용 리드프레임 제조방법을 상세하게 설명한다.
도 3a 내지 도 3c는 본 발명에 따른 트랜지스터용 리드프레임 제조공정중 일부를 설명하기 위한 도면이다.
이를 참조하여 리드프레임 제조공정을 설명한다.
먼저, 도 3a에서 처럼 타발대상의 가공소재(30) 예컨대 발열 효율이 뛰어난 구리합금 또는 니켈합금 소재에 리드프레임에 대응되는 부분과 소재를 정확한 타발위치에 공급하기 위한 가이드홀 형성영역을 구분하는 제1홈(31)을 길이방향 즉, 가로방향으로 형성한다.
다음은 도 3b에서 처럼, 제1홈(31)의 양측에서 제1홈의 깊이보다 얕게 소정폭으로 제1홈(31)의 길이방향과 나란하게 제거하여 단층부(32)를 형성시켜 단층홈(33) 형성을 완료한다.
이후, 도 3c에 도시된 바와 같이 가이드 홀(39)은 순차적으로 형성시킨다. 가이드 홀(39)간의 간격(p)은 제조될 하나의 리드프레임간의 간격에 해당하고, 이간격이 순차적 공급을 위한 이동 단위인 1피치에 해당한다. 가이드 홀(39) 형성시에는 단층홈(33) 형성단계에서 이완된 부분적 변형에 대해 가이드 홀(39)의 간격(p)이 영향을 받지 않기 때문에 일정 간격으로 크기가 일정한 가이드 홀(39)이 형성된다.
이와 같은 공정을 거친 가공소재(30)는 타발시 소재변형을 최대한 저감시키도록 타발될 다수의 부분에 대해 일정영역만을 담당하는 다수의 펀치가 피치 간격(p)으로 순차적으로 로딩 라인상에 마련되어 프로그램화 된 순서에 따라 연속적인 타발공정을 통해 도 1에 도시된 형상의 리드프레임으로 제작된다.
이때, 각 타발단계로의 가이드 홀(39) 간격(p)에 해당하는 1피치식의 이동이 정확하게 이루어져 매번의 연속적으로 공급되는 가공소재(39)에 균일하게 소망하는 패턴이 형성된다. 따라서 제품의 균일성이 확보되고, 수율이 향상된다.
지금까지 설명된 바와 같이 본 발명에 따른 트랜지스터용 리드프레임 제조방법이 제공됨으로써, 가공소재의 공급이 정확한 위치로 연속적으로 이루어짐으로써 제품의 균일성이 확보되고, 수율이 향상된다.

Claims (2)

  1. 칩이 탑재되는 패드와 상기 패드를 지지하는 타이바와 상기 타이바 양측에서 댐바에 연결된 제1 및 제2인너리드와 상기 각 인너리드 및 타이바로부터 연장되어 외부회로와 연결되는 제1, 제2 및 제3 아우터리드를 구비하는 트랜지스터용 리드프레임의 제조방법에 있어서,
    판상의 상기 금속소재에 가로방향으로 실질적인 리드프레임 형성영역과 가이드 부분을 이분하는 소정 깊이의 단층홈을 형성하는 단층홈 형성단계;
    상기 가이드 부분에 하나의 리드프레임에 대응하는 간격으로 이송하기 위한 이송안내용 가이드홀을 상기 리드프레임에 일대일 대응되어 다수 형성하는 가이드홀형성단계;
    상기 가이드홀간격으로 1피치씩 이동되는 상기 금속소재를 수직 승하강 되는 다수의 펀치로 순차적으로 타발하여 상호 연결된 다수의 리드프레임을 연속적으로 형성하는 스탬핑단계;를 포함하는 것을 특징으로 하는 트랜지스터용 리드프레임 제조방법.
  2. 제1항에 있어서, 상기 단층홈 형성단계는 상기 금속소재에 소정폭과 소정 깊이를 갖는 제1홈을 먼저 형성시키고, 다음으로 상기 제1홈의 가장자리 양측에서 소정폭으로 상기 금속소재의 표면으로부터 상기 제1홈의 깊이보다 얕은 단층부를 형성하는 것을 특징으로 하는 트랜지스터의 리드프레임 제조방법.
KR1019970002953A 1997-01-31 1997-01-31 트랜지스터용리드프레임제작방법 KR100450088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002953A KR100450088B1 (ko) 1997-01-31 1997-01-31 트랜지스터용리드프레임제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002953A KR100450088B1 (ko) 1997-01-31 1997-01-31 트랜지스터용리드프레임제작방법

Publications (2)

Publication Number Publication Date
KR19980067081A KR19980067081A (ko) 1998-10-15
KR100450088B1 true KR100450088B1 (ko) 2004-11-16

Family

ID=37366858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002953A KR100450088B1 (ko) 1997-01-31 1997-01-31 트랜지스터용리드프레임제작방법

Country Status (1)

Country Link
KR (1) KR100450088B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605551A (ja) * 1983-06-23 1985-01-12 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPS62147753A (ja) * 1985-12-23 1987-07-01 Hitachi Cable Ltd リ−ドフレ−ム
JPH0425165A (ja) * 1990-05-18 1992-01-28 Shinko Electric Ind Co Ltd 多層リードフレームの製造方法
KR920008912A (ko) * 1990-10-31 1992-05-28 조희재 반도체 ic용 리드프레임

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605551A (ja) * 1983-06-23 1985-01-12 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPS62147753A (ja) * 1985-12-23 1987-07-01 Hitachi Cable Ltd リ−ドフレ−ム
JPH0425165A (ja) * 1990-05-18 1992-01-28 Shinko Electric Ind Co Ltd 多層リードフレームの製造方法
KR920008912A (ko) * 1990-10-31 1992-05-28 조희재 반도체 ic용 리드프레임

Also Published As

Publication number Publication date
KR19980067081A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
CN100517682C (zh) 半导体器件及其制造方法
KR920010198B1 (ko) 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법
US8558358B2 (en) Lead frame
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US20230068748A1 (en) Leaded semiconductor device package
KR100450088B1 (ko) 트랜지스터용리드프레임제작방법
JP2011142337A (ja) 半導体装置の製造方法
US11569152B2 (en) Electronic device with lead pitch gap
US5920113A (en) Leadframe structure having moveable sub-frame
JP2008113021A (ja) 半導体装置の製造方法
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
JP3160584U (ja) 半導体装置
KR101141704B1 (ko) 리드 프레임의 제조방법 및 이에 적용되는 리드 프레임용프레스 가공장치
KR100450087B1 (ko) 전력용트랜지스터의리드프레임제작방법
CN110718527B (zh) 引脚框架和半导体装置
KR100726041B1 (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
KR19980067079A (ko) 트랜지스터용 리드프레임 제조방법
JP3501935B2 (ja) 半導体装置の製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
KR100479916B1 (ko) 리드프레임테이핑장치
JP2522557B2 (ja) 樹脂封止型半導体素子用リ―ドのフォ―ミング方法
KR100221933B1 (ko) 리드프레임 테이핑용 금형
KR19990061794A (ko) 리드 프레임 및 그 제조방법
JPH0377335A (ja) 樹脂封止用金型

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee