KR100449241B1 - 브리지 다이오드 및 그 제조 방법 - Google Patents
브리지 다이오드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100449241B1 KR100449241B1 KR10-2001-0058139A KR20010058139A KR100449241B1 KR 100449241 B1 KR100449241 B1 KR 100449241B1 KR 20010058139 A KR20010058139 A KR 20010058139A KR 100449241 B1 KR100449241 B1 KR 100449241B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor substrate
- junction diodes
- insulating film
- bridge diode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 claims description 4
- 239000010949 copper Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
본 발명은 p-n 접합 다이오드를 패터닝하여 두 개의 다이오드를 형성시킨 두 개의 칩을 접합함으로써, 반도체 공정을 통해 브리지 다이오드를 회로기판 상에 집적할 수 있는 브리지 다이오드 및 그 제조 방법을 제공하는 것으로, 제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드를 형성하고, 제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드를 형성하는 제 1 단계; 제 1 및 제 2 p-n 접합 다이오드 상에 제 1 및 제 2 리드 프레임을 각각 접합시키고, 제 1 및 제 2 p-n 접합 다이오드의 공통단자인 제 1 p형 반도체 기판의 일정 부위에 제 3 리드 프레임을 접합시키며, 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 제 1 n형 반도체 기판의 일정 부위에 제 4 리드 프레임을 접합시키는 제 2 단계; 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 제 1 p형 반도체 기판을 완전히 덮도록 제 1 절연막을 도포하며, 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 제 1 n형 반도체 기판을 완전히 덮도록 제 2 절연막을 도포하는 제 3 단계; 및 제 1 절연막이 도포된 제 1 및 제 2 p-n 접합 다이오드에 부착된 제 1 및 제 2 리드 프레임과 제 3 및 제 4 p-n 접합 다이오드의 제 2 및 제 3 p형 반도체 기판들을 각각 전도성 물질로 접합시켜 브리지 다이오드를 형성하는 제 4 단계를 포함한다.
Description
본 발명은 브리지 다이오드 및 그 제조 방법에 관한 것으로서, 특히 p-n 접합 다이오드를 패터닝하여 하나의 칩 상에 형성시킨 두 개의 다이오드와 동일한 패터닝 과정을 통해 다른 칩 상에 형성시킨 두 개의 다이오드를 접합시켜 브리지 다이오드를 형성할 수 있는 방법에 관한 것이다.
일반적으로, 브리지 다이오드는 도 1에서와 같이 4 개의 다이오드(D1 내지 D4)들로 이루어지며, 이러한 브리지 다이오드는 전력(power)를 공급하는 부분에 연결되어 교류 전압을 직류로 변형시키데 주로 사용되고 있다.
그리고, 전력량이 큰 전자 제품에는 주로 전력용 다이오드를 사용하였지만, 전압 변형을 위해서는 브리지 방식이 가장 많이 사용되고 있다. 이와 같은 브리지방식은 도 2 및 도 3에 도시된 바와 같이 몰딩(Molding)되어 있는 p-n 접합 다이오드를 회로기판(PCB : Printed Circuit on Board) 상에 납땜하여 브리지 다이오드를 제조 방식이다.
도 2에서, 도면 부호 21 내지 24는 몰딩된 p-n 접합 다이오드, 도면 부호 25는 회로기판, 그리고 도면 부호 26 내지 29는 리드 프레임이다.
도 3에서, 도면 부호 31 내지 34는 몰딩된 p-n 접합 다이오드, 그리고 도면 부호 35는 회로기판이다.
도 4는 종래의 브리지 다이오드 제조 방법에 의한 브리지 다이오드의 평면도를 나타낸 것으로서, 도면 부호 41은 회로기판(41) 그리고 도면 부호 42 내지 45는 리드 프레임이다.
도 5는 종래의 브리지 다이오드 제조 방법을 통해 제조된 브리지 다이오드의 외부 사시도로서, 실제로 사용되는 제품의 외형을 나타낸 것이다.
최근에는, 이러한 브리지 다이오드를 집적화하기 위해 몰딩이 안된 상태의 p-n 웨이퍼 4개를 하나의 보드 상에 올린 후 도선(wire)을 이용해 회로를 형성한 몰딩 타입의 단순한 브리지 다이오드가 제안되었다.
그러나, 상기한 바와 같은 종래의 브리지 다이오드 제조 방법은, 단순히 브리지 다이오드를 평면상에 펼쳐 놓은 것으로 제품의 크기를 줄이는데 한계가 있었으며, 더욱이 제품의 특성이 각각의 p-n 접합 다이오드 특성에 좌우되어 비대칭되거나 정류 특성이 불균일하게 나타나는 문제점이 있었다.
그리고, 다이오드 패너닝을 이용한 종래의 브리지 다이오드는 하프커팅(Half Cutting) 공정을 이용한 것이 제안되었으나 이 경우 커팅 단면에서 발생되는 표면 상태와 막질간 간섭 현상으로 인해 다이오드의 누설전류와 항복파괴(Breakdown) 현상이 발생되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, p-n 접합 다이오드를 패터닝하여 두 개의 다이오드를 형성시킨 두 개의 칩을 접합하여 브리지 다이오드를 형성할 수 있는 브리지 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 p-n 접합 다이오드를 패터닝하여 두 개의 다이오드를 형성시킨 두 개의 칩을 접합함으로써, 반도체 공정을 통해 브리지 다이오드를 회로기판 상에 집적할 수 있는 브리지 다이오드 및 그 제조 방법을 제공하는데 다른 목적이 있다.
도 1은 일반적인 브리지 다이오드의 회로도.
도 2 및 도 3은 종래의 브리지 다이오드 제조 방법에 의해 제조된 브리지 다이오드를 회로기판에 집적시킨 도면.
도 4는 종래의 브리지 다이오드 제조 방법에 의한 브리지 다이오드의 평면도.
도 5는 종래의 브리지 다이오드 제조 방법을 통해 제조된 브리지 다이오드의 외부 사시도.
도 6a 및 도 6b는 본 발명에 적용되는 다이오드 제조 과정을 나타낸 단면도.
도 7a 및 도 7b는 본 발명에 적용되는 다이오드 제조 과정을 나타낸 단면도.
도 8은 도 6b에서의 다이오드에 리드 프레임을 형성시킨 단면도.
도 9는 도 7b에서의 다이오드에 리드 프레임을 형성시킨 단면도.
도 10은 도 8에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 단면도.
도 11은 도 9에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 단면도.
도 12는 본 발명의 일실시예 따른 브리지 다이오드의 단면도.
도 13은 본 발명의 일실시예 따른 브리지 다이오드의 전면 사시도.
도 14는 본 발명의 브리지 다이오드 제조를 위해 형성된 한 쌍의 p-n 접합 다이오드를 나타내는 도면.
도 15는 본 발명의 브리지 다이오드 제조 방법에 의해 제조된 브리지 다이오드를 나타내는 도면.
이와 같은 목적을 달성하기 위한 본 발명은, 반도체 공정 상에서 브리지 다이오드를 제조 및 집적화하는 방법에 있어서, 제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드를 형성하고, 제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드를 형성하는 제 1 단계; 상기 제 1 및 제 2 p-n 접합 다이오드 상에 제 1 및 제 2 리드 프레임을 각각 접합시키고, 상기 제 1 및 제 2 p-n 접합 다이오드의 공통단자인 상기 제 1 p형 반도체 기판의 일정 부위에 제 3 리드 프레임을 접합시키며, 상기 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 상기 제 1 n형 반도체 기판의 일정 부위에 제 4 리드 프레임을 접합시키는 제 2 단계; 상기 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 상기 제 1 p형 반도체 기판을 완전히 덮도록 제 1 절연막을 도포하며, 상기 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 상기 제 1 n형 반도체 기판을 완전히 덮도록 제 2 절연막을 도포하는 제 3 단계; 및 상기 제 1 절연막이 도포된 상기 제 1 및 제 2 p-n 접합 다이오드에 부착된 상기 제 1 및 제 2 리드 프레임과 상기 제 3 및 제 4 p-n 접합 다이오드의 상기 제 2 및 제 3 p형 반도체 기판들을 각각 전도성 물질로 접합시켜 브리지 다이오드를 형성하는 제 4 단계를 포함한다.
본 발명은, 전력을 공급하는 부분에 연결되어 교류 전압을 직류 전압으로 변형시키는 브리지 다이오드에 있어서, 제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드; 제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드; 상기 제 1 및 제 2 p-n 접합 다이오드 상에 접합되는 제 1 및 제 2 리드 프레임; 상기 제 1 p형 반도체 기판의 일정 부위에 접합되는 제 3 리드 프레임; 상기 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 상기 제 1 n형 반도체 기판의 일정 부위에 접합되는 제 4 리드 프레임; 상기 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 상기 제 1 p형 반도체 기판을 완전히 덮도록 도포되는 제 1 절연막; 및 상기 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 상기 제 1 n형반도체 기판을 완전히 덮도록 도포되는 제 2 절연막을 구비하되, 상기 제 1 절연막이 도포된 상기 제 1 및 제 2 p-n 접합 다이오드에 부착된 상기 제 1 및 제 2 리드 프레임과 상기 제 3 및 제 4 p-n 접합 다이오드의 상기 제 2 및 제 3 p형 반도체 기판들이 각각 전도성 물질에 의해 접합되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 6a 및 도 6b는 본 발명이 적용되는 다이오드 제조 방법에 대한 단면도로서, p형 반도체 기판을 공통단자로 하는 두 개의 p-n 접합 다이오드를 형성하는 과정을 나타낸 것이다.
먼저, 도 6a에서 처럼 p형 반도체 기판(61) 상에 n형 반도체 기판(62)을 적층한다. 여기서, 반도체 기판(61, 62)들은 몰딩이 이루어지지 않는 웨이퍼 상태에서 적층시킨 것이다.
이렇게, p형 및 n형 반도체 기판(61, 62)이 적층된 상태에서, n형 반도체 기판(62)의 중앙 부분을 패터닝하여 도 6b에서와 같은 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드(63, 64)를 형성시킨다.
여기서, n형 반도체 기판(62)을 패터닝 하는 과정에 대하여 살펴보면, 먼저 n형 반도체 기판(62) 상의 일정 부위에 감광액(photoresist)을 도포한 후 마스크와 단파장(ultra-violet)을 이용하여 감광액을 반응시킨다. 이때, 현상액(developer)를 이용하여 필요한 부분의 감광액만 남긴 후 식각하여 패턴을 형성한다.
이때, 패터닝 공정에 따라 다이오드 표면의 형태가 다르게 나타나며, 습식식각을 이용한 경우 굴곡의 형태가 나타나며, 건식 식각을 이용한 경우 수직에 가까운 각을 갖는 다이오드 표면이 발생된다. 또한 하프 커팅을 이용한 경우는 습식 식각을 이용하여 소자의 표면에 거친 부분을 제거함으로써, 누설 전류와 항복파괴 현상을 방지할 수 있다.
이와 같은 패터닝 과정을 통해 하나의 칩 상에 두 개의 다이오드가 도 6b에서와 같이 형성된다.
도 7a 및 도 7b는 본 발명에 적용되는 다른 다이오드 제조 방법에 대한 단면도로서, n형 반도체 기판을 공통단자로 하는 두 개의 p-n 접합 다이오드를 형성하는 과정을 나타낸 것이다.
먼저, 도 7a에 도시된 바와 같이 웨이퍼 상태에서 n형 반도체 기판(71) 상에 p형 반도체 기판(72)을 적층한다.
도면에서와 같이, n형 및 p형 반도체 기판(71, 72)이 적층된 상태에서, p형 반도체 기판(72) 상의 중앙 부분에 감광액을 도포한 후 마스크와 단파장을 이용하여 감광액을 반응시키고, 이때 현상액를 이용하여 필요한 부분의 감광액만 남긴 후 식각하여 도 7b에서와 같은 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드(73, 74)를 형성시킨다.
이렇게 p형 반도체 기판(72)을 패터닝하여 하나의 칩 상에 두 개의 다이오드를 도 7b에서 처럼 형성시킨다.
상기한 바와 같이 하나의 칩 상에 두 개의 다이오드를 형성시킨 후, 본 발명의 브리지 다이오드 상에 전류가 흐르도록 하기 위한 리드 프레임을 다음과 같은과정을 통해 형성시킨다.
도 8은 도 6b에서의 다이오드에 리드 프레임을 형성시킨 단면도로서, 도 6b에서의 다이오드 상에 리드 프레임을 다음과 같은 방식으로 형성시킨 것이다.
도 8에 도시된 바와 같이, 제 1 p-n 접합 다이오드(63)를 이루는 n형 반도체 기판(65) 상에 제 1 리드 프레임(81)을 형성시키고, 제 2 p-n 접합 다이오드(64)를 이루는 n형 반도체 기판(66) 상에 제 2 리드 프레임(82)을 형성시킨다. 또한, 제 1 및 제 2 다이오드(63, 64)의 공통단자인 p형 반도체 기판(61) 상의 일정 부분에 제 3 리드 프레임(83)을 형성시킨다.
여기서, 제 1 내지 제 3 리드 프레임(81 내지 83)은 구리(Cu)와 같은 도전체로 이루어지고, 이러한 제 1 내지 제 3 리드 프레임(81 내지 83)은 전도성 물질을 이용하여 반도체 기판 상에 접합시킨다.
한편, 제 1 및 제 2 리드 프레임(81, 82)은 동일한 크기로 형성되되, 제 1 및 제 2 다이오드(63, 64)를 각각 이루는 n형 반도체 기판(65, 66) 상을 완전히 덮으면서 제 1 및 제 2 다이오드(63, 64)의 외부로 일정 길이만큼 확장된다.
도 9는 도 7b에서의 다이오드에 리드 프레임을 형성시킨 단면도로서, 도 7b에서의 다이오드 상에 리드 프레임을 다음과 같은 방식으로 형성시킨 것이다.
도 9에 도시된 바와 같이, 제 3 및 제 4 p-n 접합 다이오드(73, 74)의 공통단자인 n형 반도체 기판(71) 상의 일정 부분에 제 4 리드 프레임(91)을 형성시킨다.
상기한 바와 마찬가지로, 제 4 리드 프레임(91)도 구리(Cu)와 같은 도전체로이루어지고 전도성 물질에 의해 n형 반도체 기판(71) 상에 접합된다.
전술한 바와 같이 다이오드 상에 리드 프레임을 형성시킨 후 다음과 같은 과정을 통해 절연막을 도포시킨다.
도 10은 도 8에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 단면도로서, 도 8에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 것이다.
도 10에서 처럼, 제 1 및 제 2 다이오드(63, 64)의 공통단자인 p형 반도체 기판(61) 상에 절연막(101)을 도포하되, 제 1 및 제 2 다이오드(63, 64)를 각각 이루는 n형 반도체 기판(65, 66) 사이에 노출된 p형 반도체 기판(61)을 완전히 덮도록 절연막(101)을 도포한다.
여기서, 절연막(101)은 n형 반도체 기판(65, 66) 상에 형성된 제 1 및 제 2 리드 프레임(81, 82)의 높이와 일치되도록 도포된다.
도 11은 도 9에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 단면도로서, 도 9에서의 리드 프레임이 형성된 다이오드에 절연막을 형성시킨 것이다.
도 11에서, 절연막(111)은 제 3 및 제 4 다이오드(73, 74)의 공통단자인 n형 반도체 기판(71) 상에 도포되되, 도 10에서와 마찬가지로 제 3 및 제 4 다이오드(73, 74)를 각각 이루는 p형 반도체 기판(75, 76)들 사이에 노출된 n형 반도체 기판(71)을 완전히 덮도록 도포되며, 이 절연막(111)은 제 3 및 제 4 다이오드(73, 74)를 각각 이루는 n형 반도체 기판(75, 76)들의 높이만큼 도포된다.
상기한 바와 같은 과정을 통해 리드 프레임이 접합되고 절연막이 도포된 두 개의 p-n 접합 다이오드를 접합시키면, 도 12에서와 같은 브리지 다이오드가 형성된다.
도 12는 본 발명의 실시예 따른 브리지 다이오드의 평면도를 나타낸 것으로서, 다음과 같은 방식으로 본 발명에 따른 브리지 다이오드를 형성한다.
도 12에 도시된 바와 같이, 본 발명에 따른 브리지 다이오드는, 절연막(101)이 도포된 제 1 및 제 2 다이오드(63, 64)에 부착된 제 1 및 제 2 리드 프레임(81, 82)과 제 3 및 제 4 다이오드(73, 74)의 p형 반도체 기판(75, 76)들을 각각 전도성 물질로 접합시켜 형성한다. 여기서, 제 1 및 제 2 리드 프레임(81, 82)은 외부와 접속될 수 있도록 제 1 및 제 2 다이오드(63, 64)의 외부로 일정 길이만큼 확장된다.
그리고, 접합된 브리지 다이오드 내에는, 도 10에서의 절연막(101)과 도 11에서의 절연막(111)이 합쳐진 절연막(122) 층이 형성된다.
한편, 도 12에서와 같이 본 발명의 브리지 다이오드의 본딩 과정이 완료되면, 브리지 다이오드의 패키징 과정을 수행한다.
도 13은 본 발명의 일실시예 따른 브리지 다이오드의 전면 사시도이다.
도 14는 본 발명의 브리지 다이오드 제조를 위해 형성된 한 쌍의 p-n 접합 다이오드를 나타내는 도면으로서, 도면 부호 141 및 142는 p-n 접합 다이오드, 그리고 도면 부호 143 내지 146는 리드 프레임이다.
도 15는 본 발명의 브리지 다이오드 제조 방법에 의해 제조된 브리지 다이오드를 나타내는 도면으로서, 도면 부호 151 내지 154는 p-n 접합 다이오드, 그리고 도면 부호 155 내지 158은 리드 프레임이다. 여기서, 상기 p-n 접합 다이오드들과 상기 리드 프레임들은 각각 도선(wire)(159)으로 연결된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같인 본 발명은, 웨이퍼 상태에서 p-n 접합 다이오드를 패터닝하여 두 개의 다이오드를 형성시킨 두 개의 칩을 접합함으로써, 반도체 공정을 통해 브리지 다이오드를 회로기판 상에 집적할 수 있고, 또한 제품의 점유 면적을 축소시켜 상품성을 현저하게 향상시킬 수 있으며, 향후 면실장(Poto Type) 타입 상태로 다른 수동소자와의 몰딩을 할 수 있다.
Claims (8)
- 반도체 공정 상에서 브리지 다이오드를 제조하는 방법에 있어서,제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드를 형성하고, 제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드를 형성하는 제 1 단계;상기 제 1 및 제 2 p-n 접합 다이오드 상에 제 1 및 제 2 리드 프레임을 각각 접합시키고, 상기 제 1 및 제 2 p-n 접합 다이오드의 공통단자인 상기 제 1 p형 반도체 기판의 일정 부위에 제 3 리드 프레임을 접합시키며, 상기 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 상기 제 1 n형 반도체 기판의 일정 부위에 제 4 리드 프레임을 접합시키는 제 2 단계;상기 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 상기 제 1 p형 반도체 기판을 완전히 덮도록 제 1 절연막을 도포하며, 상기 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 상기 제 1 n형 반도체 기판을 완전히 덮도록 제 2 절연막을 도포하는 제 3 단계; 및상기 제 1 절연막이 도포된 상기 제 1 및 제 2 p-n 접합 다이오드에 부착된 상기 제 1 및 제 2 리드 프레임과 상기 제 3 및 제 4 p-n 접합 다이오드의 상기 제 2 및 제 3 p형 반도체 기판들을 각각 전도성 물질로 접합시켜 브리지 다이오드를 형성하는 제 4 단계를 포함하는 브리지 다이오드 제조 방법.
- 제 1 항에 있어서,상기 제 1 단계에서,몰딩이 이루어지지 않는 웨이퍼 상태에서 상기 제 1 p형 반도체 기판 및 상기 제 1 n형 반도체 기판을 패터닝하여 상기 제 1 내지 제 4 p-n 접합 다이오드를 형성하는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 제 1 항에 있어서,상기 제 1 내지 제 4 리드 프레임은 전도성 물질을 이용하여 상기 반도체 기판 상에 접합시키는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 리드 프레임은 각각 상기 제 1 및 제 2 p-n 접합 다이오드를 이루는 상기 제 2 및 제 3 n형 반도체 기판을 완전히 덮으면서 외부로 일정 길이만큼 확장되는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 상기 제 2 및 제 3 n형 반도체 기판 상에 접합된 상기 제 1 및 제 2 리드 프레임의 높이와 일치되도록 도포되는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 상기 제 3 및 제 4 p-n 접합 다이오드를 각각 이루는 상기 제 2 및 제 3 n형 반도체 기판의 높이와 일치되도록 도포되는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 제 1 항 내지 제 6 항중 어느 한 항에 있어서,상기 제 4 단계에서 형성된 상기 브리지 다이오드 내에는 상기 제 1 및 제 2 절연막이 합쳐진 절연막 층이 형성되는 것을 특징으로 하는 브리지 다이오드 제조 방법.
- 전력을 공급하는 부분에 연결되어 교류 전압을 직류 전압으로 변형시키는 브리지 다이오드에 있어서,제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드;제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드;상기 제 1 및 제 2 p-n 접합 다이오드 상에 접합되는 제 1 및 제 2 리드 프레임;상기 제 1 p형 반도체 기판의 일정 부위에 접합되는 제 3 리드 프레임;상기 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 상기 제 1 n형 반도체 기판의 일정 부위에 접합되는 제 4 리드 프레임;상기 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 상기 제 1 p형 반도체 기판을 완전히 덮도록 도포되는 제 1 절연막; 및상기 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 상기 제 1 n형 반도체 기판을 완전히 덮도록 도포되는 제 2 절연막을 구비하되,상기 제 1 절연막이 도포된 상기 제 1 및 제 2 p-n 접합 다이오드에 부착된 상기 제 1 및 제 2 리드 프레임과 상기 제 3 및 제 4 p-n 접합 다이오드의 상기 제 2 및 제 3 p형 반도체 기판들이 각각 전도성 물질에 의해 접합되는 것을 특징으로 하는 브리지 다이오드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0058139A KR100449241B1 (ko) | 2001-09-20 | 2001-09-20 | 브리지 다이오드 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0058139A KR100449241B1 (ko) | 2001-09-20 | 2001-09-20 | 브리지 다이오드 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030025313A KR20030025313A (ko) | 2003-03-29 |
| KR100449241B1 true KR100449241B1 (ko) | 2004-09-18 |
Family
ID=27724827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0058139A KR100449241B1 (ko) | 2001-09-20 | 2001-09-20 | 브리지 다이오드 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100449241B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120072592A (ko) * | 2010-12-24 | 2012-07-04 | (주) 이노비전 | 발광다이오드 조명장치의 브릿지 다이오드 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281448A (en) * | 1980-04-14 | 1981-08-04 | Gte Laboratories Incorporated | Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure utilizing isolation diffusions and metal semiconductor rectifying barrier diode formation |
| JPS60101958A (ja) * | 1983-11-08 | 1985-06-06 | Rohm Co Ltd | ダイオ−ド装置の製造方法 |
| US4599636A (en) * | 1984-03-08 | 1986-07-08 | General Semiconductor Industries, Inc. | Two terminal axial lead suppressor and diode bridge device |
| JPS62173751A (ja) * | 1986-01-28 | 1987-07-30 | Sharp Corp | ダイオ−ドブリツジ整流器 |
| US5218231A (en) * | 1989-08-30 | 1993-06-08 | Kabushiki Kaisha Toshiba | Mold-type semiconductor device |
| JPH05206485A (ja) * | 1992-01-27 | 1993-08-13 | Matsushita Electric Works Ltd | ダイオードブリッジ装置 |
-
2001
- 2001-09-20 KR KR10-2001-0058139A patent/KR100449241B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281448A (en) * | 1980-04-14 | 1981-08-04 | Gte Laboratories Incorporated | Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure utilizing isolation diffusions and metal semiconductor rectifying barrier diode formation |
| JPS60101958A (ja) * | 1983-11-08 | 1985-06-06 | Rohm Co Ltd | ダイオ−ド装置の製造方法 |
| US4599636A (en) * | 1984-03-08 | 1986-07-08 | General Semiconductor Industries, Inc. | Two terminal axial lead suppressor and diode bridge device |
| JPS62173751A (ja) * | 1986-01-28 | 1987-07-30 | Sharp Corp | ダイオ−ドブリツジ整流器 |
| US5218231A (en) * | 1989-08-30 | 1993-06-08 | Kabushiki Kaisha Toshiba | Mold-type semiconductor device |
| JPH05206485A (ja) * | 1992-01-27 | 1993-08-13 | Matsushita Electric Works Ltd | ダイオードブリッジ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030025313A (ko) | 2003-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| CN103681367A (zh) | 封装方法和封装器件 | |
| US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
| CN107112385A (zh) | 电子器件、光电子器件、器件装置和用于制造电子器件的方法 | |
| KR100893653B1 (ko) | 접힌 유연성 기판을 포함하는 전자 패키지 및 전자패키지를 제조하는 방법 | |
| TW201428920A (zh) | 組件端子周邊內具有周邊凹部的引線框架 | |
| KR100449241B1 (ko) | 브리지 다이오드 및 그 제조 방법 | |
| JP2000049383A (ja) | 光電変換素子及びその製造方法 | |
| KR100609969B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| TW201511149A (zh) | 具有鍍覆引線之積體電路封裝系統及其製造方法 | |
| KR100449865B1 (ko) | 산화처리된 피비쥐에이용 방열판의 노출영역에 마킹성과절연성을 확보하는 방법 | |
| TWI659511B (zh) | 封裝體用基板、其製造方法以及封裝體 | |
| US6998280B2 (en) | Wafer packaging process of packaging light emitting diode | |
| KR100375168B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR200169908Y1 (ko) | 반도체 패키지 제조용 회로필름 | |
| KR100401141B1 (ko) | 반도체 패키지 제조용 부재 | |
| KR0166833B1 (ko) | 반도체소자 제조방법 | |
| KR100596826B1 (ko) | 반도체소자의 패드 형성방법 | |
| KR100405194B1 (ko) | 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 | |
| KR100401146B1 (ko) | 반도체 패키지 제조용 부재의 제조 방법 | |
| KR100591128B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100401143B1 (ko) | 반도체 패키지 제조용 히트블럭 | |
| US8222090B2 (en) | Modular die and mask for semiconductor processing | |
| KR100355748B1 (ko) | 반도체 패키지 제조용 부재 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090908 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |