KR100444888B1 - 칩타입 바리스터 및 그 제조방법 - Google Patents

칩타입 바리스터 및 그 제조방법 Download PDF

Info

Publication number
KR100444888B1
KR100444888B1 KR10-2002-0008523A KR20020008523A KR100444888B1 KR 100444888 B1 KR100444888 B1 KR 100444888B1 KR 20020008523 A KR20020008523 A KR 20020008523A KR 100444888 B1 KR100444888 B1 KR 100444888B1
Authority
KR
South Korea
Prior art keywords
varistor
negative
type
coated
external electrode
Prior art date
Application number
KR10-2002-0008523A
Other languages
English (en)
Other versions
KR20030068863A (ko
Inventor
안병준
김승영
김종필
최명희
Original Assignee
주식회사 쎄라텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쎄라텍 filed Critical 주식회사 쎄라텍
Priority to KR10-2002-0008523A priority Critical patent/KR100444888B1/ko
Publication of KR20030068863A publication Critical patent/KR20030068863A/ko
Application granted granted Critical
Publication of KR100444888B1 publication Critical patent/KR100444888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 칩타입 바리스터 및 그 제조방법에 관한 것으로, 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되며, 상기 외부전극을 제외한 바리스터 본체 표면에 형성된 네가티브 타입의 PR층을 포함하는 칩타입 바리스터를 제공한다. 또한, 본 발명은 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되는 바리스터의 표면에 네가티브 타입의 PR을 코팅하고, 상기 바리스터를 사전열처리하고, 상기 바리스터의 외부전극 표면에 포지티브 타입의 PR을 코팅하고, 상기 바리스터를 노광하여 외부전극을 제외한 본체 표면에 코팅된 네가티브 타입의 PR을 경화시키고, 상기 바리스터를 현상액에 담궈 상기 포지티브 타입의 PR 및 외부전극 주위의 네가티브 타입의 PR을 제거하고, 상기 바리스터를 후열처리하는 단계를 포함하여 이루어지는 칩타입 바리스터 제조방법을 제공한다.

Description

칩타입 바리스터 및 그 제조방법{CHIP TYPE VARISTOR AND FABRICATION METHOD THEREOF}
본 발명은 칩타입 바리스터 및 그 제조방법에 관한 것이다.
바리스터(varistor)는 인가전압에 따라 저항이 변하여 현저한 비직선적 전압/전류특성을 나타내는 소자로서 정상상태에서는 절연체로 작동하고, 전압이 적정 값을 초과하여 소자에 인가될 경우에 저항값이 급속히 감소하는 회로 소자이다. 이러한 특성들 때문에, 바리스터는 서지(surge) 전압으로부터 반도체 소자들을 보호하는 데에 널리 이용되고 있다.
전압/전류 비직선 특성이 우수하며, 큰 서지 흡수능력을 갖는 산화아연 바리스터는, 주성분인 산화아연을 복수개의 첨가물과 혼합하여 바리스터용 세라믹 원료 분말을 준비하고, 이 세라믹 원료 분말로 형성된 성형체를 소성하여 바리스터 소자를 제작하는 방법으로 제조된다. 이러한 바리스터 소자의 내부에는 산화아연 입자들 사이의 경계에 형성되는 불순물 에너지 준위에 의해서 경계 장벽층(boundary barrier layers)에 에너지 장벽이 형성되고, 결과적으로 이것이 우수한 전압/전류 비직선성을 나타내게 된다.
칩타입 바리스터의 경우 일반적으로 산화아연계 세라믹 재료로 구성된 복수의 바리스터 층 및 하나의 바리스터 층을 사이에 두고 서로 대향하는 적어도 한 쌍의 내부 전극을 포함하는 바리스터 본체, 및 상기 바리스터 본체의 양단에 각각 형성된 한 쌍의 외부 전극으로 구성된다. 도 1은 이러한 바리스터의 본체(1) 및 본체양단에 형성된 외부전극(2)을 나타내고 있다. 각 외부 전극은 특정한 바리스터 층을 사이에 두고 서로 대향하는 내부 전극 중의 적어도 하나와 전기적으로 접속된다.
상기 칩타입 바리스터와 같은 표면 실장형 칩 부품들은 기판에 장착 시 납땜의 신뢰성을 높이기 위해 통상적으로 외부단자전극 표면에 니켈 도금을 하고, 그 위에 납이나 주석 또는 납-주석 합금을 도금하게 되며, 상기 도금막은 일반적으로 전기 도금에 의하여 형성된다.
산화아연계 세라믹 재료는 비교적 낮은 전기 저항을 갖기 때문에, 내부 전극을 포함하는 산화아연계 세라믹 재료로 구성된 바리스터 본체 위에 외부 전극을 형성한 후 후속적인 도금 과정중에 바리스터 본체의 외표면에도 도금이 되는 경우가 빈번히 발생되어, 그 결과 칩타입 바리스터의 특성이 저하되는 등 많은 문제점을 나타내었다.
구체적으로, 산화아연계 세라믹 재료는 산 또는 알칼리에 의해 쉽게 영향을 받기 때문에, 전기도금 시에 바리스터 본체의 노출된 표면이 도금액에 접촉되면 바리스터 본체 부분이 부식되는 단점이 있었고, 뿐만 아니라 도금 물질이 바리스터 본체에 번지게 되면 바리스터의 절연 저항값이 변하게 되는 문제점이 있었다.
종래에는 도금 공정을 제어하여 이를 해결하고자 하였으나, 상기와 같은 문제점들을 효과적으로 방지하지는 못하였다.
따라서, 본 발명의 목적은 바리스터 제조시 도금 공정에 의하여 바리스터 본체에 도금이 번지는 것을 방지하는데 있다. 또한, 본 발명은 비교적 간단한 공정에 의하여 바리스터의 도금 번짐을 막을 수 있는 경제적인 제조방법을 제공하는데 다른 목적이 있다. 기타 본 발명의 목적 및 특징은 후술하는 발명의 구성 및 특허청구범위에서 명확히 드러날 것이다.
도 1은 칩타입 바리스터의 일례를 나타내는 단면도이다.
도 2a 내지 2f는 본 발명에 의한 바리스터 제조방법을 나타내는 공정도로서,
도 2a는 네가티브 타입의 PR 코팅 단계를 도시하고,
도 2b는 사전열처리 단계를 도시하고,
도 2c는 포지티브 타입의 PR 코팅 단계를 도시하고,
도 2d는 노광 단계를 도시하고,
도 2e는 현상 단계를 도시하고,
도 2f는 후열처리 단계를 도시한다.
*** 도면의 주요부분에 대한 부호의 설명 ***
10:바리스터 본체 20:외부 전극
25:네가티브 타입의 PR 코팅층 30:포지티브 타입의 PR 코팅층
본 발명에서는 바리스터 본체의 표면처리를 통하여 본체에 보호막을 형성함으로써 후속되는 도금 공정에서 도금액에 의해 바리스터 본체가 부식되는 것을 막고, 도금 물질이 바리스터 본체에 번져서 바리스터의 절연 저항값이 영향을 받는 것을 방지한다.
구체적으로 본 발명은 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되며, 상기 외부전극을 제외한 바리스터 본체 표면에 형성된 네가티브 타입의 PR 코팅층을 포함하는 칩타입 바리스터를 제공한다.
또한, 본 발명은 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되는 바리스터의 표면에 네가티브 타입의 PR을 코팅하고, 상기 바리스터를 사전열처리한 후, 상기 바리스터의 외부전극 표면에 포지티브 타입의 PR을 코팅하고, 상기 바리스터를 노광하여 외부전극을 제외한 본체 표면에 코팅된 네가티브 타입의 PR을 경화시키고, 상기 바리스터를 현상액에 담궈 상기 포지티브 타입의 PR 및 외부전극 주위의 네가티브 타입의 PR을 제거하고, 상기 바리스터를 후열처리하는 단계를 포함하여 이루어지는 칩타입 바리스터 제조방법을 제공한다.
PR(photo resist)은 노광과 현상과정을 통해서 표면양각형태를 갖게되는 빛에 민감한 유기물질로서, 노광된 영역과 노광되지 않은 영역중 어느쪽이 제거되느냐에 따라 네가티브(negative)타입 또는 포지티브(positive)타입으로 구분된다. 네가티브 타입의 PR이 빛에 노출되면 현상시에 노출된 부분은 현상액에 녹지 않고 노출되지 않은 부분은 녹아 없어지게 된다. 포지티브 타입의 PR의 경우에는 이와 반대로 빛에 노출된 부분이 현상액에 씻겨 없어지게 된다. 네가티브 타입의 PR은 PCB(Print Circuit Board)등에서 전자부품이 탑재되는 곳 이외의 부분을 마스킹(masking)하여 보호하고, 솔더링(soldering)시의 솔더브리지(Solder Bridge)를 방지하는 역할을 하기 위해 도포되는 기능성 코팅재인 솔더 레지스트(Solder Resist)로서 이용되기도 한다.
본 발명에서는 외부 전극을 제외한 바리스터 본체에만 네가티브 타입의 PR 코팅층을 형성하여 바리스터 본체에 도금이 번지는 것을 방지한다. 즉, 네가티브 타입의 PR 코팅층이 바리스터 본체의 도금 번짐 방지막 역할을 하게 된다.
이하, 실시예에서 도면을 참조하여 본 발명을 더욱 구체적으로 설명한다.
도 2a는 외부전극(20)이 형성된 바리스터(10)에 네가티브 타입의 PR 잉크를 코팅하는 단계를 도시한다. 코팅된 네가티브 타입의 PR 잉크는 바리스터 본체 및 외부전극의 표면에 일정한 두께의 네가티브 타입의 PR 코팅층(25)을 형성하게 되는데, 상기 네가티브 타입의 PR 코팅층은 후속되는 포지티브 타입의 PR 코팅층 형성과, 노광 및 현상과정에 의하여 바리스터 본체에만 남게 된다.
코팅되는 네가티브 타입의 PR 잉크는 바리스터 제품이 도금 공정이나 기타 신뢰성 테스트에서 문제가 없도록 내용매성, 내열성, 내마모성 등의 특성을 갖는 물질을 사용한다.
네가티브 타입의 PR은 일반적으로 현상용 수지(developing resin), 모노머(monomer), 광 개시제(photo initiator), 충진제(filler), 에폭시 수지, 에폭시 보호제(curing agent for epoxy), 기타 첨가제 및 솔벤트(solvent)로 구성된다.
네가티브 타입의 PR 잉크는 주재료와 경화제 및 기타 솔벤트 등을 잘 혼합한 후에 제품 표면에 일정한 두께를 갖도록 코팅하게 되는데, 이때 복수개의 바리스터에 동시에 코팅하는 경우, 각 제품끼리 서로 붙지 않도록 코팅하여야 한다.
이를 위한 방법의 하나로서, 바리스터를 공기로 부상시킨 상태에서 코팅액, 즉 네가티브 타입의 PR 잉크를 분사시키는 방법이 있으며, 기타 다양한 방법이 이용될 수 있을 것이다.
또한, 코팅온도 및 코팅시간은 후속 공정 진행시 무리가 없도록 적절히 조절하는 것이 바람직하며, 일예로서 본 발명의 일실시예에서는 코팅온도로 90℃, 코팅시간은 1시간 가량으로 코팅을 실시하였으나, 요구되는 제품의 특성에 따라, 또한 추후 진행되는 공정의 변화에 따라 변화될 수 있다.
코팅두께는 가급적 얇은 것이 제품의 취급 및 비용 면에서 유리하지만, 본 발명의 목적상 0.1㎛ 이상이 바람직하며, 더욱 바람직하게는 1 ~ 20㎛의 코팅두께가 적당하다.
네가티브 타입의 PR 코팅이 끝나면 코팅된 바리스터를 일정 시간동안 열처리하는 공정을 수행한다. 도 2b는 네가티브 타입의 PR이 코팅된 바리스터를 사전열처리하는 단계를 도시하고 있다.
사전열처리공정은 코팅 물질인 네가티브 타입의 PR에 포함된 솔벤트 등을 휘발시키기 위한 단계이며, 이를 위하여 챔버(40) 내에서 적절한 온도로 열처리한다. 사전열처리가 제대로 이루어지지 않으면 후속 공정 진행시 코팅된 네가티브 타입의 PR이 바리스터로부터 마모되거나 벗겨지는 경우가 있다.
사전열처리 과정은 네가티브 타입의 PR이 코팅된 바리스터를 챔버 내에서 70 ~ 150℃의 온도 범위에서 20분에서 3시간 가량 열처리하는 것으로 진행된다. 보다 효과적인 사전열처리 효과를 가져오기 위해서는 90℃ 이상에서 40분 이상 열처리하는 것이 바람직하다.
사전열처리가 끝난후 바리스터 본체에만 네가티브 타입의 PR 코팅층이 형성되도록 하기 위하여 포지티브 타입의 PR 코팅, 노광 및 현상의 단계로 진행한다.
도 2c는 포지티브 타입의 PR코팅 단계를 보여준다. 포지티브 타입의 PR 코팅은 바리스터 본체 부분에만 네가티브 타입의 PR코팅이 남아 있도록, 바리스터의 외부 전극(20)에 코팅된 네가티브 타입의 PR을 제거하기 위한 것이다. 따라서, 외부 전극이 형성된 부분에만 포지티브 타입의 PR(30)을 코팅한다. 포지티브 타입의 PR은 후속되는 노광공정에서 그 하부에 코팅되어 있는 네가티브 타입의 PR의 광 경화를 막아주는 역할을 한 후, 네가티브 타입 PR의 현상액에 의해서 제거된다.
포지티브 타입의 PR 코팅은 바리스터 끝단에 형성된 외부 전극의 폭과 동일하게 하는 것이 바람직하며, 코팅의 두께는 광 경화시 네가티브 타입의 PR(25) 코팅층이 경화되지 않을 정도로 적당히 조절한다. 포지티브 타입의 PR 코팅은 외부 전극을 가급적 전부 감싸도록 하는 것이 바람직하며, 필요에 따라 바리스터 본체 쪽으로 넘어가도록 코팅을 할 수도 있다. 코팅 두께는 제품 사이즈 별로 차이가 있으나 0.05 ~ 1.0mm 범위가 바람직하다.
포지티브 타입의 PR을 코팅한 후, 노광 공정을 수행한다. 도 2d는 이러한 노광 단계를 도시한다. 노광에 의하여 바리스터 본체에 코팅된 네가티브 타입의 PR을 경화시켜 내용매성, 내마모성, 내열성 등의 특징을 갖도록 한다. 바리스터 양단의 외부 전극 영역에 형성된 네가티브 타입의 PR은 그 위를 덮고 있는 포지티브 타입의 PR(30)에 의하여 경화되지 않으며, 상기 경화되지 않은 네가티브 타입의 PR은 후속 되는 현상공정에서 제거 된다.
노광 공정에서 광원으로는 자외선을 주로 이용하며, 적절한 파장을 갖는 자외선 광원을 선택하여 균일한 노광이 이루어지도록 한다. 사용되는 자외선은 250 ~ 350nm의 파장영역이 적당하다. 균일한 노광이 이루어지지 않을 경우에는 바리스터 본체 부분의 네가티브 타입의 PR이 현상액에 의해 제거될 수 있어 양호한 코팅상태를 기대하기 어려우므로, 주의가 필요하다.
노광이 끝난 후, 바리스터 외부 전극 영역에 형성된 포지티브 타입의 PR과 네가티브 타입의 PR을 현상액에 담궈 제거한다. 자외선에 의해 광경화된 바리스터 본체 부분의 네가티브 타입의 PR 코팅층은 현상액에서 녹지 않고 그대로 잔류하며, 나머지 외부 전극 부분의 네가티브 타입의 PR은 노광 시 포지티브 타입의 PR에 가려져 광경화되지 못하였으므로 현상액에 의해 제거되고 전극 부분이 노출된다.
현상시 외부 전극 영역에 형성된 네가티브 타입의 PR 코팅층이 잔류하거나 충분하지 못한 세정으로 인하여 현상액이 남아 있게 되는 경우 제품의 신뢰성이 떨어지는 등의 문제를 야기하게 되므로 적절한 현상조건과 세정조건이 필요하다.
현상액으로는 알카리 현상액이 적절하나 에테르(ether)도 가능하며, 경화되지 않은 포지티브 타입의 PR과 네가티브 타입의 PR을 녹일 수 있는 모든 용매는 현상액으로 적용 가능하다.
도 2e는 현상에 의하여 바리스터 본체에만 네가티브 타입의 PR 코팅층이 남아있는 본 발명에 의한 바리스터 제품을 보여준다.
현상이 끝난 바리스터는 후열처리를 통하여 제품의 물성을 증진시킨다. 도 2f는 이러한 후열처리 단계를 도시한다. 후열처리 공정에 의하여 네가티브 타입의 PR 코팅층에 잔류되어 있는 솔벤트를 완전히 제거하고, 노광 후에도 충분히 경화되지 못한 네가티브 타입의 PR을 완전히 경화시킨다. 후열처리 과정은 챔버 내에서 최종 제품을 150 ~ 250℃의 온도 범위로, 1 ~ 3시간정도 열처리하는 것으로 진행한다.
이상에서 설명한 바와같이 본 발명에 의하면, 바리스터 본체에만 네가티브 타입의 PR 코팅층을 형성함으로써 후속적으로 도금 공정이 수행되더라도 도금액에 의해 바리스터 본체가 부식되는 것을 막을 수 있고, 도금 물질이 바리스터 본체에 번져서 바리스터의 절연 저항값이 영향을 받는 것을 방지할 수 있다. 또한, 본 발명의 바리스터는 간단한 구조상의 변경으로 종래의 문제점을 해결하며, 바리스터 제조단계와 병행하여 비교적 간단하고 경제적인 프로세스에 의해 네가티브 타입의 PR 코팅층을 형성하게 되므로 제품 생산성을 저하시키지 않는다.

Claims (9)

  1. 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되며,
    상기 외부전극을 제외한 바리스터 본체 표면에 형성된 네가티브 타입의 PR 코팅층을 포함하는 것을 특징으로 하는
    칩타입 바리스터.
  2. 제1항에 있어서, 상기 네가티브 타입의 PR 코팅층의 두께는 1 ~ 20㎛의 범위인 것을 특징으로 하는 칩타입 바리스터.
  3. 내부 전극과 금속산화물로 이루어지는 바리스터 본체와, 상기 본체의 양단에 형성된 외부전극으로 구성되는 바리스터의 표면에 네가티브 타입의 PR 코팅층을 코팅하고,
    상기 바리스터를 사전열처리하고,
    상기 바리스터의 외부전극 표면에 포지티브 타입의 PR을 코팅하고,
    상기 바리스터를 노광하여 외부전극을 제외한 본체 표면에 코팅된 네가티브 타입의 PR을 경화시키고,
    상기 바리스터를 현상액에 담궈 상기 포지티브 타입의 PR 및 외부전극 주위의 네가티브 타입의 PR을 제거하고,
    상기 바리스터를 후열처리하는 단계를 포함하여 이루어지는
    칩타입 바리스터 제조방법.
  4. 제3항에 있어서, 상기 네가티브 타입의 PR 코팅은 바리스터를 공기로 부상시킨 상태에서 네가티브 타입의 PR 잉크를 분사하여 수행되는 칩타입 바리스터 제조방법.
  5. 제3항에 있어서, 상기 네가티브 타입의 PR은 1 ~ 20㎛의 범위의 두께로 코팅하는 칩타입 바리스터 제조방법.
  6. 제3항에 있어서, 상기 사전열처리는 70 ~ 150℃의 온도 범위에서 20분에서 3시간 동안 수행되는 칩타입 바리스터 제조방법.
  7. 제3항에 있어서, 상기 포지티브 타입의 PR은 0.05 ~ 1mm의 범위의 두께로 코팅하는 칩타입 바리스터 제조방법.
  8. 제3항에 있어서, 상기 후열처리는 150 ~ 250℃의 온도 범위에서 1 ~ 3시간 동안 수행되는 칩타입 바리스터 제조방법.
  9. 제3항에 있어서, 노광시 사용되는 광원은 250 ~ 350nm의 파장영역의 자외선인 칩타입 바리스터 제조방법.
KR10-2002-0008523A 2002-02-18 2002-02-18 칩타입 바리스터 및 그 제조방법 KR100444888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0008523A KR100444888B1 (ko) 2002-02-18 2002-02-18 칩타입 바리스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0008523A KR100444888B1 (ko) 2002-02-18 2002-02-18 칩타입 바리스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030068863A KR20030068863A (ko) 2003-08-25
KR100444888B1 true KR100444888B1 (ko) 2004-08-21

Family

ID=29417320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0008523A KR100444888B1 (ko) 2002-02-18 2002-02-18 칩타입 바리스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100444888B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616671B1 (ko) * 2005-02-07 2006-08-28 삼성전기주식회사 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자
KR100616673B1 (ko) * 2005-02-14 2006-08-28 삼성전기주식회사 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015789A (ko) * 1994-10-19 1996-05-22 전자부품과 그 제조방법
JPH08162304A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH09190905A (ja) * 1996-01-08 1997-07-22 Tama Electric Co Ltd 厚膜サーミスタ
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
US5757263A (en) * 1994-12-09 1998-05-26 Harris Corporation Zinc phosphate coating for varistor
JPH10208907A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd 電子部品とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015789A (ko) * 1994-10-19 1996-05-22 전자부품과 그 제조방법
JPH08162304A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
US5757263A (en) * 1994-12-09 1998-05-26 Harris Corporation Zinc phosphate coating for varistor
JPH09190905A (ja) * 1996-01-08 1997-07-22 Tama Electric Co Ltd 厚膜サーミスタ
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
KR19980703131A (ko) * 1996-01-24 1998-10-15 모리시타 요이찌 전자부품과 그 제조방법
JPH10208907A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd 電子部品とその製造方法

Also Published As

Publication number Publication date
KR20030068863A (ko) 2003-08-25

Similar Documents

Publication Publication Date Title
US6344412B1 (en) Integrated ESD protection method and system
JPH0447475B2 (ko)
US4118595A (en) Crossovers and method of fabrication
JP2004500719A (ja) 電子デバイス及び電子デバイスの作製方法
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
US20060180899A1 (en) Semiconductive chip device having insulating coating layer and method of manfacturing the same
KR100444888B1 (ko) 칩타입 바리스터 및 그 제조방법
JP3549017B2 (ja) フリップチップ実装方法
JP3840043B2 (ja) 感光性ソルダーレジスト層およびそれを用いた配線基板ならびに電子部品モジュール
JPH09167890A (ja) はんだペーストおよびはんだ付け方法並びにはんだ付け装置
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
CN113923878A (zh) 一种厚铜线路板阻焊工艺制作方法及线路板
JP3567144B2 (ja) チップ形抵抗器およびその製造方法
JPH0536341A (ja) チツプ型ヒユーズの製造法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP2007281112A (ja) 静電気対策部品の製造方法
JPH06132617A (ja) プリント回路基板及びその製造方法
KR100903967B1 (ko) 폴리머 후막 저항체 형성 방법
KR100769455B1 (ko) 감광성 저항용 페이스트로 내장형 저항체를 형성하는 방법
JPH0831603A (ja) 角形薄膜チップ抵抗器およびその製造方法
JPH06152114A (ja) 電気回路配線基板及びその製造方法並びに電気回路装置
JP3926335B2 (ja) フリップチップ実装体およびそのための回路基板
JPH04318993A (ja) プリント配線板およびその製造方法
KR100690354B1 (ko) 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터
JPH0745931A (ja) 微細配線の形成方法及び該方法に用いられる導体ペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee