JP2007281112A - 静電気対策部品の製造方法 - Google Patents
静電気対策部品の製造方法 Download PDFInfo
- Publication number
- JP2007281112A JP2007281112A JP2006103777A JP2006103777A JP2007281112A JP 2007281112 A JP2007281112 A JP 2007281112A JP 2006103777 A JP2006103777 A JP 2006103777A JP 2006103777 A JP2006103777 A JP 2006103777A JP 2007281112 A JP2007281112 A JP 2007281112A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist
- etching
- extraction electrodes
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】本発明は、過電圧保護効果のばらつきの小さい静電気対策部品が得られる静電気対策部品の製造方法を提供することを目的とするものである。
【解決手段】セラミック基材1の上面にチタン薄膜7と銅薄膜8を形成する工程と、前記銅薄膜8の上面にレジスト9を塗布する工程と、前記チタン薄膜7と銅薄膜8で少なくとも一対の対向する引出電極となるようなパターンで形成できるように前記レジスト9に露光を施す工程と、前記レジスト9を除去する現像工程と、前記レジスト9が除去された部分のチタン薄膜7と銅薄膜8を除去して引出電極間にギャップ10を形成するエッチング工程と、前記引出電極間のギャップ10に過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設け、さらに、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けたものである。
【選択図】図3
【解決手段】セラミック基材1の上面にチタン薄膜7と銅薄膜8を形成する工程と、前記銅薄膜8の上面にレジスト9を塗布する工程と、前記チタン薄膜7と銅薄膜8で少なくとも一対の対向する引出電極となるようなパターンで形成できるように前記レジスト9に露光を施す工程と、前記レジスト9を除去する現像工程と、前記レジスト9が除去された部分のチタン薄膜7と銅薄膜8を除去して引出電極間にギャップ10を形成するエッチング工程と、前記引出電極間のギャップ10に過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設け、さらに、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けたものである。
【選択図】図3
Description
本発明は、電子機器を静電気から保護する静電気対策部品の製造方法に関するものである。
近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器に用いられる電子部品の小型化も急速に進んでいる。しかしながら、その反面、この小型化に伴って電子機器や電子部品の耐電圧は低下し、これにより、人体と電子機器の端子が接触した時に発生する静電気パルスによって機器内部の電気回路が破壊するのが増えてきている。これは静電気パルスによって1ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧が機器内部の電気回路に印加されるからである。
従来においては、このような静電気パルスへの対策として、静電気が入るラインとグランド間に対策部品を設ける方法がとられているが、近年では信号ラインの信号周波数が数百Mbps以上といった高速化が進んでおり、前記した対策部品の浮遊容量が大きい場合には信号品質が劣るため、より小さい方が好ましく、したがって、数百Mbps以上の伝送速度になると1pF以下の低静電容量の対策部品が必要になってくるものである。
このような高速伝送ラインでの静電気対策として、従来においては、対向するギャップ電極の間に過電圧保護材料を充填するタイプの静電気対策部品が提案されている。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特表2002−538601号公報
上記した対向するギャップ電極の間に過電圧保護材料を充填するタイプの静電気対策部品は、アルミナ等のセラミック基材上に対向するように少なくとも2つの引出電極を形成し、その後、この引出電極を覆うように過電圧保護材料層をスクリーン印刷等によって形成し、その上に保護樹脂を印刷し、さらにその後、前記引出電極と電気的に接続される端子電極を前記セラミック基材の端部に形成することにより作成していた。
また、従来においては、対向する引出電極を形成する場合、アルミナ等のセラミック基材上に金属薄膜をスパッタ等で形成し、そしてこの金属薄膜上にレジストを塗布し、その後、フォトマスクを用いてレジストに露光を施し、この露光された部分を現像液で除去し、そして露出した金属薄膜をエッチング液で除去し、さらに剥離液で前記レジストを除去することにより対向する引出電極を形成していた。
ここで対向する引出電極のギャップは、静電気対策部品としての過電圧保護効果に影響する要因の一つとなっているもので、このギャップが広くなると過電圧保護効果が小さくなることが知られている。
上記した従来の製造方法においては、現像やエッチングの時間が長くなると引出電極間のギャップが大きくなりすぎて過電圧保護効果が小さくなってしまう。一方、引出電極間のギャップを小さくしようとして現像やエッチングの時間を短くすると引出電極間が短絡してしまうという問題点を有していた。
本発明は上記従来の課題を解決するもので、過電圧保護効果のばらつきの小さい静電気対策部品が得られる静電気対策部品の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設けたもので、この製造方法によれば、現像工程の前に現像時間決定のための先行現像工程を設けているため、この先行現像工程の結果を踏まえて現像時間を適切に判断することができ、これにより、現像後のレジストパターンのギャップを適正値に制御して対向する引出電極のギャップも適正値に容易に制御できるため、過電圧保護効果のばらつきの小さい静電気対策部品が得られるという作用効果を有するものである。
本発明の請求項2に記載の発明は、セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けたもので、この製造方法によれば、エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けているため、この先行エッチング工程の結果を踏まえてエッチング時間を適切に判断することができ、これにより、対向する引出電極のギャップを適正値に容易に制御できるため、過電圧保護効果のばらつきの小さい静電気対策部品が得られるという作用効果を有するものである。
本発明の請求項3に記載の発明は、セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設け、さらに、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けたもので、この製造方法によれば、現像工程の前に現像時間決定のための先行現像工程を設け、さらに、エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けているため、この先行現像工程と先行エッチング工程の結果を踏まえて現像時間とエッチング時間を適切に判断することができ、これにより、対向する引出電極のギャップを適正値に容易に制御できるため、過電圧保護効果のばらつきの小さい静電気対策部品が得られるという作用効果を有するものである。
以上のように本発明の静電気対策部品の製造方法によれば、現像工程の前に設けられる現像時間決定のための先行現像工程と、エッチング工程の前に設けられるエッチング時間決定のための先行エッチング工程のいずれか一方、もしくは両方を備えているため、対向する引出電極間のギャップを適正値に容易に制御することができ、これにより、過電圧保護効果のばらつきの小さい静電気対策部品が得られるという優れた効果を奏するものである。
以下、本発明の一実施の形態における静電気対策部品の製造方法について、図面を参照しながら説明する。
図1は本発明の一実施の形態における静電気対策部品の断面図、図2(a)(b)は本発明の一実施の形態における静電気対策部品の製造方法と従来の静電気対策部品の製造方法を示すフローチャート、図3(a)〜(g)および図4(a)〜(g)は本発明の一実施の形態における静電気対策部品の製造方法を示す製造工程断面図および製造工程平面図である。
図1において、1はセラミック基材、2は対向する引出電極、3は過電圧保護材料層、4は中間層、5は保護樹脂層、6は端子電極である。
この図1に示すように、本発明の一実施の形態における静電気対策部品は、アルミナ等の誘電率が50以下、好ましくは10以下の低誘電率材料を用いたセラミック基材1上に、二つの引出電極2を所定の間隔で対向するように形成し、そして二つの引出電極2の一部と二つの引出電極2間を覆うように少なくとも金属粉とシリコーン系樹脂からなる過電圧保護材料層3を設け、さらにこの過電圧保護材料層3の上に、この過電圧保護材料層3を覆うように少なくとも一種類以上の絶縁体粉とシリコーン系樹脂からなる中間層4を形成し、さらにその後、この中間層4の上に、この中間層4を完全に覆うように保護樹脂層5を形成し、そして最後にセラミック基材1の両端部に前記二つの引出電極2と電気的に接続される端子電極6を形成することによって構成している。
次に、本発明の一実施の形態における静電気対策部品の製造方法について説明する。
まず、図3(a)および図4(a)に示すように、アルミナ等の誘電率が50以下、好ましくは10以下の低誘電率材料を900〜1300℃で焼成することにより得られたセラミック基材1を準備する。
次に、図3(b)および図4(b)に示すように、セラミック基材1の上面にチタンをスパッタで10〜50nmの厚みで着膜してチタン薄膜7を形成し、その後、このチタン薄膜7の上面に銅を250〜2000nmの厚みで着膜して銅薄膜8を形成することにより、チタンと銅の2層構造からなる金属薄膜を形成する。ここで、銅薄膜8の形成に先立ってチタン薄膜7をスパッタで形成するのは、セラミック基材1と金属薄膜との密着力を高めるためである{図2(a)の金属薄膜形成工程}。
次に、図3(c)および図4(c)に示すように、銅薄膜8の上面全体にロールコーターを用いて半導体製造用のフォトレジストからなるレジスト9を塗布して乾燥させる。この場合、レジスト9の乾燥温度は85℃で乾燥時間は5〜15分である。また乾燥後のレジスト9の厚みは2.5〜3.5μmである。使用するレジストは通常は露光された部分が除去されるポジレジストであるが、ネガレジストを用いても問題はない{図2(a)のレジスト塗布乾燥工程}。
次に、図3(d)および図4(d)に示すように、フォトマスク(図示せず)をレジスト9の上に配置し、フォトマスク(図示せず)の上から照度15±1mW/cm2のUVランプを使って露光する。ここで、フォトマスク(図示せず)に形成されている引出電極間のギャップ10は5μmで、露光量が50±5mJ/cm2の範囲に収まるように照度と露光時間を固定している{図2(a)の露光工程}。
次に、露光工程の終わったセラミック基材1を現像してレジスト9の不要部分を除去する現像工程を行う。この場合、本発明の一実施の形態は、現像工程の実施に先立って現像時間を決定するための先行現像工程を実施している点を特徴としているものである。この先行現像工程では現像時間を数種類設定し、それぞれの条件において先行現像工程実施後のレジストパターン間のギャップ10の距離を測定するとともにレジストパターン間のギャップ10にレジストが残留しているか否かを確認する{図2(a)の先行現像工程}。
(表1)は先行現像工程において現像時間を20秒、30秒、40秒という具合に変化させた場合における現像後のレジストパターン間のギャップおよび外観状態を示したデータである。ここで現像時間が20秒の場合は、レジストパターン間のギャップは5.5μmであるが、このレジストパターン間のギャップにはレジストが除去されずに部分的に残留しているため、この状態でエッチングを施してもレジストが残留している部分の金属薄膜が除去されずに電極間のショート不良が発生する可能性が極めて高くなる。一方、現像時間30秒と40秒の場合はいずれもレジストパターン間のギャップにレジストの残留がないため、電極間のショート不良の発生は起こり難いが、その中でも特にレジストパターン間のギャップの小さい方が過電圧保護効果が大きくなる(抑制ピーク電圧が低くなる)ため、レジストパターン間のギャップがより小さく、かつレジストがレジストパターン間のギャップに残留しない現像条件、すなわち現像時間30秒を本現像の条件として設定する{図2(a)の本現像工程}。
なお、最適な現像時間は現像液の液温や濃度、劣化状態のばらつきによって変化するものであるが、現像後のレジストパターン間のギャップの狙い値は6μmであり、さらに現像時間を20秒延ばすとレジストパターン間のギャップが約1μm広がることがわかっているため、先行現像の条件として概ね3水準実施すれば、本現像の条件を決定できるものである。
なお、上記のように先行現像結果を踏まえて本現像条件を決定するのは、露光工程まで終了した一連の仕掛り品ロット毎に適宜行うようにし、現像液の劣化等の工程ばらつきの影響を極力受けないように注意する必要がある。本現像工程を概ね200枚処理した段階で、先行現像工程を実施し現像条件を再設定するのが好ましい。
次に、現像工程を終えてレジスト9が所望のパターンに形成されたセラミック基材1に、レジスト9とセラミック基材1の密着強度を高めるために85〜100℃で15分〜25分間熱処理を施す{図2(a)のポストベーク工程}。
次に、図3(e)および図4(e)に示すように、ポストベーク処理を施してレジスト9との密着性を高めたセラミック基材1を過硫酸アンモニウム水溶液に浸漬して銅薄膜8を溶解する第1のエッチング工程を実施する。この場合、本発明の一実施の形態は、第1のエッチング工程の実施に先立ってエッチング時間を決定するための先行エッチング工程を実施している点を特徴としているものである。この先行エッチング工程ではエッチング時間を数種類設定し、それぞれの条件において先行エッチング工程実施後の引出電極間のギャップ10の距離を測定するとともに、引出電極間のギャップ10に銅薄膜8が残留しているか否かを確認する{図2(a)の先行エッチング工程}。
(表2)は先行エッチング工程においてエッチング時間を3.5分、4.0分、4.5分、5.0分という具合に変化させた場合におけるエッチング後の引出電極間のギャップおよび外観状態を示したデータである。ここでエッチング時間が3.5分の場合は、引出電極間のギャップは8.1μmであるが、引出電極の間に銅薄膜8が残留しているため、引出電極の間は短絡しているものである。またエッチング時間が4.0分の場合は、引出電極間のギャップは8.7μmであるが、この場合も、引出電極の間に銅薄膜8が残留しているため、引出電極の間が短絡する可能性が極めて高いものである。
一方、エッチング時間が4.5分と5.0分の場合は、いずれも引出電極の間に銅薄膜8の残留がないため、引出電極の間が短絡する可能性は少ないが、引出電極間のギャップの小さい方が過電圧保護効果は大きくなる(抑制ピーク電圧は低くなる)ため、引出電極間のギャップがより小さく、かつ銅薄膜8が引出電極の間に残留していないエッチング条件、すなわちエッチング時間4.5分を第1のエッチング(本エッチング)条件として設定した。最適なエッチング時間はエッチング液の液温や濃度、劣化状態のばらつきによって変化するものであるが、エッチング後の引出電極間のギャップの狙い値は10μmであり、さらにエッチング時間を1分延ばすと引出電極間のギャップが約2μm広がることがわかっているため、先行エッチングの条件として概ね3水準実施すれば、第1のエッチング条件を決定できるものである。
なお、上記のように先行エッチング結果を踏まえて第1のエッチング条件を決定するのは、ポストベーク工程まで終了した一連の仕掛り品ロット毎に適宜行うようにし、エッチング液の劣化等の工程ばらつきの影響を極力受けないように注意する必要がある。第1のエッチング工程を概ね200枚処理した段階で、先行エッチング工程を実施して第1のエッチング条件を再設定するのが好ましい。
また、先行エッチングで決めた時間で第1のエッチングを実施した後には、引出電極間のギャップ10に銅薄膜8が残留していないかどうかを念のため確認し、銅薄膜8が残留している場合は15〜30秒の追加エッチングを行って引出電極間のギャップ10に残留した銅薄膜8を完全に除去しておく{図2(a)の第1のエッチング工程}。
次に、図3(f)および図4(f)に示すように、第1のエッチング工程で銅薄膜8が除去されて所望のパターンが形成されたセラミック基材1をアルカリ性水溶液に30〜60秒浸漬してチタン薄膜7を除去する第2のエッチング工程を実施する。この場合、第2のエッチング工程で用いるEDTA、水、過酸化水素および水酸化アンモニウムからなるアルカリ性のエッチング液では、チタン薄膜7のみを溶解して銅薄膜8は溶解しないため、第2のエッチング工程においては第1のエッチング工程で実施したような先行エッチング工程を設ける必要はないものである{図2(a)の第2のエッチング工程}。
次に、図3(g)および図4(g)に示すように、フォトレジスト用の剥離液を用いてレジスト9を剥離することにより金属薄膜(チタン薄膜7と銅薄膜8)からなる引出電極2が形成されるセラミック基材1を得るレジスト剥離工程を実施する。そしてこのレジスト剥離工程を実施した後、図2のフローチャートに示すように、過電圧保護材料層形成工程、中間層形成工程、保護樹脂層形成工程、端子電極形成工程、特性検査工程を経て、図1に示す構成の静電気対策部品が完成するものである。
ここで前記過電圧保護材料層形成工程は、以下の手順により実施されるものである。
平均粒径が0.3〜10μmで球状のNi,Al,Ag,Pd,Cu等のいずれかからなる金属粉とメチルシリコーン等のシリコーン系樹脂の混合物に適当な有機溶剤を加え、これらを3本ロールミルにより混練・分散させることによって、過電圧保護材料ペーストを作製する。そしてこの過電圧保護材料ペーストをスクリーン印刷法を用いて5〜50μmの厚みで印刷し、かつ150℃で5〜15分間乾燥させることにより過電圧保護材料層3を形成する。この場合、過電圧保護材料層3は、図1に示す対向する二つの引出電極2の一部と、対向する二つの引出電極2間を覆うようにパターン形成されるものである。
また、前記中間層形成工程は、以下の手順により実施されるものである。
平均粒径が0.3〜10μmのAl2O3,SiO2,MgOあるいはこれらの複合酸化物等からなる絶縁体粉とメチルシリコーン等のシリコーン系樹脂の混合物に適当な有機溶剤を加え、これらを3本ロールミルにより混練・分散させることによって、中間層用ペーストを作製する。そしてこの中間層用ペーストを、図1に示すようにスクリーン印刷法を用いて5〜50μmの厚みで前記過電圧保護材料層3を覆うように、とりわけ対向する二つの引出電極2間の上部に位置する過電圧保護材料層3を完全に覆うように印刷し、かつ150℃で5〜15分間乾燥させることにより中間層4を形成する。
そしてまた、前記保護樹脂層形成工程は、以下の手順により実施されるものである。
図1に示すように、中間層4を完全に覆い、かつ両端に引出電極2の端部が残った状態となるように、エポキシ樹脂、フェノール樹脂等からなる保護樹脂ペーストをスクリーン印刷法を用いて10〜100μmの厚みで印刷し、かつ150℃で5〜15分間乾燥させ、その後、150〜200℃で15〜60分間硬化させることにより、保護樹脂層5を形成する。
さらに、前記端子電極形成工程は、以下の手順により実施されるものである。
図1に示すように、引出電極2の端部と電気的に接続されるように、Ag等の金属粉とエポキシ樹脂等の硬化用樹脂からなる電極ペーストを塗布して乾燥させ、かつ硬化させることによりセラミック基材1の両端部に端子電極6を形成する。
最後に、端子電極6にめっきを施し特性検査を行うことにより、本発明の一実施の形態における静電気対策部品が得られるものである。
ここで、本発明の一実施の形態における静電気対策部品と従来の静電気対策部品との特性を比較した結果を(表3)に示す。なお、(表3)のデータはそれぞれの条件において静電気対策部品を1000個作成して、各々のデータの平均値を示した結果である。また、静電気試験の条件はIEC61000人体モデル試験に準拠(放電抵抗:330Ω、放電容量:150pF、印加電圧:8kV)して実施した。
(表3)から明らかなように、引出電極間のギャップが大きくなると、過電圧保護効果は小さくなる。すなわち、静電気対策部品に静電気パルスを印加した時の静電気対策部品にかかる電圧は高くなるものである。従来例1では、引出電極間のギャップが15.4μmの場合、絶縁抵抗不良率は0.2%と低いものの、静電気の抑制ピーク電圧が530Vという具合に高く、規格の500Vを超えているため、量産条件として採用できないものである。
一方、引出電極間のギャップが小さくなると、過電圧保護効果は大きいが、引出電極間のギャップを規格値よりも小さくしようとすると基板内で引出電極間が短絡したり、引出電極間に金属薄膜が残留するものが発生するため、製品としての歩留まりが悪化したり、静電気印加時の絶縁抵抗が劣化する弊害がある。従来例2では、引出電極間のギャップが7.9μmの場合、静電気の抑制ピーク電圧は290Vと低いものの、絶縁抵抗不良率が60.3%という具合に高く、製品歩留まりが極端に悪いため、量産条件として採用できないものである。
したがって、絶縁抵抗不良率と静電気抑制ピーク電圧の両者の特性を満足する量産条件としては、先行現像工程と先行エッチング工程のいずれか一方、もしくは両方を備えた条件であることが必要となり、特に、先行現像工程と先行エッチング工程の両者を備えた条件では、絶縁抵抗不良率が0.4%で、かつ静電気の抑制ピーク電圧も345Vという具合に低いため、量産条件として極めて良好な結果が得られるものである。
本発明に係る静電気対策部品の製造方法は、現像工程の前に現像時間決定のための先行現像工程を設けたり、またエッチング工程の前にエッチング時間決定のための先行エッチング工程を設けたりしているため、対向する引出電極間のギャップを適正値に容易に制御することができるものであり、特に過電圧保護効果のばらつきの小さいものが要求される静電気対策部品に適用することにより有用となるものである。
1 セラミック基材
7 チタン薄膜
8 銅薄膜
9 レジスト
10 ギャップ
7 チタン薄膜
8 銅薄膜
9 レジスト
10 ギャップ
Claims (3)
- セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設けた静電気対策部品の製造方法。
- セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けた静電気対策部品の製造方法。
- セラミック基材の上面に金属薄膜を形成する工程と、前記金属薄膜の上面にレジストを塗布する工程と、前記金属薄膜で少なくとも一対の対向する引出電極となるようなパターンを形成できるように前記レジストに露光を施す工程と、前記レジストを除去する現像工程と、前記レジストが除去された部分の金属薄膜を除去して引出電極間にギャップを形成するエッチング工程と、前記引出電極間のギャップに過電圧保護材料を塗布する工程とを備え、前記現像工程の前に現像時間決定のための先行現像工程を設け、さらに、前記エッチング工程の前にエッチング時間決定のための先行エッチング工程を設けた静電気対策部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103777A JP2007281112A (ja) | 2006-04-05 | 2006-04-05 | 静電気対策部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103777A JP2007281112A (ja) | 2006-04-05 | 2006-04-05 | 静電気対策部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281112A true JP2007281112A (ja) | 2007-10-25 |
Family
ID=38682274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006103777A Pending JP2007281112A (ja) | 2006-04-05 | 2006-04-05 | 静電気対策部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281112A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258316A (ja) * | 2009-04-28 | 2010-11-11 | Murata Mfg Co Ltd | 過電流保護材料および静電気対策部品 |
CN105575573A (zh) * | 2015-12-18 | 2016-05-11 | 深圳顺络电子股份有限公司 | 一种多层片式压敏电阻器及其制备方法 |
-
2006
- 2006-04-05 JP JP2006103777A patent/JP2007281112A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258316A (ja) * | 2009-04-28 | 2010-11-11 | Murata Mfg Co Ltd | 過電流保護材料および静電気対策部品 |
CN105575573A (zh) * | 2015-12-18 | 2016-05-11 | 深圳顺络电子股份有限公司 | 一种多层片式压敏电阻器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8345404B2 (en) | Anti-static part and its manufacturing method | |
JP2007265713A (ja) | 静電気保護材料ペーストおよびそれを用いた静電気対策部品 | |
US7903385B2 (en) | Static electricity control part and process for manufacturing the same | |
JP2011114286A (ja) | 導電性パターン付き基板の製造方法 | |
JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
JP2007281112A (ja) | 静電気対策部品の製造方法 | |
JP3651298B2 (ja) | 感光性絶縁体ペースト及び厚膜多層回路基板 | |
JP2009152348A (ja) | 静電気対策部品 | |
JP2007081012A (ja) | 静電気対策部品の特性検査方法 | |
KR101922185B1 (ko) | 휴대용 전자 부품 및 그 제조 방법 | |
JP4154913B2 (ja) | 電子部品およびその製造方法 | |
JP2010027636A (ja) | 静電気対策部品 | |
TWI411366B (zh) | 高密度通孔的塞孔方法 | |
US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
KR100444888B1 (ko) | 칩타입 바리스터 및 그 제조방법 | |
KR101481464B1 (ko) | 금속 패턴 형성 방법 | |
KR20190033627A (ko) | 회로 기판 및 그 형성 방법 | |
US9099861B2 (en) | Over-voltage protection device and method for preparing the same | |
JP2009147129A (ja) | 配線基板及びその製造方法 | |
JP2014038145A (ja) | 積層電子部品の製造方法 | |
JP4660991B2 (ja) | 感光性導電ペースト及び電子部品 | |
JP2003324027A (ja) | 積層型電子部品の製造方法 | |
JP2006253606A (ja) | セラミックグリーンシートの製造方法及びセラミック電子部品の製造方法 | |
JP2017157597A (ja) | 配線基板及びその製造方法 | |
CN115802630A (zh) | 具有电金手指及引线的电路板制作工艺 |