KR100434157B1 - 정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치 - Google Patents

정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치 Download PDF

Info

Publication number
KR100434157B1
KR100434157B1 KR10-2001-0026610A KR20010026610A KR100434157B1 KR 100434157 B1 KR100434157 B1 KR 100434157B1 KR 20010026610 A KR20010026610 A KR 20010026610A KR 100434157 B1 KR100434157 B1 KR 100434157B1
Authority
KR
South Korea
Prior art keywords
adsorption
plate
pair
voltage
electrodes
Prior art date
Application number
KR10-2001-0026610A
Other languages
English (en)
Other versions
KR20020005408A (ko
Inventor
야마구치노부오
Original Assignee
아넬바 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아넬바 가부시기가이샤 filed Critical 아넬바 가부시기가이샤
Publication of KR20020005408A publication Critical patent/KR20020005408A/ko
Application granted granted Critical
Publication of KR100434157B1 publication Critical patent/KR100434157B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

본원 발명은 판상 대상물에 대한 하전 입자의 혼입을 억제할 수 있는 실용적인 구성을 제공하는 것을 과제로 한다.
본원 발명은 표면이 흡착면인 유전체 블록(22) 내에 설치된 한쌍의 흡착 전극(23, 24)에 흡착 전원(3)이 전압을 인가하여 흡착면에 정전기를 유발시킴으로써, 판상 대상물(9)이 정전 흡착된다. 흡착 전원(3)은 각 흡착 전극(23, 24)의 각각에 대한 인가 전압을 독립적으로 제어함으로써 판상 대상물(9)의 표면 전위를 조절한다. 이 조절에 의해, 판상 대상물(9)에 대한 하전 입자의 입사를 억제하면서 판상 대상물(9)의 표면에 처리를 실행한다. 흡착 전원(3)을 제어하는 제어부(6)는 각 흡착 전극(23, 24)에 인가하는 전압을 각각 변화시키면서 판상 대상물(9)의 표면 전위를 미리 측정하여 얻어진 데이터를 기억부(62)에 기억시키고 있으며, 이 데이터에 따라 선택된 패턴에 의해 흡착 전원(3)을 제어한다.

Description

정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치{ELECTROSTATIC ATTRACTION MECHANISM, SURFACE PROCESSING METHOD AND SURFACE PROCESSING DEVICE}
본원 발명은 판상 대상물을 정전기에 의해 흡착하는 정전 흡착 기구 및 이러한 정전 흡착 기구에 의해 판상 대상물을 유지하여 판상 대상물의 표면에 소정 처리를 실행하는 표면 처리에 관한 것이다.
정전기에 의해 판상 대상물을 흡착하는 정전 흡착 기구는, 판상 대상물에 대하여 손상을 주지 않고 판상 대상물의 위치를 자동적으로 유지하는 기술로서 다용(多用)되고 있다. 특히, LSI 등의 전자 디바이스를 제조할 때에 사용되는 각종 표면 처리 장치에서는, 처리 대상인 반도체 웨이퍼를 소정 위치에서 유지하는 기술로서정전 흡착 기술이 다용되고 있다.
도 5는 종래의 정전 흡착 기구를 구비한 표면 처리 장치의 개략 구성을 나타내는 도면이다. 표면 처리 장치는 판상 대상물(9)을 소정 분위기에서 처리하기 위해, 처리 챔버(1)와, 처리 챔버(1) 내를 배기시키는 배기계(11)와, 처리 챔버(1) 내에 소정의 프로세스 가스를 도입하는 프로세스 가스 도입계(12)를 갖고 있다. 그리고, 판상 대상물(9)을 처리 챔버(1) 내의 소정 위치에 유지하기 위해, 정전 흡착 기구를 구비하고 있다.
정전 흡착 기구는 처리 챔버(1) 내에 설치된 정전 흡착 스테이지(2)와 정전 흡착 스테이지(2)에 정전 흡착용의 전압을 인가하는 흡착 전원(3)으로 되어 있다. 정전 흡착 스테이지(2)는 스테이지 본체(21)와, 스테이지 본체(21)에 고정된 유전체 블록(22)과, 유전체 블록(22) 내에 설치한 한쌍의 흡착 전극(23, 24)으로 이루어진 구성이다.
흡착 전원(3)은 한쌍의 흡착 전극(23, 24) 사이에 직류 전압을 인가하도록 되어 있다. 한쌍의 흡착 전극(23, 24)에 전압이 인가되면, 유전체 블록(22)이 유전 분극하여 표면에 정전기가 유발되어 판상 대상물(9)이 정전 흡착된다.
상술한 표면 처리 장치에서는 판상 대상물에 대한 하전 입자의 혼입이 문제로 되는 경우가 있다. 특히, 스퍼터링 장치, 플라즈마 CVD 장치, 플라즈마 에칭 장치 등과 같이, 처리 챔버 내에 플라즈마를 형성하여 처리하는 장치에서는 플라즈마를 구성하는 이온 또는 전자가 판상 대상물에 입사하여 문제로 되는 경우가 있다.
상기 문제를 스퍼터링 장치를 예로 들어 구체적으로 설명한다. 스퍼터링 장치에서는 타겟을 통하여 전계를 설정함으로써 처리 챔버 내에 스퍼터링 방전을 발생시키고, 스퍼터링 방전의 과정에서 타겟으로부터 방출된 입자(이하, 스퍼터링 입자)를 판상 대상물의 표면에 도달시켜 소정 박막을 판상 대상물의 표면에 형성한다. 이 스퍼터링 방전 시, 처리 챔버 내에는 다양한 하전 입자가 존재하고 있다. 구체적으로는, 플라즈마를 구성하는 프로세스 가스의 이온 또는 전자, 이온 입사에 의해 스퍼터링 입자와 함께 타겟으로부터 방출된 2차 전자, 플라즈마 중에서 이온화된 스퍼터링 입자(이온화 스퍼터링 입자) 등이다.
예를 들면, 판상 대상물의 표면에 이미 절연막이 형성되어 있고 그 표면에 도전막을 형성하는 경우, 또는 판상 대상물의 표면에 절연막을 형성하는 경우, 그러한 절연막 중에 하전 입자가 혼입되면, 절연막의 절연 파괴 내압이 저하되는 문제가 있다. 그리고, 절연막 중에 다량의 하전 입자가 축적되기 때문에, 절연막에 절연 파괴가 발생하여 제품 불량의 원인이 된다.
본원 발명은 이러한 과제를 해결하기 위해 안출된 것으로, 판상 대상물에 대한 하전 입자의 혼입을 억제할 수 있는 실용적인 구성을 제공하는 기술적 의의가 있다.
도 1은 본원 발명의 실시형태에 따른 정전 흡착 기구의 개략 구성을 나타내는 도면.
도 2는 제 1 실시형태에 따른 표면 처리 장치의 개략 구성을 나타내는 도면.
도 3은 판상 대상물(9)의 표면 전위 조절에 의한 하전 입자 입사 억제의 효과에 대해서 확인한 실험에 사용된 정전 흡착 스테이지(2)의 평면 단면 개략도.
도 4는 제 2 실시형태에 따른 표면 처리 장치의 개략 구성을 나타내는 도면.
도 5는 종래의 정전 흡착 기구를 구비한 표면 처리 장치의 개략 구성을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 처리 챔버(chamber)
2 : 정전 흡착 스테이지(stage)
3 : 흡착 전원
5 : 승강 핀
6 : 제어부
9 : 판상 대상물
11 : 배기계(排氣系)
12 : 가스 도입계
21 : 스테이지 본체
22 : 유전체 블록
23, 24 : 흡착 전극
41 : 타겟(target)
42 : 스퍼터링(sputtering) 전원
43 : 자석 유니트
62 기억부
상기 과제를 해결하기 위해, 본원의 청구항 1에 기재된 발명은, 표면이 흡착면인 유전체 블록과, 유전체 블록 내에 설치된 한쌍 또는 복수쌍의 흡착 전극과, 흡착 전극에 전압을 인가하여 흡착면에 정전기를 유발시켜 판상 대상물을 정전 흡착하는 흡착 전원으로 이루어진 정전 흡착 기구로서, 흡착 전원은 상기 쌍을 구성하는 흡착 전극의 각각에 대한 인가 전압을 독립적으로 제어함으로써 판상 대상물의 표면 전위를 조절할 수 있는 구성을 갖는다.
또한, 상기 과제를 해결하기 위해, 청구항 2에 기재된 발명은, 유전체 블록 내에 설치된 한쌍 또는 복수쌍의 흡착 전극에 전압을 인가하여 흡착면에 정전기를 유발시켜 판상 대상물을 정전 흡착함으로써 처리 챔버 내의 소정 위치에 판상 대상물을 유지하면서, 그 판상 대상물의 표면에 소정 처리를 실행하는 표면 처리 방법으로서, 상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극의 각각에 대한 인가 전압을 독립적으로 제어함으로써 판상 대상물의 표면 전위를 조절하고, 이 조절에 의해 판상 대상물에 대한 하전 입자의 입사를 억제하면서 처리하는 구성을 갖는다.
또한, 상기 과제를 해결하기 위해, 청구항 3에 기재된 발명은, 상기 청구항 2의 구성에 있어서, 상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극에 인가하는 전압을 각각 변화시키면서 판상 대상물의 표면 전위를 미리 측정하여 인가 전압과 표면 전위와의 관계를 특정하고, 이 관계에 따라 각 흡착 전극에 인가하는 전압을 제어하면서 처리하는 구성을 갖는다.
또한, 상기 과제를 해결하기 위해, 청구항 4에 기재된 발명은, 내부에서 판상 대상물의 표면에 소정 처리가 실행되는 처리 챔버와, 처리 챔버 내의 소정 위치에 판상 대상물을 유지하는 수단으로서 청구항 1에 기재된 정전 흡착 기구를 구비하고 있고, 판상 대상물에 대한 하전 입자의 입사를 억제하도록 상기 흡착 전원을 제어하는 제어부를 구비하고 있는 구성을 갖는다.
또한, 상기 과제를 해결하기 위해, 청구항 5에 기재된 발명은, 상기 청구항 4의 구성에 있어서, 상기 제어부는 기억부를 갖고 있고, 이 기억부에는 상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극에 인가하는 전압을 각각 변화시키면서 판상 대상물의 표면 전위를 미리 측정하여 얻어진 인가 전압과 표면 전위와의 관계의 데이터인 대응 테이블이 기억되어 있으며, 제어부는 이 대응 테이블에 따라 선택된 인가 전압의 패턴에 의해 상기 흡착 전원을 제어하는 구성을 갖는다.
이하, 본원 발명의 실시형태에 대해서 설명한다.
도 1은 본원 발명의 실시형태에 따른 정전 흡착 기구의 개략 구성을 나타내는 도면이다. 도 1에 나타낸 정전 흡착 기구도 종래와 동일하게 정전 흡착 스테이지(2)와 정전 흡착 스테이지(2)에 정전 흡착용의 전압을 인가하는 흡착 전원(3)으로 되어 있다. 정전 흡착 스테이지(2)는 스테이지 본체(21)와, 스테이지 본체(21)에 고정된 유전체 블록(22)과, 유전체 블록(22) 내에 설치한 한쌍의 흡착 전극(23, 24)으로 이루어진 구성이다.
스테이지 본체(21)는 스테인레스 또는 알루미늄 등의 금속제이다. 유전체 블록(22)은 알루미나 등의 유전체제이다. 한쌍의 흡착 전극(23, 24)은 흡착되는 판상 대상물(9)에 평행한 자세로 되도록 설치된 판상이다.
또한, 판상 대상물(9)의 온도 제어 등의 목적을 위해, 판상 대상물(9)과 정전 흡착 스테이지(2)와의 사이에서 열 교환하는 기능이 구비되는 경우가 있다. 예를 들면, 표면 처리 장치에서는 처리 중의 판상 대상물(9)의 온도를 소정 범위로 유지하기 위해, 정전 흡착 스테이지(2) 내에 히터를 설치하여 이 히터를 마이너스(negative) 피드백(feed-back) 제어하거나, 정전 흡착 스테이지(2) 내의 공동(空洞)에 소정 온도의 냉매를 유통시켜 이 냉매의 온도를 제어하는 경우가 있다.
본 실시형태의 정전 흡착 기구의 큰 특징은, 흡착 전원(3)으로서 한쌍의 흡착 전극(23, 24) 각각에 대한 인가 전압을 독립적으로 제어할 수 있는 것이 사용되고 있는 점이다. 이 구성은 판상 대상물(9)의 표면 전위를 제어하기 위한 것이다. 이하, 이 점을 구체적으로 설명한다.
정전 흡착된 판상 대상물의 표면 전위(보다 정확하게는 피(被)흡착면과는 반대쪽 면의 전위, 이하, 단순히 표면 전위라고 함)에 대해서는, 예를 들어, Electrostatic clamping Applied to Semiconductor Plasma Processing, J. Electrochem. Soc., Vol.140, No.11, Nov. 1993에 설명되어 있다. 상기 문헌에 의하면, 각 흡착 전극(23, 24)의 판상 대상물(9)에 대향한 면(이하, 단순히 대향면이라고 함)의 면적을 S1,S2로 하고, 각 흡착 전극(23, 24)에 인가하는 전압을 V1, V2로 하면, 판상 대상물(9)의 표면 전위 VW는 이하의 식(1)로 주어진다.
VW= (S1·V1+ S2·V2) / (S1+ S2) … 식(1)
식(1)로부터 알 수 있는 것은, 흡착 전극(23, 24)의 표면적 S1,S2이 기지인경우, 임의의 V1,V2를 설정함으로써, 판상 대상물(9)의 표면 전위 VW를 자유롭게 조절할 수 있다는 것이다. 본 실시형태의 장치는 이러한 점을 고려하여, 흡착 전원(3)으로서 한쌍의 흡착 전극(23, 24)에 인가하는 전압을 각각 독립적으로 제어할 수 있는 것을 사용하고 있다. 흡착 전원(3)의 구체적인 구성으로서는, 상용(商用) 교류 입력을 직류 전압으로 변화시키는 DC 컨버터와, DC 컨버터의 출력을 트랜지스터 등의 제어 소자를 사용하여 임의의 직류 전압으로 변환시키는 제어회로 등으로 이루어진 직류 전원회로에 의해 구성할 수 있다. 따라서, 상세한 설명은 생략한다.
다음으로, 표면 처리 장치의 발명의 실시형태에 대해서 설명한다. 표면 처리 장치는 상술한 실시형태의 정전 흡착 기구에 의해 판상 대상물(9)을 유지하여 판상 대상물(9)의 표면에 소정 처리를 실행하는 장치이다. 표면 처리 장치로서는 각종의 것을 채용할 수 있으나, 이하의 설명에서는 일례로서 스퍼터링 장치를 채택한다.
도 2는 제 1 실시형태에 따른 표면 처리 장치의 개략 구성을 나타내는 도면이다. 도 1에 나타낸 장치는 배기계(11)를 갖는 처리 챔버(1)와, 처리 챔버(1) 내에 소정 가스를 도입하는 가스 도입계(12)와, 앞쪽의 피(被)스퍼터링면이 처리 챔버(1) 내에 노출되도록 설치된 타겟(41)과, 타겟(41)을 스퍼터링하기 위한 전력을 타겟(41)에 공급하는 스퍼터링 전원(42)과, 타겟(41)의 뒤쪽에 설치된 자석 유니트(43)와, 스퍼터링에 의해 타겟(41)으로부터 방출된 스퍼터링 입자가 도달하는 처리 챔버(1) 내의 소정 위치에 판상 대상물(9)을 유지하는 정전 흡착 기구를 구비하고 있다.
배기계(11)는 터보(turbo) 분자 펌프 등의 진공 펌프에 의해 처리 챔버(1) 내를 소정의 도달 압력까지 배기시킬 수 있도록 구성되어 있다. 가스 도입계(12)는 아르곤 등의 프로세스 가스가 저장된 봄베(도시 생략)와, 봄베와 처리 챔버(1)를 연결하는 배관 상에 설치된 밸브(121) 또는 유량 조정기(122), 필터(도시 생략) 등으로 이루어진다.
타겟(41)은 판상 부재이고, 그 피(被)스퍼터링면은 정전 흡착 스테이지(2) 상의 판상 대상물(9)과 평행으로 되도록 설치되어 있다. 타겟(41)은 접지 전위인 처리 챔버(1)의 기벽(器壁)에 대하여 절연재(411)를 개재시키면서 기밀하게 접속되어 있다.
자석 유니트(43)는 마그네트론 스퍼터링을 행하기 위해 설치되어 있다. 마그네트론 스퍼터링은 전계에 직교하도록 하여 자계(磁界)를 설정하고, 스퍼터링 방전 시에 전자가 마그네트론 운동하도록 하는 방식의 스퍼터링이다. 전자가 효율적으로 공간을 이동하기 때문에, 스퍼터링 방전의 생성 효율이 높아져 고속의 스퍼터링을 행할 수 있는 장점이 있다. 자석 유니트(43)는 중심 자석(431)과, 이 중심 자석(431)을 둘러싸는 둘레 형상의 주변 자석(432)과, 중심 자석(431)과 주변 자석(432)을 연결하는 요크(yoke)(433)로 구성되어 있다. 중심 자석(431)의 타겟(41) 측의 면과 주변 자석(432)의 타겟(41) 측의 면은 서로 다른 자극(磁極)이 나타나도록 되어 있고, 타겟(41)을 통하여 도 2에 나타낸 바와 같은 활 형상의 자력선이 설정되도록 되어 있다. 자력선의 최하부(最下部)에서는 자계는 전계에 거의직교하여, 마그네트론 방전이 달성되도록 되어 있다.
정전 흡착 기구는 상술한 실시형태의 것과 동일하기 때문에 설명은 생략한다. 정전 흡착 스테이지(2)는 절연재(13)를 개재시켜 처리 챔버(1)의 개구를 기밀하게 폐쇄하도록 설치되어 있다. 또한, 본 실시형태에서는 판상 대상물(9)을 받기 위해, 정전 흡착 스테이지(2) 내에 승강 핀(5)이 설치되어 있다. 승강 핀(5)은 수직의 자세이고, 정전 흡착 스테이지(2)와 동일한 축의 원주 상에 등간격으로 복수 설치되어 있다. 승강 핀은 구동원(51)에 의해 승강하도록 되어 있다. 또한, 도 2에 나타낸 장치는 흡착 전원(3)을 포함한 장치 전체를 제어하는 제어부(6)를 구비하고 있다.
또한, 상술한 바와 같이 한쌍의 흡착 전극(23, 24)에 대한 인가 전압 V1,V2를 제어함으로써, 판상 대상물(9)의 표면 전위는 임의로 조절할 수 있다. 예를 들면, 전자 등의 음전하의 입사를 억제할 경우, 판상 대상물(9)의 표면 전위가 소정의 마이너스 전위로 되도록 V1,V2를 제어한다. 또한, 양전하의 입사를 억제할 경우, 판상 대상물(9)의 표면 전위가 소정의 플러스 전위로 되도록 V1,V2를 제어한다.
상기와 같은 판상 대상물(9)의 표면 전위 조절에 의한 하전 입자 입사 억제의 효과를 확인한 실험의 결과에 대해서 이하에 설명한다.
도 3은 판상 대상물(9)의 표면 전위 조절에 의한 하전 입자 입사 억제의 효과에 대해서 확인한 실험에 사용된 정전 흡착 스테이지(2)의 평면 단면 개략도이다. 도 3에 나타낸 바와 같이, 이 실험에서 사용된 정전 흡착 스테이지(2) 내에는 평면으로부터 보았을 때에 반원형상인 한쌍의 흡착 전극(23, 24)이 설치되어 있다. 2개의 흡착 전극(23, 24)은 동심(同心) 상의 위치에 배치되어 있고, 직선 부분을 평행하게 마주보도록 하여 배치되어 있다. 한쌍의 흡착 전극(23, 24)의 크기는 동일하지 않고, 한쪽이 약간 작다. 한쪽 흡착 전극(23)의 판상 대상물(9)의 대향면 면적을 S1, 다른쪽 흡착 전극(24)의 대향면 면적을 S2로 한다. 실험에서는 S1=14000㎟, S2=17000㎟로 했다. 그리고, 유전체 블록(22)은 직경 200㎜의 원반형상이고, 그 재질은 알루미나이다.
또한, 실험에서는, 직경 314㎜의 Co제 타겟(41)을 사용하여 직경 200㎜의 실리콘 웨이퍼로 이루어진 판상 대상물(9)의 표면에 Co막을 형성했다. 타겟(41)에 대한 인가 전압은 400V 정도의 직류이고, 전력은 0.3㎾ 정도로 했다. 프로세스 가스의 도입량은 40cc/분 정도, 처리 챔버(1) 내의 압력은 10㎩ 정도로 했다. 또한, 하전 입자의 혼입에 의한 절연막의 절연 파괴를 조사하기 위해, 판상 대상물(9)의 표면에 미리 산화실리콘으로 이루어진 절연막을 형성하고, 포토리소그래피에 의해 170개소로 분리했다.
상기 조건으로 Co막을 15㎚ 정도 형성한 후, 판상 대상물(9)을 처리 챔버(1)로부터 꺼내고, 각 개소의 절연막에 차례로 7V의 전압을 인가하여 절연 파괴가 발생하는지의 여부를 조사했다. 그 결과를 이하의 표 1에 나타낸다. 표 1에서 V1은 한쪽 흡착 전극(23)에 인가한 전압, V2는 다른쪽 흡착 전극(24)에 인가한 전압이다.
상기 표 1에 나타낸 바와 같이, 작은 쪽의 흡착 전극(23)에 500V 인가하고 큰 쪽의 흡착 전극(24)에 -500V 인가한 경우에는, 절연 파괴가 발생한 개소는 3개뿐이지만, 작은 쪽의 흡착 전극(23)에 -500V 인가하고 큰 쪽의 흡착 전극(24)에 500V 인가한 경우에는, 170개소 모두 절연 파괴가 발생했다. 이는 작은 쪽의 흡착 전극(23)에 500V 인가하고 큰 쪽의 흡착 전극(24)에 -500V 인가한 경우, 판상 대상물(9)의 표면 전위는 -48V 정도의 마이너스 전위로 되어, 전자의 입사가 충분히 억제되는 것에 대하여, 작은 쪽의 흡착 전극(23)에 -500V 인가하고 큰 쪽의 흡착 전극(24)에 500V 인가한 경우, 판상 대상물(9)의 표면 전위는 반대로 48V 정도의 플러스 전위로 되어, 전자를 끌어당겨 많이 입사시키게 되는 것을 나타내고 있다고 생각된다. 여하간, 이 결과가 나타낸 바와 같이, 한쌍의 흡착 전극(23, 24)에 인가하는 전압을 변화시킴으로써 판상 대상물(9)의 표면 전위를 조절할 수 있고, 이것에 의해 하전 입자의 입사를 억제할 수 있다.
다음으로, 제 1 실시형태의 표면 처리 방법의 설명과 함께, 상기 구성에 따른 제 1 실시형태의 표면 처리 장치의 동작에 대해서 설명한다.
게이트 밸브(도시 생략)를 통하여 판상 대상물(9)이 처리 챔버(1) 내에 반입되고, 승강 핀(5)을 이용하여 정전 흡착 스테이지(2) 상에 배치된다. 흡착 전원(3)이 동작하여, 상술한 바와 같이 판상 대상물(9)은 정전 흡착 스테이지(2) 상에 정전 흡착된다. 이 때, 상술한 바와 같이 한쌍의 흡착 전극(23, 24)에 대한 인가 전압이 제어되고, 그 결과, 판상 대상물(9)의 표면 전위가 원하는 값으로 제어된다. 또한, 필요에 따라, 정전 흡착 스테이지(2) 내에 설치된 온도 제어기구(도시 생략)가 동작하여, 판상 대상물(9)의 온도가 소정 값으로 제어된다. 그리고, 처리 챔버(1) 내는 미리 소정 압력으로 배기되어 있고, 이 상태에서 가스 도입계(12)가 동작하여 소정의 가스가 소정 유량으로 도입된다.
다음으로, 스퍼터링 전원(42)이 동작하여 타겟(41)을 통하여 전계가 설정되고, 스퍼터링 방전이 발생하여 타겟(41)이 스퍼터링된다. 이 스퍼터링에 의해, 타겟(41)의 재료의 박막이 판상 대상물(9)에 형성된다. 박막이 소정 두께에 도달하면, 스퍼터링 전원(42)의 동작을 정지시키는 동시에, 가스 도입계(12)의 동작을 정지시킨다. 그리고, 처리 챔버(1) 내를 다시 배기시킨 후, 판상 대상물(9)을 처리 챔버(1)로부터 꺼낸다.
상기 구성 및 동작에 따른 본 실시형태의 구성에서는, 형성되는 막 또는 판상 대상물(9) 중에 대한 하전 입자의 입사가 억제되기 때문에, 절연막의 절연 파괴 등의 문제가 저감되어 양질(良質)의 제품 산출에 기여할 수 있다.
상기 구성 및 동작에 있어서, 한쌍의 흡착 전극(23, 24)에 대한 인가 전압V1,V2는 판상 대상물(9)의 정전 흡착에 지장이 없는 범위에서 제어하는 것이 바람직하다. 정전 흡착은 한쌍의 흡착 전극(23, 24)에 의해 설정되는 전계에 의해 실행되기 때문에, 전계가 약하면, 즉, 인가 전압 V1,V2에 의해 발생하는 한쌍의 흡착 전극(23, 24)의 전위차가 작으면, 판상 대상물(9)을 충분히 흡착할 수 없는 문제가 생긴다. 따라서, 판상 대상물(9)을 충분히 흡착할 수 있는 범위 내에서 한쌍의 흡착 전극(23, 24)에 대한 인가 전압 V1,V2를 제어하는 것이 바람직하다.
다음으로, 제 2 실시형태의 표면 처리 방법 및 장치에 대해서 설명한다.
도 4는 제 2 실시형태에 따른 표면 처리 장치의 개략 구성을 나타내는 도면이다. 본 실시형태의 장치의 큰 특징은, 상술한 실시형태와 같이, 이미 알고 있는 대향면의 표면적 S1,S2에 의거하여 인가 전압 V1,V2를 제어함으로써 판상 대상물(9)의 표면 전위를 제어하는 것이 아니라, 인가 전압 V1,V2와 미리 실측된 판상 대상물(9)의 표면 전위를 대응시켜 표로 작성한 데이터(이하, 대응 테이블)에 의거하여 인가 전압 V1,V2를 제어하는 점이다.
구체적으로 설명하면, 본 실시형태의 장치도 장치 전체를 제어하는 제어부(6)를 구비하고 있다. 제어부(6)는 소정의 소프트웨어에 의해 동작하는 컴퓨터를 포함하고 있고, 이 컴퓨터는 데이터 또는 프로그램을 입력하는 입력부(61) 및 데이터 또는 프로그램을 기억하는 메모리 또는 하드 디스크 등의 기억부(62)를 갖고 있다. 상술한 제 1 실시형태도 이러한 제어부(6)를 구비하고 있으나, 제 2 실시형태의 특징은 대응 테이블이 기억부(62)에 기억되어 있는 점이다.
표 2는 이 대응 테이블의 일례에 대해서 나타내고 있다.
표 2는 인가 전압 V1,V2를 변화시키면서 판상 대상물(9)의 표면 전위를 실측한 것이다. 표 2에 나타낸 바와 같이, 인가 전압 V1,V2를 변화시킴으로써 판상 대상물(9)의 표면 전위도 상이한 값을 취한다. 표 2에서 대향면의 면적 S1, S2는 미지이지만, 식(1)에 의거한 계산에 의하면, S1=16000㎟, S2=15000㎟ 정도라고 추정된다.
제 2 실시형태의 표면 처리 방법에서는, 표 2에 나타낸 바와 같은 대응 테이블을 기억부(62)에 기억시켜 두고, 부여해야 할 판상 대상물(9)의 표면 전위로부터 인가 전압 V1,V2의 패턴을 선택하도록 한다. 그리고, 제어부(6)는 이 선택된 패턴의V1,V2가 인가되도록 흡착 전원(3)을 제어한다. 그리고, 대응 테이블은 장치의 운전에 앞서 미리 측정하고, 입력부(61)로부터 입력하여 기억부(62)에 기억하여 둔다.
제 2 실시형태의 방법 및 장치는 다음과 같은 기술적 의의를 갖는다.
상술한 식(1)에 의한 판상 대상물(9)의 표면 전위의 조절은, 한쌍의 흡착 전극(23, 24)이 판상 대상물(9)에 대하여 평행한 동일 평면 상에 양호한 정확도로 위치하고 있고, 한쌍의 흡착 전극(23, 24)과 판상 대상물(9) 사이의 유전율이 균일하게 분포되어 있는 것을 전제로 하고 있다.
그러나, 흡착 전극(23, 24)의 제조상의 편차 또는 흡착 전극(23, 24)을 설치할 때의 정확도 등 때문에, 흡착 전극(23, 24)을 판상 대상물(9)에 대하여 평행한 동일 평면 상에 양호한 정확도로 위치시키는 것은 곤란하다. 또한, 대향면의 면적 S1,S2도 동일하며, 제조상의 문제 때문에 설계상의 값으로 높은 정확도로 일치시키는 것은 어렵다. 또한, 유전체 블록(22)에 대해서도 그 비유전율이 높은 정확도로 균일하게 분포되는 것은 일반적으로 곤란하다. 특히, 판상 대상물(9)과 유전체 블록(22) 사이에 열 교환용 가스를 도입하기 위한 구멍 또는 판상 대상물(9)을 받기 위한 승강 핀(5)이 위치하는 구멍이 유전체 블록(22)을 관통하여 형성되는 경우가 있다. 이러한 경우, 유전체 블록(22) 내의 비유전율의 분포는 공간적으로 균일하게 할 수 없다.
이러한 경우, 제 1 실시형태와 같이 대향면의 면적 S1,S2의 데이터에 의거하여 판상 대상물(9)의 표면 전위를 제어하여도, 실제로 발생하는 판상 대상물(9)의표면 전위는 계산값으로부터 벗어나게 된다. 그러므로, 하전 입자의 입사 억제 효과를 기대만큼 얻을 수 없는 경우가 있다. 이러한 경우는, 본 실시형태와 같이, 인가 전압 V1,V2를 변화시키면서 판상 대상물(9)의 표면 전위를 미리 측정하여 대응 테이블을 구해 놓고, 대응 테이블에 따라 인가 전압 V1,V2의 패턴을 선택하도록 한다. 따라서, 하전 입자 입사 억제의 효과를 기대만큼 얻을 수 있다.
상술한 각 실시형태의 설명에서는, 입사를 억제하는 하전 입자로서는 오로지 전자의 경우가 설명되었으나, 플러스 이온 또는 마이너스 이온의 경우에도 동일하게 실시할 수 있다. 플러스 이온일 경우에는 판상 대상물(9)의 표면 전위가 소정의 플러스 값으로 되도록 제어하고, 마이너스 이온일 경우에는 소정의 마이너스 값으로 되도록 제어한다.
본원 발명은 한쌍 또는 복수쌍의 흡착 전극이 판상 대상물(9)에 대하여 평행이 아닌 경우에도 실시할 수 있다. 이 경우에는 식(1)보다도 복잡한 식에 의해야 하는 경우가 많지만 실시 가능하다. 또한, 식이 복잡할 경우에는, 제 2 실시형태와 같이, 판상 대상물(9)의 표면 전위를 미리 측정하여 대응 테이블을 얻어 놓는 것이 바람직하다.
또한, 상기 각 실시형태에서는 흡착 전극(23, 24)이 한쌍인 것, 즉, 쌍극식의 구성이었으나, 한쌍의 흡착 전극을 복수 설치한 다극식의 구성일 수도 있다. 이 경우에도, 원리적으로는 동일하게 각 흡착 전극에 대한 인가 전압을 제어함으로써 판상 대상물(9)의 표면 전위를 임의로 조절할 수 있다. 그리고, 다극식의 구성일경우, 각 흡착 전극에 대한 인가 전압의 각각에 대해서 모두 독립 제어할 필요는 없다. 각 쌍을 구성하는 것 중의 한쪽 그룹에 대한 인가 전압과 다른쪽 그룹에 대한 인가 전압을 각각 독립 제어로 하면 된다.
상기 각 실시형태에서는 표면 처리의 예로서 스퍼터링이 채택되었으나, 화학 증착(CVD) 등의 다른 성막 처리, 에칭, 표면 산화, 표면 질화, 애싱(ashing) 처리 등의 다른 표면 처리에 대해서도 동일하게 실시할 수 있다.
판상 대상물(9)의 예로서는 반도체 웨이퍼 이외에, 액정 디스플레이 또는 플라즈마 디스플레이 등의 표시 디바이스용 기판, 자기 헤드 등의 자기 디바이스용 기판 등을 판상 대상물(9)로 할 수 있다. 또한, 정전 흡착 기구의 실시형태로서는 제조 프로세스뿐만 아니라, 분석 장치 등에도 이용할 수 있다. 즉, 판상 대상물(9)을 정전 흡착하면서 분석하는 장치이다. 이 분석 시에 판상 대상물(9)의 표면 전위를 소정 값으로 제어할 필요가 있는 경우, 본원 발명은 위력을 발휘한다. 그리고, 판상 대상물(9)은 두께에 따라서는 "시트(sheet)"라고 불리는 경우도 있다.
상술한 바와 같이, 본원의 청구항 1에 기재된 정전 흡착 기구에 의하면, 흡착하는 판상 대상물의 표면 전위 조절이라는 신규한 기능이 부가된다.
또한, 청구항 2에 기재된 표면 처리 방법 또는 청구항 4의 표면 처리 장치에 의하면, 판상 대상물에 대한 하전 입자의 입사를 억제하면서 처리할 수 있기 때문에, 품질이 양호한 제품의 산출에 공헌할 수 있다.
또한, 청구항 3에 기재된 표면 처리 방법 또는 청구항 5의 표면 처리 장치에의하면, 판상 대상물에 대한 하전 입자의 입사를 억제하면서 처리할 수 있기 때문에, 품질이 양호한 제품의 산출에 공헌할 수 있다. 이와 함께, 장치의 제조상의 편차 등이 있더라도 이러한 효과를 기대만큼 얻을 수 있는 장점이 있다.

Claims (5)

  1. 표면이 흡착면인 유전체 블록과, 유전체 블록 내에 설치된 한쌍 또는 복수쌍의 흡착 전극과, 흡착 전극에 전압을 인가하여 흡착면에 정전기를 일으켜 판상 대상물을 정전 흡착하는 흡착 전원으로 이루어진 정전 흡착 기구로서,
    흡착 전원은 상기 쌍을 구성하는 흡착 전극의 각각에 대한 인가 전압을 독립적으로 제어함으로써 판상 대상물의 표면 전위를 조절할 수 있는 것을 특징으로 하는 정전 흡착 기구.
  2. 유전체 블록 내에 설치된 한쌍 또는 복수쌍의 흡착 전극에 전압을 인가하여 흡착면에 정전기를 일으켜 판상 대상물을 정전 흡착함으로써 처리 챔버 내의 소정 위치에 판상 대상물을 유지하면서, 그 판상 대상물의 표면에 소정 처리를 실행하는 표면 처리 방법으로서,
    상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극의 각각에 대한 인가 전압을 독립적으로 제어함으로써 판상 대상물의 표면 전위를 조절하고, 이 조절에 의해 판상 대상물에 대한 하전 입자의 입사를 억제하면서 처리하는 것을 특징으로 하는 표면 처리 방법.
  3. 제 2 항에 있어서,
    상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극에 인가하는 전압을 각각 변화시키면서 판상 대상물의 표면 전위를 미리 측정하여 인가 전압과 표면 전위와의 관계를 특정하고, 이 관계에 따라 각 흡착 전극에 인가하는 전압을 제어하면서 처리하는 것을 특징으로 하는 표면 처리 방법.
  4. 내부에서 판상 대상물의 표면에 소정 처리가 실행되는 처리 챔버와, 처리 챔버 내의 소정 위치에 판상 대상물을 유지하는 수단으로서 제1항 기재의 정전 흡착 기구를 구비하고 있고, 판상 대상물에 대한 하전 입자의 입사를 억제하도록 상기 흡착 전원을 제어하는 제어부를 구비하고 있는 것을 특징으로 하는 표면 처리 장치.
  5. 제 4 항에 있어서,
    상기 제어부는 기억부를 갖고 있고, 이 기억부에는 상기 한쌍 또는 복수쌍의 흡착 전극의 그 쌍을 구성하는 흡착 전극에 인가하는 전압을 각각 변화시키면서 판상 대상물의 표면 전위를 미리 측정하여 얻어진 인가 전압과 표면 전위와의 관계의 데이터인 대응 테이블이 기억되어 있으며, 제어부는 이 대응 테이블에 따라 선택된 인가 전압의 패턴에 의해 상기 흡착 전원을 제어하는 것을 특징으로 하는 표면 처리 장치.
KR10-2001-0026610A 2000-07-06 2001-05-16 정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치 KR100434157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000205939A JP4634581B2 (ja) 2000-07-06 2000-07-06 スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置
JP2000-205939 2000-07-06

Publications (2)

Publication Number Publication Date
KR20020005408A KR20020005408A (ko) 2002-01-17
KR100434157B1 true KR100434157B1 (ko) 2004-06-04

Family

ID=18702947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026610A KR100434157B1 (ko) 2000-07-06 2001-05-16 정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치

Country Status (4)

Country Link
US (1) US6922325B2 (ko)
JP (1) JP4634581B2 (ko)
KR (1) KR100434157B1 (ko)
TW (1) TW494524B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026174B2 (en) * 2002-09-30 2006-04-11 Lam Research Corporation Method for reducing wafer arcing
US7375794B2 (en) * 2004-08-04 2008-05-20 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100905257B1 (ko) * 2007-08-31 2009-06-29 세메스 주식회사 전위 제어 방법, 이를 적용한 전위 제어 유닛 및 기판 처리장치
US8840754B2 (en) * 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
CN111066135B (zh) * 2017-08-28 2023-08-22 株式会社创意科技 静电式工件保持方法及静电式工件保持系统
CN112935992B (zh) * 2021-02-01 2022-10-25 重庆成田科技有限公司 一种自动化打磨设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024679A (ko) * 1996-09-19 1998-07-06 가나이 쯔도무 정전 척과 그것을 이용한 시료처리방법 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660391B2 (ja) 1987-06-11 1994-08-10 日電アネルバ株式会社 スパッタリング装置
JP3306677B2 (ja) * 1993-05-12 2002-07-24 東京エレクトロン株式会社 自己バイアス測定方法及び装置並びに静電吸着装置
US5646814A (en) * 1994-07-15 1997-07-08 Applied Materials, Inc. Multi-electrode electrostatic chuck
JP3827758B2 (ja) 1995-09-22 2006-09-27 株式会社半導体エネルギー研究所 薄膜作製方法及び薄膜作製装置
JPH1027566A (ja) * 1996-07-10 1998-01-27 Nissin Electric Co Ltd 基板保持装置
JPH10303288A (ja) * 1997-04-26 1998-11-13 Anelva Corp プラズマ処理装置用基板ホルダー
DE19744323A1 (de) 1997-10-08 1999-04-15 Thomson Brandt Gmbh Bandführungselement
JPH10163308A (ja) 1997-11-04 1998-06-19 Hitachi Ltd プラズマ処理方法および装置
US5880924A (en) * 1997-12-01 1999-03-09 Applied Materials, Inc. Electrostatic chuck capable of rapidly dechucking a substrate
US5872694A (en) * 1997-12-23 1999-02-16 Siemens Aktiengesellschaft Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
JP2000049216A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp プラズマ処理装置および当該装置で用いられる静電チャック吸着方法
US6361645B1 (en) * 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
CN1330806A (zh) * 1998-10-14 2002-01-09 德尔西斯药品公司 利用面积匹配电极的静电检测吸盘
US6215640B1 (en) * 1998-12-10 2001-04-10 Applied Materials, Inc. Apparatus and method for actively controlling surface potential of an electrostatic chuck

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024679A (ko) * 1996-09-19 1998-07-06 가나이 쯔도무 정전 척과 그것을 이용한 시료처리방법 및 장치

Also Published As

Publication number Publication date
US6922325B2 (en) 2005-07-26
JP2002018661A (ja) 2002-01-22
KR20020005408A (ko) 2002-01-17
JP4634581B2 (ja) 2011-02-16
US20020017694A1 (en) 2002-02-14
TW494524B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US9972503B2 (en) Etching method
US9396962B2 (en) Etching method
US10090191B2 (en) Selective plasma etching method of a first region containing a silicon atom and an oxygen atom
CN111668085B (zh) 等离子体处理装置
KR101957911B1 (ko) 플라즈마 처리 장치
JP2004342703A (ja) プラズマ処理装置及びプラズマ処理方法
US8104428B2 (en) Plasma processing apparatus
KR20140092257A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20130323916A1 (en) Plasma doping method and apparatus
KR20120100750A (ko) 플라즈마 처리 장치
KR101898079B1 (ko) 플라즈마 처리 장치
US10580655B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US9253862B2 (en) Plasma processing method and plasma processing apparatus
KR20150057976A (ko) 재치대에 피흡착물을 흡착시키는 방법 및 플라즈마 처리 장치
KR100434157B1 (ko) 정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치
US11417502B2 (en) Plasma processing system and substrate processing method
JP4885586B2 (ja) プラズマ処理装置
JP4972327B2 (ja) プラズマ処理装置
US11107692B2 (en) Etching method
US9922841B2 (en) Plasma processing method
US20070221332A1 (en) Plasma processing apparatus
KR20210023699A (ko) 기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치
KR0175073B1 (ko) 실리콘 함유층의 에칭방법
TW202117839A (zh) 靜電吸著方法及電漿處理裝置
JPH051072Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee