KR100432541B1 - 방전램프를동작시키기위한방법및회로장치 - Google Patents

Abstract

본 발명은 방전 램프를 동작시키기위한 회로 장치 및 방법에 관한 것이다.

예열상태에서, 부하 전류의 실제 값이 저장되고, 예열 상태에서 부하 전류의 요구되는 실제값에 대응하는 부하 전류의 초기의 시간-불변 세트 포인트값이 형성되고, 클럭 발생기가 동작된다. 상기 클럭 발생기는 램프가 꺼져 있을때는 부하회로의 공진 주파수보다 더 작은 주파수로, 램프가 켜져있을때는 부하회로의 공진 주파수보다 더 큰 주파수로 공간적으로 수행된다. 예열 상태는 선정가능한 최초의 기간이 경과한후에 종료된다. 점화상태에서 부하회로내의 부하전류의 실제 값이 저장되고, 부하 전류의 시간-변화 세트 포인트 값이 형성되며, 클럭 발생기는 인버터의 주파수와 동기된다. 점화상태는 부하전류의 세트 포인트 값이 반-브리지 스위칭요소의 시간이 프리-런닝 클럭 발생기의 기간 보다 더 큰값에 이르자마자 종료된다. 정상 동작에서 부하전류의 실제 값이 저장되고 부하전류의 두번째 시간-불변 세트포인트값이 형성되며, 이때 세트 포인트 값은 정상 동작에서 부하 전류의 요구되는 실제값에 대응한다.

Description

방전 램프를 동작시키기 위한 방법 및 회로 장치

본 발명은 청구항 1 및 청구항 2의 전제부와, 청구항 11에 따른 방전 램프를 동작시키기 위한 방법 및 회로 장치에 관한 것이다.

저-동작 방전 램프의 고-주파 동작을 위한 램프 안정기에서, 주 전압이 정류되고 평활된다. DC 전압은 반-브리지 장치로서 알맞게 구성되는 인버터를 이용하여 고-주파 AC 전압으로 대개 변환되며, 이에 따라 램프는 동조된 직렬회로를 통해 전기 에너지가 공급된다.

이런 형태의 회로에서, 스위칭 요소에는 스위칭 주파수와 함께 알맞은 때에 구동 전력이 공급된다.

25W까지의 전력 범위에서, 현재 인버터 또는 반-브리지의 (특정한 트랜지스터내의) 회로 소자를 제어하는 소위 프리-런닝(free-running) 회로 설계에 의해 거의 독점적으로 이용된다. 이들중 하나는 분리 전류 변압기(포화-전류 변압기 또는 한정된 에어 갭을 가진 변압기) 또는 단일-형태의 네트워크를 갖는 램프 코일상의 2차권선을 제공한다. 이러한 상태에서, "프리-런닝"이란 인버터의 스위칭 요소를 위한 구동 전력이 부하 회로로부터 직접 공급된다는 것을 의미한다.

그러나, 이러한 프리-런닝 회로 설계는 구동회로(포화-전류 변압기, 단일 형태의 네트워크를 가진 램프 코일상의 2차 권선)에서 전체 장치의 효율을 저하시키고, 비교적 많은 성분(구동 회로 성분)을 필요로 하게되는 단점을 갖는다.

반도체 기술의 발전은 2개의 반-브리지 트랜지스터의 제어는 집적 회로에서 수행할 수 있는 집적회로 또는 구동 설계를 가능케 하고 있다. 트랜지스터용 구동 전력은 디지탈 신호에 의해 제어되는 구동기로서 공급된다. 이러한 회로 설계는 "외부적으로 제어된"이라는 용어로 나타낸다.

전체 구동에 의해 외부에서 제어되는 반-브리지에 대한 지금까지의 공지된실시예는, 고정되고 비 조정된 주파수로서 구동기를 통해 온 및 오프되는 인버터의 스위칭 요소[FET 트랜지스터(전계효과 트랜지스터) 또는 IGBT 트랜지스터(절연 게이트 바이폴라 트랜지스터)와 같은 보통의 전압-제어 트랜지스터]를 절환하는 발진기를 이용하고 있다.

그러나, 하나의 발진기 주파수만이 선정될 수 있는 그러한 해결로서는 부하회로의 고유 공진 주파수를 변화시키는 성분(예를들어 램프와 병렬인 일부 또는 모든 캐패시터(도 1의 C5)와 병렬인 PTC 저항기, 참조 EP 0185 179 B1)없이 필라멘트를 예열하는 것은 실제로 불가능하다.

이를 위한 다른 해결로서, 하나 이상의 다른 고정된 발진기 주파수가 예열을 발생시키기 위해 선정되는데, 그러나 램프의 점화(striking)전 램프 필라멘트의 최적의 예열은 이하 후술되는 설명에 의해 성취될 수는 없다.

필라멘트를 예열하기 위하여, 인버터의 주파수는 특정 주파수 영역내에 놓이게하는 방법으로 부하회로의 Q-요소에 따라 선택된다. 인버터의 주파수가 이러한 주파수 영역의 상한 이상이면, 고정된 예열 지속시간 동안에 부하회로의 전류 흐름은 이들이 방사할 수 있는 온도로 램프 필라멘트를 가열하는데 불충분하다. 인버터의 주파수가 이러한 주파수 영역의 하한 이하이면, 램프(도 1의 EL)와 병렬로 연결된 캐패시터의 양단 전압은 초기에 램프가 점화 결과로서, 램프(EL)에 의해 한정된 최대값보다는 크다.

부하회로의 Q-요소는 부하회로(코일 L2, 캐패시터 C5 및 C6)에서 그리고 옴 임피던스(코일L2의 예비적인 필라멘트 저항 및 활성 저항)에 의해 발생되는 상기부하회로의 댐핑에서 주파수를 결정하고 허용오차에 영향을 받는 성분에 의존한다.

지금까지 공지된 실시예에서, 고정되고 제어된 발진기의 주파수는 허용오차에 영향을 받는 성분에 의해 유사하게 선정된다. 부하회로의 전기적 성분의 허용오차를 기초로, 예열을 위해 요구된 주파수는 안정기에 실제로 존재하는 부하회로의 Q-요소에 대한 발진기 주파수의 정합 없이 신뢰성 있게 발생될 수 없다. 그러나 이것은 비용때문에 생산중에 각각의 안정기에 정합하기란 거의 불가능하다. 예열과정에서와 같이 필라멘트의 저항이 열상승으로 인해 증가하기 때문에, 부하회로의 댐핑도 증가하게 된다. 이때 발진기 주파수가 예열과정에서 일정한 상태이면, 부하회로의 전류는 부하회로의 질의 저하에 따라 감소한다.

개선된 예열은 부하회로의 전류가 예열상태를 통해 거의 일정하게 남도록 하는 방법으로 예열중에 인버터의 주파수를 감소시켜서 발생될 수 있다. 그러나 이것은 고정된 발진기 주파수를 이용할때는 불가능하다.

인버터의 단일 고정된 동작 주파수를 가진 공지된 해결의 다른 단점은 다음의 설명으로부터 알 수 있다.

부하회로의 공진 주파수는 다음식으로 주어지는데,

이 공진 주파수는 정상 램프 동작중에 인버터에 의해 이용되는 것과 동일한 발진기 주파수로서 램프와 병렬로 연결된 캐패시터(도 1의 C5) 양단에서 충분한 전압을 발생할 수 있는 값을 가져야만 한다. 따라서, 캐패시터(C5)는 정상적인 램프동작중에 램프 필라멘트에서 많은 전류가 흐르는 결과 매우 높은 정전용량을 갖는다.

상기 높은 정전 용량을 가진 캐패시터가 공급되어야만 한다는 사실과는 별도로 또 다른 단점으로 필라 멘트가 과부하되고 장치의 전체 효율이 감소된다는 점이다.

본 발명의 목적은 처음에 언급한 형태로서 인버터의 스위칭 요소를 외부에서 제어해서 램프 필라멘트의 충분한 예열이 가능하도록 하는 방법 및 회로 장치를 제공하는데 있다.

도 1은 본 발명에 따른 회로장치의 실시예도.

도 2는 도 1에 따른 회로 장치에서 제어회로의 기능적인 블럭 회로도.

도 3은 램프의 점화전후에 인버터가 구동되는 제어 주파수와 부하 회로의 고유 공진 주파수간의 관계를 나타내는 다이어그램도.

도 4는 도 1 및 도 2에 따른 회로의 선택 회로 성분의 출력 신호의 시간 프로화일을 나타낸 개략도.

* 도면의 주요 부분에 대한 부호의 설명 *

EL : 램프 L2 : 코일

I_L: 부하전류 BR : 정류기

D1,D2,D3 : 다이오드 R1-R6 : 저항기

이러한 목적은 청구범위에서 한정된 방법 및 회로장치에 의해 달성된다.

본 발명은 여러가지 장점을 갖는다.

실제로 중요한 첫번째 장점은 회로기술에 의한 생성이 간단하다는 사실이다. 모든 제어 기능은 집적회로에서 발생될 수 있다. 회로 기술을 통해서 제안된 방법에 의해 요구되는 모든 기능은 이 집적회로를 외부에 접속하는 방법으로 구체화될 수 있으며, 다만 상대적으로 값 싼 저항기가 동작 패러미터를 설정하기 위해 요구된다.

제안된 방법의 두번째 중요한 장점은 회로 기술에 의해 회로 장치에서 발생될 여러개의 기능이 램프의 모든 동작상태에 이용될 수 있고, 단지 동작상태의 패러미터 특성을 제공하기 위해 필요하다는 것이다.

본 발명에 따른 방법으로 또 다른 실시예의 장점은 부하 전류의 각각의 주기가 램프의 각각의 동작 상태에서 선정 가능한 세트 포인트값으로 조정된다는 것을 특징으로 하고 있다. 이것은 허용오차에 의해 거의 영향 받지 않는 간단하고 확고한 제어 메카니즘을 제공한다. 그 이유는 허용오차를 받으면서 다르게 요구되는 제어 특성 대신에 단지 간단한 비교기능이 요구되기 때문이다.

이와 관련하여, 부하전류의 양 및 음의 반-싸이클이 세트 포인트값으로 조정된다고 하는 것이 장점으로 제공된다. 부하전류의 양 및 음의 반-싸이클에 대하여 동일한 세트 포인트값의 부가는, 세트 포인트값 형성에서 허용오차가 부하전류의 양 및 음의 반-싸이클 모두에 동일한 영향을 주며, 따라서 2개의 반-브리지 스위칭 요소(트랜지스터 T1,T2)의 듀티 요소간의 비율이 일정한 상태가 된다는 것을 확고히 한다. 이러한 장점은 하나의 세트 포인트값의 형성이 회로 기술에 관련하여 부하전류의 양 및 음의 반-싸이클에 대하여 2개의 분리 세트 포인트값의 생성보다 더 간단하다는 또 다른 장점에 의해 보충된다.

이와 관련하여, 부하 전류의 주기를 조정하기 위하여, 부하전류의 반-발진 또는 전체-발진의 시간에 대하여 전류를 적분한 실제값이 저장되고, 이러한 적분값이 전류 동작상태에서 부하전류의 반-발진 또는 전체-발진의 시간에 대하여 전류를 적분한 세트 포인트값과 비교된다고 하는 것이 규정된다.

부하전류의 실제값과 세트 포인트값이 일치할 때, 이러한 특정 시간에 활성상태인 스위칭 요소(예,1)가 비활성상태가 되고, 이러한 특정 시간에 활성상태가 아닌 스위칭 요소(예, T1)가 활성상태가 되는 것과 같은 식으로 인버터가 구동된다. 이 경우에, 실제값에 의한 세트 포인트값의 초과는 인버터의 상태를 변화시키는 충분한 제어 기준이다. 시간에 대해 전류를 적분한 실제값을 저장하고 시간에 대한 세트 포인트 전류 적분값을 비교하므로서, 현재 활성상태가 된 스위칭 요소의 비활성상태는 부하회로의 전류의 시간 프로화일에 대한 제어 수행이 충분하도록 요구되는 시간에 자동적으로 일어난다.

이와 관련하여, 선정 가능한 부동시간이 이러한 특정 시간에 활성상태가 되는 스위칭 요소의 비활성상태와 이러한 특정시간에 활성상태가 아닌 스위칭 요소의 활성상태간에 일어난다고하는 것을 더 규정하고 있다. 부동 시간은 예를들어, 2개의 스위칭 요소중 적어도 하나의 요소와 병렬로 적어도 하나의 캐패시터를 연결하므로서 스위칭 요소의 스위칭 부하의 감소를 가능케한다. 이러한 결과로서 반-브리지가 스위칭 오버될때 반-브리지 중간 지점(도 1의 단자9)에서 발생하는 전압 경사도(dU(t)/dt)가 제한된다. 2개의 반-브리지 스위칭 요소는 이 캐패시터 또는 이들 캐패시터의 전하가 현재 활성상태가 된 스위칭 요소의 비활성상태 초기에, 코일(L2)에 저장된 에너지에 의하여 이동되는 시간동안에는 아무것도 활성상태가 되지 않는다.

본 발명에 의하면, 이러한 규정과 관련하여 점화 상태의 종료후에 바로 개시상태의 첫번째 기간에, 세번째로 부하 전류의 시간-불변 세트 포인트값이 선정 가능한 세번째 기간동안에 형성된다고하는 것이 더 규정될 수 있다. 점화상태의 종료후에 세번째 세트 포인트값을 부가하면 선정 가능한 기간동안 부하회로에 증가된 전류를 인가할 수 있다. 이러한 효과는 램프의 개시 응답이 가속되고 정격 전류가더 신속히 도달된다는 것이다.

이와 관련하여, 개시상태의 두번째 기간에, 두번째로 시간-변화 세트 포인트값이 형성되고 나서, 세번째 시간-불변 세트 포인트값으로 부터 두번째 시간-불변 세트 포인트값으로 계속해서 변화된다는 것을 더 규정하고 있다. 세번째 세트 포인트값으로 부터 두 번째 세트 포인트값으로의 계속적인 변화는 방전 램프의 관측자가 거의 알지 못하는 세번째 세트 포인트값에 대응하는 실제 값으로부터 두번째 세트 포인트값에 대응하는 실제값으로 더욱 연속적인 전이를 야기한다.

이제, 본 발명을 첨부도면을 참조하여 설명하겠다.

입력측에서, 방전램프(EL)를 동작하기 위한 본 발명에 따른 회로장치로서 도 1에 나타낸 예시적인 실시예는 도선에서 정류기(BR)가 연결되는 퓨즈(SI)의 다운 스트림을 갖는다. 나중의 출력은 평활 캐새시터(C1)에 의해 브리지된다. 다운-스트림 연결된 인덕터(L1)와 캐패시터(C2)는 방사 간섭 억제 성분을 구성한다.

도 2에 나타낸 바와같이 구성될 수 있는 회로성분(IC)은 트랜지스터(T1)(제어회로 IC의 베이스 또는 게이트 전극단자) 및 트랜지스터(T2)(제어회로의 IC 단자에서 베이스 또는 게이트)를 구동하기 위한 제어회로이다. 2개의 트랜지스터(T1 및 T2)는 반-브리지 장치 또는 인버터를 구성한다. 저항기(R3,R4,R5 및 R6)는 한측에서 단자(2 및 5)에 연결되고 타측에서 단자(6)에 연결된다. 예열상태의 부하 전류의 세트 포인트값(도 4의 SW1)은 저항기(R3)를 이용하여 구성되며, 정상 동작상태에서 부하전류의 세트 포인트값(도 4a의 SW3)은 저항기(R4)를 이용하여 구성된다. 다른 트랜지스터를 스위칭 오프한후 한 트랜지스터의 스위칭-온을 지연시키는 부동시간은 저항기(R5)를 이용하여 프로그램된다. 이러한 부동시간의 기능을 도 2를 참조하여 설명하겠다.

캐새시터(C7)는 회로 성분(IC)에 대한 전압 공급을 평활하는데 이용된다. 도 1에 도시한 전체 장치가 턴온될 때 이 캐패시터는 저항기(R1)를 통해 메인으로부터 에너지를 끌어내어 충전된다. 저항기(R1)의 손실을 최소화하기 위하여 이것은 매우 높은 저항에 의해 선택된다. 그러나, R1을 통해 공급될 수 있는 전류보다 큰 전류는 회로 성분(IC)의 충분한 전압 공급을 위해 요구된다. 전체 장치의 동작중에 회로성분(IC)은 인버터의 주파수에서 부하 회로로부터의 에너지에 의해 공급된다. 이를 완성하고 뿐만 아니라 2개의 스위칭 요소(T1 및 T2)의 스위칭 부하를 감소시키기 위해, 캐패시터(C4)는 한측의 반-브리지 중간 지점(IC 단자 9)과 타측의 2개 다이오드(D2 및 D3)의 연결부 사이에 연결된다.

T1이 활성 상태이면, 캐패시터(C4)는 캐패시터(C7)의 양단의 전압보다 낮은 C2의 양단 전압으로 충전된다. 이때 T1이 비활성상태이면 C4는 코일(L4)에 저장된 에너지에 의하여 부하회로(L2, EL/C5, C6 및 R2) 및 다이오드(D3)를 통해 방전된다. 이러한 처리중에, 반-브리지 중간 지점(IC 단자의 9)에서의 전압 경사도(dU(t)/dt) 및 T1의 스위칭 손실이 제한된다. T2가 활성상태인 동안 C4는 방전 상태가 된다. 이때 T2가 비활성상태이면 C4는 코일(L2)에 저장된 에너지에 의하여 다이오드(D2), 캐패시터(C7) 및 부하회로(L2, E1/C5, C6 및 R2)를 통해 충전된다. 이 충전전류는 C7의 충전을 이끌며, 반-브리지 중간지점(IC 단자의 9)의 전압 경사도 dU(t)/dt 및 T2의 스위칭 손실은 상기한 것과 유사한 형태로 제한된다.

도 1에 도시한 바와같이, 다이오드(D3)를 제너다이오드로 설계하여 캐패시터(C7)양단의 전압을 제한할 수 있다. C7의 충전은 다이오드(D2)의 순방향 전압을 더한 C7의 양단 전압이 다이오드(D3)의 제너 전압 보다 낮은 동안에만 계속할 수 있다.

C7의 양단 전압을 제한하는 추가 가능성은 단자(1)의 캐소드와 단자(6)의 애노드를 가진 회로성분(IC)으로 제너 다이오드를 실행하는 것이다.

다이오드(D1)를 통해서, 이것은 회로(IC)의 내부(단자 1 및 11 사이) 또는 회로(IC)의 외부에 배치될 수 있고, 회로(IC)의 단자(9)에 연결된 캐패시터(C3)는 트랜지스터(T2)가 활성상태일때 C7의 전압으로 충전된다(부트스트랩단은 D1 및 C3로 구성된다).

회로(IC)의 단자(9 및 6)에서, 부하회로는 방전 램프(EL)에 연결되며, 이 부하회로는 코일(L2), 병렬로 연결된 캐패시터(C5)를 가진 방전 램프(EL), 캐패시터(C6), 및 제어회로(IC)의 단자(6 및 7) 사이에 연결된 (션트)저항기(R2)를 포함하는 직렬회로로 구성된다. 저항기(R2)는 부하회로에 흐르는 전류를 저장하며, 저장된 전류 값은 후술되는 바와같이 단자(7)에서 이러한 전류값을 처리하는 제어회로(IC)로 공급된다.

램프(EL)의 점화전, 예열상태와 점화상태에서 부하회로는 다음 식으로 주어진 주파수 f_res1를 가진 제 1 공진 주파수를 갖는다.

방전램프가 점화되었을때, 램프와 병렬인 캐패시터(도 1의 C5)가 램프에 의해 거의 단락되기 때문에, 다음 식으로 주어진 주파수(f_res2)를 갖는 제 2 공진 주파수로 급격히 변화한다.

제 1공진 주파수 f_res1(도 4의 예열상태 TV와 점화상태 TZ)는 제 2 공진 주파수 f_res2(도 4의 개시 위상 TA 및 정상동작 TN) 보다 더 높다. 그 이유는 C6이 C5 및 C6으로 구성된 직렬회로보다 더 크기 때문이다. 예열 상태(TV)와 점화 상태(T2)에서 부하 전류의 주기는 개시 상태와 정상 동작에서 부하전류의 주기보다 더 작다.

도 2는 도 1에 나타낸 제어회로(IC)의 실시예로서 기능적인 블록 회로도를 나타낸다. 도 2에 나타낸 기능적인 블록의 대부분은 집적회로에 의해 생산될 수 있다.

제어회로(IC)의 구조

제어회로(IC)의 예시적인 실시예의 구조는 후술하겠다.

입력측(단자 7)에서, 제어회로(IC)는 입력단(ES)을 갖는다.

입력단(ES)은 후자의 제 1 입력(SRE1)을 통해 전류 조정기 회로(SR)에 연결된다. 전류 조정기 회로(SR)는 제 2 입력(SRE2)을 통해 전류 세트 포인트값 발생기 회로(SWE)에 연결되며, 제 3 입력(SRE3)과 출력(SRA1)을 통해 출력단(AS)에 연결된다.

전류 세트 포인트값 발생기 회로(SWE)는 제 1 입력(SWEE1)을 통해 카운터(Z)에 연결되고, 제 2 입력(SWEE2)을 통해 D/A 변환기(DAW)에 연결된다. 저항기(R3 및 R4)는 제어회로(IC)의 단자(2 및 3)가 있는 전류 세트 포인트값 발생기 회로(SWE)의 2개의 추가 입력(SWEE3 및 SWEE4)에 더 연결된다. 시간-불변 세트 포인트값(SW1)은 R3을 이용하여 생성되며, 시간-불변 세트 포인트값(SW5)은 R4를 이용하여 생성된다(도 4a).

클럭 발생기(TG)는 하나의 입력(TGE1)을 통해 스트라이킹-검출회로(ZE)에 연결되며, 제 1 출력(TGA1)을 통해 카운터(Z)에 연결되고 제 2 출력(TGA2)을 통해 스트라이킹-검출회로(ZE)에 연결된다. 저항기(R6)는 제어회로(IC)의 단자(5)도 되는 입력(TGE2)에 연결된다.

스트라이킹-검출회로(ZE)는 한 입력(ZEE1)을 통해 클럭 발생기(TG)에 연결되고, 제 2 입력(ZEE2)을 통해 출력단(AS)에 연결되며 제 3 입력(ZEE3)과 제 3 출력(ZEA3)을 통해 카운터(Z)에 연결된다. 스트라이킹-검출회로(ZE)는 제 1 출력(ZEA1)을 통해 클럭 발생기(TG)에 연결되고 제 2 출력(ZEA2)을 통해 출력단(AS)에 연결된다.

카운터(Z)는 제 1 입력(ZE1)을 통해 부족 전압 보호 회로(USS)에 연결되고, 제 2 입력(ZE2)을 통해 클럭 발생기(TG)에 연결되며 제 3 입력(ZE3) 및 제 1 출력(ZA1)을 통해 스트라이킹-검출회로(ZE)에 연결된다. 카운터(Z)는 제 2 출력(ZA2)을 통해 전류 세트 포인트값 발생기 회로(SWE)에 연결되고 제 3 출력(ZA3)을 통해 D/A 변환기(DAW)에 연결된다.

출력단(AS)는 제 1 입력(ASE1)을 통해 부족 전압 보호 회로(USS)에 연결되고, 제 2 입력(ASE2)을 통해 전류 조정기 회로(SR)에 연결되며, 제 3 입력(ASE3)을 통해 스트라이킹-검출회로(ZE)에 연결된다. 출력단(AS)은 제 1 출력(ASA1)을 통해 래그 성분(TZG) 및 스트라이킹 검출회로(ZE)에 연결된다. 또한, 제 2 출력(ASA2)을 통해 전류 조정기 회로(SR)에 연결된다.

래그 성분(TZG)은 한 입력(TZGE1)을 통해 출력단(AS)에 연결되고, 제 1 출력(TZGA1)을 통해 제 1 트랜지스터(도 1)의 제 1 구동기(TT1)에 연결되며 제 2 출력(TZGA2)를 통해 제 2 트랜지스터(T2)(도 1)의 제 2 구동기(TT2)에 연결된다. 저항기(R5)는 제어회로(IC)의 단자(4)도 되는 한 입력(TZGE2)에 연결된다.

제 1 트랜지스터(T1)(도 1)의 제 1 구동기(TT1) 및 제 2 트랜지스터(T2)(도 1)의 제 2 구동기(TT2)는 입력(TT1E1 및 TT2E1)을 통해 래그 성분(TZG)에 연결된다. 제 1 구동기(TT1)에는 IC 단자(6) 또는 GND에서 기준 전위를 갖는 IC 단자(1) 또는 VS를 통해 트랜지스터(T1)를 제어하는데 필요한 에너지가 공급된다. 제 2 구동기(TT2)에는 IC 단자(9)에서 기준 전위를 가진 IC 단자(11) 또는 부트를 통해 캐패시터(C3) 및 다이오드(D1)에 의해 형성된 부트 스트랩 단에 의해 트랜지스터(T2)를 제어하는데 필요한 에너지로 공급된다.

이의 출력(TT1A1)(또는 제어회로 IC의 IC 단자(10))을 통해, 제 1구동기(TT1)는 제 1 트랜지스터(T1)(도 1)를 제어하고, 이의 출력(TT2A1)(제어회로 IC의 IC 단자(8))을 통해, 제 2 구동기(TT2)는 제 2 트랜지스터(T2)(도 1)을 제어한다.

기준 전압 회로(REF)는 매우 정확하고, 이상적으로 주변환경에 무관한 기준신호를 가진 제어회로(IC)내에 개개의 회로 성분을 제공한다. 이를 위하여, 기준 전압회로는 IC 단자(6) 또는 GND 및, 캐패시터(C7)(도 1)에 연결되는 IC 단자(1) 또는 VS에 연결된다.

부족전압 보호회로(USS)는 IC 단자(1)(도 1) 또는 VS에서 공급 전압의 크기를 평가한다. 이 전압이 선정가능한 값 이하이면 출력단(AS)은 이의 입력(ASE1)을 통해 해당 신호로 블록되고 정의된 초기상태로 설정된다. 동시에 상기 전압이 선정가능한 값 이하이면 카운터(Z)는 카운터 입력(ZE1)을 통해 부족 전압 보호회로(USS)에 의해 한정된 초기 상태로 리세트된다.

제어회로(IC)의 동작모드

상술한 예시적 실시예의 제어회로의 동작모드를 후술하겠다.

주전압이 전체 장치에 인가될때, 출력단(AS)을 통해 부족 전압 보호 회로(USS)로서 제어하기 위한 IC 단자(1)(도 1) 또는 VS에서 충분히 높은 공급 전압이 존재하면, 전류 조정기(SR)의 적분기는 정의된 개시값으로 설정되고 반-브리지 트랜지스터(T1)가 스위치 온상태가 되며, 다음으로 부하회로는 정류되고 평활된 주전압으로 절환된다.

결과적으로, 부하회로에서, 전류는 램프 코일(L2), 캐패시터(C5), 2개의 램프 필라멘트, 캐패시터(C6) 및 저항기(R2)를 통해 흐르기 시작하며, 이에 따라 이 전류는 부하회로의 공진 구조로 인해 정현파적으로 발진한다.

전류 조정기 회로(SR)의 적분기의 출력에서, 여현파 형태의 전압이 발생되는데, 이 여현파는 부하회로내의 부하전류의 제 1의 반-싸이클 과정에서 고정된 초기값으로부터 개시해서 전류 세트 포인트-값 발생기 회로(SWE)에 의해 형성된 세트포인트값에 이른다.

이 경우에, 적분기의 출력전압은 높은 개시레벨(부하회로의 하방 적분)로부터 감소시킬 수 있고, 또는 낮은 개시값(상방 적분)으로부터 증가시킬 수 있다. 다만 예제로서 상방 적분은 후술하겠다.

적분기의 출력 전압이 세트 포인트값에 이르면, 전류 조정기 회로(SR)의 비교기는 출력(SRA1)에서, 출력단(AS)에 향하는 펄스 신호(도 4f)를 전달한다.

이것은 스위치 온 상태인 반-브리지 트랜지스터(T1)가 스위치 오프상태가 되고, 이때 스위치 오프 상태인 트랜지스터(T2)가 래그 성분(TZG)에 의해 발생된 대기시간(t_T)(도 4의 라인 e1 및 e2)후에 스위치 온상태가 된다. 이 부동 시간(t_T)동안에, 적분기는 그의 초기값으로 리세트된다. 부동시간(t_T)이 경과된후 동시에 트랜지스터(T2)가 스위치 온 상태가 될때, 적분기는 그의 출력 전압과 세트 포인트값이 다시 일치할 때까지 공진 전류를 적분하기 위해 다시 개시되며, 트랜지스터(T2)는 스위치 오프상태가 되고 부동시간은 T1이 다시 스위치 오프상태가 되기 전에 경과되어 부하전류의 다음 또는 모든 연속 발진중에 싸이클이 계속된다.

이러한 프리-런닝 과정은 제어시스템에서 직렬 동조 회로를 여기하기 위한 발진기가 필요없다는 장점을 제공한다.

램프의 모든 동작 상태에서, 부하회로(도 1)에 전류(IL)의 실제값의 저장에 의해 발생된 주파수는 션트 저항기를 이용하면 입력단(ES)에 공급된 저항기 양단에서 전압 강하(U_shunt)가 일어난다.

입력단(ES)은 이 전압 강하를 증폭시키고, 예를들어 부하전류의 개개의 반-싸이클을 입력단(ES)의 다운 스트림에 연결된 전류 조정기 회로(SR)에 의해 개별적으로 처리할 수 있는 방법으로 이 전압 강하를 트레이스한다.

전류 조정기 회로(SR)는 적분기(도 2에 도시않됨)와 비교기(도 2에 도시않됨)로 구성된다.

적분기는 고정되고 선정가능한 다음식의 초기 전압 Uint(t=0)으로 부터 개시하여 입력(SRE1)에서 취한 입력단(ES)의 출력 신호를 적분한다.

(여기서, t=0은 T1 및 T2가 스위치 온일 때이고, t=t_END는 T1 또는 T2가 스위치 오프일 때이다.)

이 식에서 Rint 및 Cint는 SR에서 적분함수를 생성하는데 필요한 저항기와 캐패시터를 각각 나타낸다.

비교기는 전류 세트 포인트값 발생기 회로(SWE)에 의해 형성되고 그의 입력(SRE3)을 통해 전류 조정기 회로에 공급되는 부하전류의 세트 포인트값(도 4의 SW1, SW2(t), SW3, SW(t), SW5)과 적분기의 출력 전압(Uint)을 비교한다.

예열상태(TV)(도 4)에서, 전류 세트 포인트값 발생기 회로(SWE)는 예열상태에서 예열전류에 필요한 실제값에 대응하는 부하전류의 제 1 시간-불변 세트 포인트값(SW1)(도 4a)을 발생시킨다.

점화상태(TZ)(도 4)에서, 전류 세트 포인트값 발생기 회로(SWE)는 부하 전류의 시간-변화 세트 포인트값(SW2(t))을 발생하는데, 이 세트 포인트값은 부하전류의 제 1 시간-불변 세트 포인트값으로부터 선정가능한 값(예, 도 4a의 SW2_max)을 파생시킨다.

개시상태(TA)의 제 1 부분(TA1)에서, 전류 세트 포인트값 발생기 회로(SWE)는 부하전류의 제 2 시간-불변 세트 포인트값(SW3)을 발생하는데, 이 세트 포인트값은 개시상태(TA)의 제 1 부분(TA1)에서 부하전류의 요구되는 실제값에 대응한다.

개시상태(TA)의 다음 제 2 부분(TA2)에서, 전류 세트 포인트값 발생기 회로(SWE)가 부하전류의 제 2 시간-변화 세트 포인트값(SW4(t))을 발생시키는데, 이 세트 포인트값은 부하전류의 세트 포인트값(SW3)으로부터 정상동작 상태(TN)에서 부하 전류의 세트 포인트값(SW5)을 낳는다.

정상동작 상태(TN)에서, 전류 세트 포인트값 발생기 회로(SWE)는 부하 전류의 제 3 시간-불변 세트 포인트값(SW5)을 발생시키며, 이 세트 포인트값은 정상 동작 상태(TN)에서 부하 전류의 요구되는 실제값에 대응된다. 전류 세트 포인트값 발생기 회로(SWE)는 (입력SWEE1을 통해) 카운터(Z) 및 (입력 SWEE2을 통해) D/A 변환기(DAW)의 출력신호에 의해 제어된다.

이미 언급한 바와같이, 전류 세트 포인트-값 발생기 회로(SWE)는 부하회로내에서 전류(I_L)의 반-싸이클의 시간에 대해 전류를 적분하기 위해 각각의 동작상태에 대응하는 세트 포인트값을 발생한다. 이의 입력(SWEE1)을 통해, 전류 세트 포인트-값 발생기 회로(SWE)는 전체 장치가 예열상태에 또는 점화 상태(TZ)(램프EL이 점화 상태), 개시상태(TA) 또는 정상 동작상태(TN)(램프 EL 켜진 상태)에 있는가 를 카운터(Z)(도 4h)의 출력(ZA2)으로부터 정보를 수신한다.

양쪽 위상 그룹(1: 램프가 점화상태, 2: 램프가 켜진 상태)에 대하여, 선정 가능한 시간-불변 세트 포인트값은 각각의 경우에 외부 저항기(R3,R4)(참조, 도 4a: SW1 및 SW5)를 통해 발생한다. 이때 D/A 변환기(DAW)가 입력(SWEE2)을 통해 아날로그 신호를 세트 포인트-값 발생기 회로(SWE)의 전류에 전달하면, 입력(SWEE1)에서 입력신호의 상태함수로서, 하나의 시간-불변 세트 포인트값(SW1)(R3을 통해 한정된 예열/점화 상태) 또는 다른 시간-불변 세트 포인트값(SW5)(R4를 통해 한정된 개시/정상 동작 상태)이 전류 세트 포인트값(SW2(t))발생기 회로(SWE)의 입력(SWEE2)에서 시간 프로화일과 아날로그 신호의 크기에 따라 변화한다. 이에 따라 제 1 시간-변화 세트 포인트값(SW2(t)), 제 3 시간-불변 세트 포인트값(SW3) 및 제 2 시간-변화 세트 포인트값(SW4(t))이 형성된다.

SR 출력(SRA1)을 통해, 전류 조정기 회로(SR)의 비교기는 스위칭 펄스(도 4f)를 출력단(AS)에 전달한다. 이 전달시기는 시간에 대해 상방 적분된 실제 전류가 시간에 대해 적분한 세트 포인트 전류를 초과하고, 전류 조정기 회로 적분기의 해당 출력 전압(Uint)이 각각 세트 포인트값(SW1, SW2(t), SW3, SW4(t), SW5)을 초과할 때이다.

더욱이, 래그 성분(TZG)의 각각의 부동 시간(도 4e1, 4e2)동안에, 전류 조정기 회로(SR)의 적분기는 이 회로의 제 3 입력(SRE3)을 통해 그의 초기 상태로 세트되는데, 상기 제 3 입력(SRE3)은 출력단(AS)의 출력(ASA2)에 연결되어 부하전류(I_L)의 다음의 반-사이클에 대하여 다음의 상방 적분 처리를 개시한다.

클럭 발생기(TG)는 일시적으로 제한된 출력 펄스(도 4C)가 클럭 발생기 출력(TGA2)에서 발생한 후에 주기(t_TG)를 한정하는 타이머 성분과, 출력 펄스가 발생된 후에 다시 주기가 경과하는지를 보증하는 피드 백 네트워크로 구성된다.이로부터 생기는 프리-런닝 멀티바이브레이터는 다음식의 고유 발진 주파수로 발진한다.

주기 t_TG는 외부 저항기(R6)(도 1)를 이용하여 선정될 수 있다.

클럭 발생기(TG)는 이것을 타이밍 성분으로 이용할 수 있도록 제어 입력(TGE1)을 갖는다. 제어신호가 이 제어 입력(TGE1)에 인가되면, 타이머 성분은 상기 제어 신호가 인가되는 동안에 각각의 발진주기의 초기에서 프리-런닝 동작이 발견되는 상태로 변환된다.

클럭 발생기를 이용하면, 타이머 성분의 순간 상태에 무관하게 고유 발진 주파수(f_TG)와 다른 발진 주파수의 주기의 초기를 선정할 수 있다.

출력(TGA2)에서, 클럭 발생기(TG)는 주기 t_TG가 경과한후 피드 백 네트워크에 의하여 주기(t_TG)의 초기에 대응하는 상태로 타이머의 성분이 리세트될 때마다스위칭 펄스(도 4d)를 전달한다.

클럭 발생기(TG)의 출력(TGA1)에서, 클럭 발생기의 타이머 성분을 초기 상태로 변환하는 스위칭 신호가 제공되고 카운터(Z)에 공급된다. 클럭 발생기(TG)가 점화 상태(TZ)에서 타이밍 성분으로 동작하면, 신호가 출력(TGA2)에서 처음 발생되는 것이 아니라, 인버터 주파수에 대응하는 주파수를 가진 스위칭 신호가 출력(TGA1)을 통해 카운터(Z)에 전달되는 것이다. 프리-런닝 동작, TV,TA 및 TN에서, 클럭 발생기(TG)는 양쪽 출력(TGA1 및 TGA2)에서 발생하며, 이의 신호는 동시에 일어나고 동일 주파수를 갖는다.

점화 상태(이제 기술될 ZE가 활성된 상태)의 클럭 발생기(TG)의 출력(TGA2)에서, 펄스(도 4d)가 특정시간에 발생하는데, 이 특정시간은, 클럭 발생기(TG)의 제어 입력(TGE1)에서 2개의 연속적인 스위칭 펄스 간의 지연시간이 타이머 성분에 의해 정의된 클럭 발생기(TG)의 고유 진동 주파수(f_TG)의 주기의 주기(t_TG)보다 더 큰 시간이다.

이의 입력(ZE1)을 통해, 카운터(Z)는 부족 전압 보호회로(USS)에 의해 정의된 초기 카운팅 상태로 세트된다. 이 초기 카운팅 상태로 부터 개시하면, 카운터(Z)는 그의 입력(ZE2)을 통해 클럭 발생기(TG)로 부터 공급된 스위칭 신호를 카운팅 한다. 예열상태의 요구되는 지연시간(TV)(도 4)후에 일어나는 선정가능한 카운팅 상태가 도달되었을 때, 카운터(Z)는 이의 출력(ZA1)을 통해 스트라이킹 검출회로(ZE)를 활성화시킨다.

카운터(Z)는 카운터 입력(ZE3)을 통해 스트라이킹 상태의 종료를 지시한다.

카운터 출력(ZA1)에 제공된 신호의 상태에 의하여, 카운터(Z)는 스트라이킹 상태를 나타낸다. 출력(ZA2)에 제공된 신호의 상태에 의하여, 카운터는 전체 장치가 예열/스트라이킹 상태(TV/TZ)(램프가 꺼진상태)인가 또는 개시/정상 동작 상태(TA/TN)(램프가 켜진상태) 인가를 나타낸다.

이의 출력(ZA3)에서, 카운터(Z)는 선정 가능한 연속 카운트(즉, 예를들어 카운팅 상태(298 내지 450))중의 개개의 시퀀스를 제공하는데, 이 개개의 시퀀스는 D/A변환기(DAW)에서 전류 카운트 상태에 대응하는 아날로그 신호로 변환된다. 이러한 아날로그 시간-종속 신호는 점화 상태의 전류 조정기 회로(SR)와 개시상태(TA)의 부품(TA2)(도 4)에서 선정되는 부하회로의 전류 반-싸이클의 시간에 대한 적분 전류에 대하여 세트 포인트값(SW2(t) 및 SW4(t))에서 일시적으로 연속적인 진동을 허용한다.

D/A 변환기(DAW)는 카운터(Z)에 의해 이곳으로 전달되는 카운터 상태를 아날로그 신호로 변환한다. 카운터 상태가 카운터(Z)의 출력(ZA3)에 제공되지 않으면, DAW는 신호를 전류 세트 포인트값 발생기 회로(SWE)에 전달하지 않는다.

2진 신호를 이용하면, 출력단(AS)은 그의 입력ASE2(전류 조정기 회로에 연결됨) 또는 ASE3(스트라이킹 검출회로(ZE)에 연결됨)중 한곳에서 발생하는 각각의 스위칭 신호 다음에, 이러한 2진 출력신호(ASA1)가 그의 상태(토글 플립-플롭의 기능)를 변화시키는 것과 같은 방법으로, 다운스트림-연결된 래그성분(TZG)을 유도한다. 입력(ASE1)을 통하여, 출력단은 부족전압 보호 회로(USS)에 의해 정의된 상태로 이끌수 있다.

출력단(AS)은 반-브리지(도 1의 T1,T2)의 상태를 나타내는 2진 신호를 래그 성분(TZG)에 인가한다. 출력단의 출력(ASA1)에서 또는 래그 성분(TZG)의 입력(TZG1)에서 이 신호의 상태가 변화되면, 래그 성분(TZG)은 지연없이 비활성되고, 구동기(예, TT1)는 특정시간에 활성되며, 부동시간(t_T)후에 선정가능한 외부 저항기(R5)를 통해 마지막으로 비활성된 구동기(예, TT2)(도 4e, 4e1,4e2)를 활성화시킨다.

2개의 전력 구동기(TT1.TT2)는 래그 성분(TZG)의 제어 신호를 증폭하고 IC 단자(8) 또는 LVG(저 전압 게이트) 및, 10 또는 HVG(고 전압 게이트)(도 1)를 통해 반-브리지 트랜지스터(T1,T2)를 직접 구동한다.

스트라이킹-검출회로(ZE)는 신호 채널용 멀티플랙서로서 동작한다. 그의 출력(ZA1)의 신호에 의해 카운터(Z)가 점화 상태(TZ)(도 4g)의 초기를 스트라이킹 검출회로(ZE)에 나타내면, TZ는 클럭 발생기 출력(TGA2)을 출력단(AS)의 입력(ASE3)에 인가하고 출력단(AS)의 출력(ASA1)을 클럭 발생기 입력(TGE1)에 인가한다.

따라서, ZE는 AS에서 TG로 신호 채널을 인에이블하는데, 이때 TG의 타이머 성분은 AS로부터의 제어 펄스에 의해 타이머 성분(ZEE2 및 ZEA1간의 연결경로)의 주기의 초기에 대응하는 상태로 세트되고, 출력단(AS)은 TG(ZEE1 및 ZEA2간의 연결경로)의 출력(TGA2)으로 부터 제어 펄스를 입력(ASE3)에 공급한다.

이것은 전류 조정기 회로(SR)에 의해 한정된 인버터 주파수(f_INV)(도 3)가 프리-런닝 클럭 발생기(TG)의 주파수(f_TG)보다 큰 경우에는 클럭-발생기 출력(TGA2)에서 발생하는 스위칭 펄스 없이도, 점화 상태에서 출력단(AS)에 대하여 인버터의 주파수로 블럭-발생기 출력(TGA1)을 동기화할 수 있다.

타이머 성분에 부가된 주기(t_TG)후인 점화 상태(TZ)동안에, 클럭 발생기(TG)는 출력단(AS)의 상태를 변화시킬수 있으므로 후자의 입력(ZE3)을 통해 카운터(Z)에 점화를 나타낼 수 있으며, 이의 결과 전류 세트 포인트-값 발생기 회로(SWE)는 개시상태(TA)에 대응하는 값(SW3)에 세트 포인트값을 세트한다.

이것은 점화 상태동안의 SR의 두 스위칭 펄스 간의 기간이 TG의 기간(t_TG)보다 큰 경우에 정확하다.

도 2에 나타낸 제어장치(IC)에 의해 발생된 기능은 달리 구성된 제어장치, 특히 마이크로프로세서 등에 의해 발생될 수도 있다.

도 3은 전체 장치의 작동 범위에서 주파수 범위를 개략적으로 설명하고 있다. 인버터가 동작하는 주파수 범위는 가로 좌표에서 주어지고, 부하회로의 전류(IC)는 세로좌표에서 주어진다.

도 3은 2개의 주파수 응답을 나타낸다.

1. 램프의 필라멘트를 예열하기 위한 조건으로 주어지는 결합 주파수 범위 f_TVmin≤ f_InV≤ f_TVmax를 가진 공진 주파수(f_res1)를 갖는 램프 점화전의 부하회로의 Q-요소(G1).

2. 공진 주파수(f_res2)와 함께 점화 램프를 갖는 부하회로의 Q-요소(G2).

예열상태(TV)동안 인버터 주파수(f_Inv)에 대해 상한(f_TVmax)이 주어지는데, 이상한(f_TVmax)은 주어진 예열 지속시간(TV)동안에 예열전류가 램프 필라멘트가 이용되는중에 최소의 예열전류(IC) 이하로 떨어지지 않는다는 한계이며, 그렇지 않으면 상기 필라멘트는 빛을 충분히 방출할 수 없을 것이다.

예열상태(TV)동안 인버터 주파수((f_Inv)에 대해 하한(f_TVmin)이 주어지는데, 이 하한(f_TVmin)은 필라멘트의 예열상태중에 캐패시터(C5)(도 1)에서 램프(EL)양단의 전압(U_L)이 램프에 의해 한정되는 최대값을 초과하지 않는 한계이며, 이 때문에 예열이 끝나기 전(일찍 점화하는 것)에 점화될 수 있다.

인버터의 주파수(f_Inv=f_TV)에서 방전 램프(EL)를 동작시키기 위한 본 발명에 따른 방법에서, 부하전류의 주파수(f_Inv=f_TV)는 주파수 범위의 하한(f_TVmin)과 거의 일치시키는 방법으로 조정된다. 이것은 매우 짧은 시간에 필라멘트의 최적의 예열이 성취된다.

본 발명에 따른 방법의 충분한 장점에 덧붙여서, 부하회로의 양적인 감축(이에 의해 전류가 일정한 주파수로 유인된다)에 따른 필라멘트의 열이 인버터 주파수(f_INV)의 제어된 감축에 의해 램프 양단 전압과 예열중 필라멘트에 통과하는 전류가 거의 일정한 상태로 남도록 하는 방법으로 반응할 수 있다는 부가적인 장점이 제공된다.

예열상태(TV)의 끝에서, 인버터의 주파수(f_Inv=f_TZ)는 부하회로의 공진 주파수(f_res1)와 거의 동일하고, 램프를 점화하는데 충분한 램프(EL/C5)의 양단 전압(U_L)이 발생되도록 감소된다.

상기한 바와같이, 램프의 점화 순간에, 부하회로의 공진 주파수가 값(f_res2)으로 점프하는데, 그 이유는 램프와 병렬인 캐패시터(도 1의 C5)가 램프에 의해 거의 단락되기 때문이다. 점화하는 동안과 점화후에, 부하전류는 점화전의 고유 공진 주파수보다 상당히 낮은 고유 공진 주파수를 갖는다.

본 발명에 따른 스트라이킹-검출에서 상기 주파수 점프가 저장되고, 시간에 대한 세트 포인트 적분 전류가 시간에 대한 실제 적분 전류에 의해 도달될때까지 그 경과시간은 클럭 발생기의 주기(t_TG)와 대비된다.

본 발명에 의하면, 클럭 발생기의 주파수(f_TG)는 공진 주파수(f_res1)보다 낮고 공진주파수(f_res2)보다는 큰 주파수가 선택된다.

본 발명에 의하면, 예열중에 클럭 발생기(TG)의 주파수(f_TG)는 램프가 점화될때까지 인버터 주파수(f_Inv)보다 낮다.

본 발명에 의하면, 램프(EL)가 점화후에, 시간에 대한 실제 적분 전류가 전류 조정기 회로에서 세트 포인트값에 대응하는 값으로 상방 적분되는 동안의 시간간격이 클럭 발생기(TG)의 주기보다 더 길다. 이것은 클럭 발생기(TG)의 주파수(t_TG)가 램프를 점화한후 인버터의 주파수(f_Inv)보다 크다는 것을 의미한다.

개시상태(TA)와 정상 동작 상태(TN)에서, 인버터 주파수(f_Inv)는 램프가 점화한 채로 부하회로의 현재 지정된 Q-요소에 대하여, 요구되는 부하전류(I_L)가 세트된다. f_TA는 개시상태에서 인버터 주파수(f_Inv)이고, f_TN은 정상 동작 상태에서 인버터 주파수(f_Inv)이다. 개시상태에서 정상동작으로 연속적인 전이 동안에, 인버터 주파수(f_Inv)는 f_Inv=f_TA에서 f_Inv=f_TN까지 세트 포인트값의 감소에 따라 증가한다.

도 4에서, a)는 부하전류 세트 포인트값의 시간 프로화일을, b)는 클럭 발생기(TG)의 타이머 성분의 출력 전압을, c)는 클럭 발생기(TG)의 출력(TGA1)에서의 전압을, d)는 클럭 발생기(TG)의 출력(TGA2)에서의 전압을, e)는 출력단(AS)의 출력(ASA1)에서의 전압을, e1)은 구동기(TT1)의 출력(TT1A1)에서의 전압을, e2)는 구동기(TT2)의 출력(TT2A1)에서의 전압을, f)는 전류 조정기 회로(SR)의 출력(SRA1)에서의 전압을, g)는 카운터(Z)의 출력(ZA1)에서의 전압을, 그리고 h)는 카운터(Z)의 출력(ZA2)에서의 전압을 나타낸다.

상기 전압 프로화일은 예열상태(TV), 점화시간(t_Z)을 가진 점화상태(TZ), 개시상태(TA) 및 정상동작(TN)을 나타낸다.

도 4a는 세트 포인트값(SW1, SW2(t), SW3, SW4(t) 및 SW5)의 전개도이다. SW2(t)의 값은 점화를 검출할 때까지 (시간 t_ze) 증가한다. SW3은 시간 구간(TA1)내에 형성된다. 이에 계속해서(카운터가 특정한 카운팅 상태에 도달하였을때), 시간(TA2)에서 세트 포인트값(SW4(t))은 DAW로 형성된 아날로그 신호의 함수로 형성된다. 끝으로 이에 계속해서(카운터가 부가의 특정한 카운팅 상태에 도달할때) 세트 포인트값(SW5)이 기간(TN)내에 형성된다.

도 4b는 클럭 발생기(TG)의 타이머 성분의 출력 전압 프로화일도이다. 기간(TV,TA(TA1 및 TA2) 및 TN)에서, 클럭 발생기는 주기(t_TG)를 가진 프리-런닝 동작으로 동작한다. 점화상태(TZ)의 처음에, 타이머 성분이 초기상태로 변환되고나서, 인버터의 주파수(f_Inv)에 의해 동기화되며, 첫번째 시간과 부가의 시간에 신호가 전류 제어기(SR)에서 발생한다. 램프가 점화 결과, 신호가 기간(t_TG)내에 출력(SRA1)에서 발생하지 않으면, 시간(t_TG)에 발생하는 램프의 점화가 저장되고 점화 상태가 종료된다.

도 4C는 클럭 발생기(TG)의 출력(TGA1)에서의 신호를 나타낸다. 스위칭 펄스는 클럭 발생기의 타임 성분이 초기 상태(도 4b)로 세트될 때마다 발생한다. 점화 상태(TZ)동안 TGA1에서 스위칭 펄스의 주파수는 인버터 주파수(f_Inv)(동기화된 동작)에 대응하고, 점화 상태의 외부에서 상기 스위칭 펄스의 주파수는 프리-런닝 클럭 발생기의 주파수(f_TG)에 대응한다.

클럭 발생기(TG)의 출력(TGA2)에서 신호는 도 4d에 나타내었다. 스위칭 펄스는 클럭 발생기의 타이머 성분이 주기(t_TG)(도 4b)의 끝에서 피드백 네트워크에 의해 초기상태로 설정되는 경우에만 발생한다. 점화 상태(TZ) 동안, 스위칭 펄스는 타이머 성분이 주기(t_TG)가 경과하기전 입력(TGE1)에서 신호에 의해 리세트되는 동안에는 발생하지 않는다.

도 4e는 출력단(AS)의 출력신호(ASA1)를 나타낸다. 2개의 반-브리지 스위칭 요소(T1,T2)는 도 4e1 및 도 4e2에 도시한바와같이 출력 신호 값의 함수로서 구동된다. 각각의 상태변화 바로직후, 활성된 스위칭 요소가 비활성되는 동안, 부동시간(t)은 이전의 비활성 스위칭 요소가 활성화되는 시간의 경과후에 개시한다.

도 4f는 전류 조정기 회로(SR)의 출력(SRA1)에서 신호를 나타낸다. 스위칭 펄스는 시간에 대해 저장된 실제 적분 전류가 시간에 대해 결정된 세트 포인트 적분 전류보다 클때마다 발생한다. 스위칭 펄스는 출력단(AS)이나 신호(ASA1)(도 4e)의 상태 변화를 일으킨다. 점화 시간(tz)바로직후에, 스위칭 펄스는 클럭 발생기(TG)의 주기내의 출력(SRA1)에서 발생하지 않는다.

도 4g는 점화 상태를, 예를들어 신호"1"로 나타내는 카운터(Z)의 출력신호(ZA1)를 나타낸다.

도 4h는 램프(EL)가 켜져있는 것(개시상태(TA) 및 정상동작 상태(TN)), 예를들어 신호 "1"로 나타내는 카운터(Z)의 출력신호(ZA2)를 나타낸다.

본 발명은 인버터의 스위칭 요소를 외부에서 제어해서 램프 필라멘트의 충분한 예열이 가능하도록 하는 방법 및 회로 장치를 제공하게 된다.

Claims (27)

1. 방전램프(EL), 상기 방전램프(EL)에 병렬 연결된 캐패시터(C5), 코일(L2), 적어도 하나의 부가 캐패시터(C6) 및 상기 부하회로에 흐르는 부하전류(I_L)를 저장하는 요소(R2)를 포함하는 부하회로를 구비하며, 그리고 상기 인버터의 주파수(f_Inv)로 외부에서 제어되는 2개의 스위칭 요소(T1,T2)를 가진 반-브리지 장치로 구성되는 인버터를 구비하는 방전 램프(EL)를 동작시키는 방법에 있어서,

   - 예열상태(TV)에서,

   - 상기 부하전류(I_L)의 실제값을 저장하는 단계;

   - 상기 예열상태에서 부하전류의 요구되는 실제값과 대응하는 상기 부하전류(I_L)의 제 1 시간-불변 세트 포인트값(SW1)을 형성하는 단계;

   - 상기 램프가 꺼질 때 상기 부하회로의 공진 주파수(f_res1)보다 작고, 램프가 켜질 때 상기 부하회로의 공진 주파수(f_res2)보다 큰 주파수(f_TG)에서 자유롭게 동작하는 클럭 발생기(TG)를 활성화하는 단계;

   - 제 1 선정가능한 기간(TV)이 경과한후에 상기 예열상태를 종료하는 단계;

   - 점화(striking) 상태(TZ)에서,

   - 상기 부하회로내에 상기 부하전류(I_L)의 실제값을 저장하는 단계;

   - 상기 부하전류(I_L)의 시간-불변 세트 포인트값(SW1)으로 부터 선정 가능한값(SW2max)을 낳게 하는 상기 부하전류의 시간-변화 세트 포인트값(SW2(t))을 형성하는 단계;

   - 상기 인버터의 주파수(f_Inv)로 상기 클럭 발생기(TG)를 동기화하는 단계;

   - 반-브리지 스위칭 요소의 온-시간이 프리-런닝 클럭 발생기(TG)의 주기(t_TG= 1/f_TG)보다 큰 소정값에 상기 부하전류(I_L)의 세트 포인트값이 도달하자마자 상기 점화 상태를 종료하는 단계;

   - 정상동작(TN)에서,

   - 상기 부하전류(I_L)의 실제값을 저장하는 단계;

   - 정상동작에서 상기 부하전류의 요구되는 실제값에 대응하는 상기 부하전류의 제 2 시간-불변 세트 포인트값(SW5)을 형성하는 단계로 수행되는 것을 특징으로 하는 방전램프 동작방법.
2. 방전램프(EL), 상기 방전램프(EL)에 병렬 연결된 캐패시터(C5), 코일(L2), 적어도 하나의 부가 캐패시터(C6) 및 상기 부하회로에 흐르는 부하전류(I_L)를 저장하는 요소(R2)를 포함하는 부하회로를 구비하며, 그리고 상기 인버터의 주파수(f_Inv)로 외부에서 제어되는 2개의 스위칭 요소(T1,T2)를 가진 반-브리지 장치로 구성되는 인버터를 구비하는 방전 램프(EL)를 동작시키는 방법에 있어서,

   상기 부하전류의 각각의 반-주기는 상기 램프의 각각의 동작상태에서 선정가능한 세트 포인트값으로 조정되는 것을 특징으로 하는 방전램프 동작방법.
3. 제 2항에 있어서,

   상기 부하전류(I_L)의 양 및 음의 반-싸이클이 동일한 세트 포인트값으로 조정되는 것을 특징으로 하는 방전램프 동작방법.
4. 제 2항 또는 제 3항에 있어서,

   상기 부하전류의 주기를 조정하기 위하여, 상기 부하전류의 반-발진 또는 전체-발진의 시간에 대하여 상기 전류를 적분한 실제값이 저장되고, 이 적분값이 각각의 전류 동작상태에서 상기 부하전류의 반-발진 또는 전체 발진의 시간에 대하여 전류를 적분한 세트 포인트값과 비교되며;

   상기 부하전류의 실제값과 세트 포인트값이 일치할 때, 상기 인버터는 특정시간에 활성되는 스위칭 요소(T2)가 비활성되고 특정시간에 활성되지 않는 스위칭 요소(T1)가 활성되는 식으로 구동되는 것을 특징으로 하는 방전램프 동작방법.
5. 제 4항에 있어서,

   선정 가능한 부동시간(t_T; 도 4e)이 특정시간에 활성되는 상기 스위칭 요소(T2)의 비활성과 특정 시간에 활성되지 않는 상기 스위칭 요소(T1)의 활성 사이에서 발생되는 것을 특징으로 하는 방전램프 동작방법.
6. 제 1항에 있어서,

   상기 점화상태의 종료 직후 개시 상태(TA)의 제 1 기간(TA1)에서, 상기 부하 전류의 제 3 시간-불변 세트 포인트값(SW3 ; 도 4a)이 형성되는 것을 특징으로 하는 방전램프 동작 방법.
7. 제 6항에 있어서,

   상기 개시 상태(TA)의 제 2 기간(TA2)에서, 상기 제 3 시간-불변 세트 포인트값(SW3)으로부터 상기 제 2 시간-불변 세트 포인트값(SW5)으로 계속 변화되는 제 2 시간-변화 세트 포인트값(SW4(t))이 형성되는 것을 특징으로 하는 방전램프 동작 방법.
8. 제 1항에 따른 방법을 수행하기 위한 회로장치에 있어서,

   상기 회로장치는 방전램프(EL), 부하회로, 인버터 및 클럭 발생기(TG)를 구비하는데, 상기 부하회로는 상기 방전 램프(EL), 상기 방전 램프와 병렬 연결된 캐패시터(C5), 코일(L2), 적어도 하나의 부가 캐패시터(C6) 및 부하전류를 저장하는 요소(R2)를 포함하고, 상기 인버터는 외부에서 제어되는 스위칭 요소(T1, T2)를 가진 반-브리지 장치로 구성되는 것을 특징으로 하는 회로장치.
9. 제 8항에 있어서,

   상기 외부에서 제어되는 스위칭 요소(T1,T2)를 구동하기 위한 제어회로(IC)의 동작 패러미터는 저항기(R3,R4,R5,R6)를 통해 선정가능해지는 것을 특징으로 하는 회로장치.
10. 제 9항에 있어서,

    상기 제어회로(IC)는 클럭 발생기(TG), 스트라이킹-검출회로(ZE) 및 카운터(Z)를 갖는 것을 특징으로 하는 회로 장치.
11. 제 9항 또는 제 10항에 있어서,

    상기 제어회로(IC)는 전류 세트 포인트-값 발생기 회로(SWE)를 갖는 것을 특징으로 하는 회로 장치.
12. 제 11항에 있어서,

    상기 제어회로(IC)는 전류 조정기 회로(SR)를 갖는 것을 특징으로 하는 회로 장치.
13. 제 9항에 있어서,

    상기 제어회로(IC)는 래그 성분(TZE)과, 외부에서 제어되는 스위칭 요소(T1,T2)를 위한 제 1 및 제 2 구동기(TT1,TT2)를 갖는 것을 특징으로 하는 회로장치.
14. 제 9항에 있어서,

    상기 제어회로(IC)는 집적회로로 제조되는 것을 특징으로 하는 회로장치.
15. 제 10항에 있어서,

    상기 클럭 발생기(TG)는 그의 고유 발진 주파수(f_TG)의 주기(t_TG)를 한정하는 타이머 성분을 가지며, 또한 상기 타이머 성분이 주기의 처음 상태로 리세트될때 상기 카운터(Z)에 펄스를 공급하는 방식으로 구성되는 것을 특징으로 하는 회로 장치.
16. 제 10항에 있어서,

    상기 클럭 발생기(TG)는 상기 클럭 발생기(TG)의 출력 신호를 카운트하고, 상기 선정 가능한 카운트에 도달하였을 때, 상기 부하전류의 세트 포인트값(SW1,SW2(t),SW3,SW4(t),SW5)을 형성하는데 이용되는 신호를 발생하는 카운터(Z)에 연결되는 것을 특징으로 하는 회로장치.
17. 제 16항에 있어서,

    상기 신호는 상기 동작상태에 지정되는 것을 특징으로 하는 회로장치.
18. 제 15항에 있어서,

    상기 클럭 발생기(TG)는 그의 타이머 성분의 순간 상태에 무관하게 상기 고유 발진 주파수(f_TG)와 다른 발진 주파수의 개개의 주기의 초기를 선정하는 제어 입력(TGE1)을 구비하는 것을 특징으로 하는 회로 장치.
19. 제 10항에 있어서,

    상기 스트라이킹-검출회로(ZE)는 점화 상태(ZT)의 초기를 나타내는 선정 가능한 카운터 상태에 도달하였을 때 카운터(Z)에 의해 활성되는 것을 특징으로 하는 회로 장치.
20. 제 15항에 있어서,

    상기 클럭 발생기(TG)의 타이머 성분이 상기 출력단(AS)의 제어 펄스에 의해 상기 타이머 성분의 주기의 초기에 대응하는 상태로 세트되고, 상기 클럭 발생기(TG)의 출력(TGA2)에서 제어 펄스가 상기 출력단(AS)에 공급되는 식으로 스트라이킹-검출회로(ZE)는 출력단(AS)으로부터의 채널 신호(ASA1-TGE1;TGA2-ASE3)를 상기 클럭 발생기(TG)로 인에이블하는 것을 특징으로 하는 회로장치.
21. 제 15항에 있어서,

    상기 점화 상태(TZ)의 상기 클럭 발생기(TG)의 출력(TGA2)에서, 상기 클럭발생기(TG)의 제어 입력(TGE1)에서 2개의 연속 스위칭 펄스간의 지속시간이 상기 타이머 성분에 의해 한정되는 상기 클럭 발생기(TG)의 고유 발진 주파수(f_TG)의 주기의 주기(t_TG)보다 클 때에 펄스가 특정시간에서 발생되는 것을 특징으로 하는 회로 장치.
22. 제 21항에 있어서,

    첫 번째로 스위칭 펄스가 점화 상태(TZ)의 클럭 발생기(TG)의 출력(TGA2)에서 발생하고, 상기 스트라이킹-검출회로(ZE)가 비활성되며 상기 점화 상태가 종료되는 것을 특징으로 하는 회로장치.
23. 제 15항에 있어서,

    상기 점화 상태(TZ)는 상기 카운터(Z)의 선정 가능한 카운터 상태에 도달하였을 때 가장 늦게 종료되는 것을 특징으로 하는 회로장치.
24. 제 8항에 있어서,

    상기 부하 전류(I_L)의 시간에 대해 전류를 적분하기 위한 상기 세트 포인트값이 램프가 켜져 있는 동작 상태와 램프의 점화전 동작상태에 대하여 저항기(R3;R4)를 통해 개별적으로 조정될 수 있는 것을 특징으로 하는 회로장치.
25. 제 13항에 있어서,

    상기 래그 성분(TZG)의 상기 부동시간(t_T; 도 4e, 도 4e1, 도 4e2)이 저항기(R5)를 통해 조정될 수 있는 것을 특징으로 하는 회로 장치.
26. 제 8항에 있어서,

    상기 클럭 발생기(TG)를 발진하는 상기 주파수(f_TG)는 저항기(R6)를 통해 조정될 수 있는 것을 특징으로 하는 회로 장치.
27. 제 8항에 있어서, 상기 회로 장치는 제어회로(IC)를 이용하는 것을 특징으로 하는 회로장치.