JP3758305B2 - 照明用点灯装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は放電管の点灯回路における駆動装置に関するものである。
【０００２】
【従来の技術】
近年、放電管（例えば、蛍光灯）では、インバータを用いた点灯回路により直流電圧を高周波交流電圧に変換して、この高周波交流電圧を放電管を含む共振負荷回路に印加する方式が増えている。共振負荷回路には共振周波数を設定する共振インダクタ及び共振コンデンサが含まれている。こうした点灯回路は、直流電源の正負極間にハーフブリッジ構造に接続された２つのパワー半導体スイッチング素子からなるインバータ回路で、上記の高周波交流電圧を共振負荷回路の両端に印加する。共振手段を流れる電流はインバータの動作周波数を変えることによって制御する。ここで、２つのパワー半導体素子を交互にオン，オフさせるスイッチング周波数をｆ、上記共振インダクタとコンデンサで決まる共振周波数を ｆｏとすれば、ｆｏに対してｆが一定でなければランプ電流が変化し、放電管の発光が不安定になる。スイッチング素子の駆動周波数を安定化させる第一の従来例として、特開平8−37092号に開示されるような駆動装置がある。この駆動装置は、１）所望する周波数の方形波を発生するタイマ回路、２）インバータの２つのパワー半導体スイッチング素子をタイマ回路からの駆動信号に応じて各々駆動するハイサイド，ローサイドの駆動回路、３）２つのパワー半導体スイッチング素子が同時導通を防止するハイサイドのデッドタイムディレイ回路、ローサイドのデッドタイムディレイ回路、及び４）ローサイドのコモン電位を基準とする信号をハイサイドのコモン電位を基準とする信号に変換しタイマ回路からの駆動信号をハイサイド側に伝達するためのレベルシフト回路を備えることが特徴であり、これらの回路を１つの集積回路に内蔵する。上記従来例では、スイッチング素子をタイマ回路の周波数に応じて駆動し、この周波数は基本的にランプの共振電流とは非同期である。また、ランプを流れる共振電流に同期したスイッチングを行う第二の従来例として、特開平8−9655 号に開示されるような制御回路がある。この制御回路は、パワー半導体スイッチング素子が具備する環流ダイオード （逆電流を阻止しない機能を果たす）の両端電圧を検知してパワー半導体スイッチング素子をオンさせ、パワー半導体スイッチング素子の電流を積分器によって積分し、この値が基準値よりも高い場合に素子をオフさせる。
【０００３】
【発明が解決しようとする課題】
上記第一の従来例では、タイマ回路，レベルシフト回路，デッドタイムディレイ回路はそれぞれ、素子特性のばらつき或いは温度上昇により発振周波数のずれや動作遅延が予想される。特に、近年報告された無電極ランプでは、周波数を数ＭＨｚまで高くして高周波交流電流により高周波磁界を発生させ、この磁界でランプ管内のプラズマを維持させる方法で放電管の発光を制御しており、こうした数ＭＨｚの共振型インバータになると発振周波数のずれや動作遅延が無視できない。すなわち０.１μｓ の遅延時間がある場合を仮定すると、この動作遅延は通常の５０ｋＨｚの駆動周波数を用いる安定器に対しては１波長の０.５％ にすぎないが、２ＭＨｚの無電極ランプに対しては１波長の２０％にも達する。このように、数ＭＨｚの高周波共振型インバータを従来の方法で制御すると、動作遅延による駆動周波数のばらつきが相当大きくなるという問題がある。
【０００４】
点灯装置の場合、インバータのスイッチング周波数ｆと共振インダクタと共振コンデンサで決まる共振周波数ｆｏの間には図２に示すような関係があり、共振点での動作（ｆ＝ｆｏ）を境にしてｆ＞ｆｏを遅れ位相、ｆ＜ｆｏを進み位相と呼ぶ。遅れ位相であっても、進み位相であっても共振回路の電流ＩＬは共振点での値に比べて減少する。そこで、インバータは共振点付近で動作させたいが、進み位相になるとインバータを貫通する電流が流れる問題が起きる。
【０００５】
インバータのパワー半導体スイッチング素子をＱ１，Ｑ２、それぞれが内蔵する環流ダイオードをＱＤ１，ＱＤ２とし、Ｑ１とＱ２の接続位置から取り出す出力電圧をＶｏとすれば、進み位相とはＶｏの波形に対して共振電流ＩＬの波形が位相ψだけ進んでいる状態である。進み位相の場合、１サイクルの動作として Ｑ１のオン期間に共振電流ＩＬが正から負に切り替わり、電流はＱＤ１を流れる。次に制御回路がＱ１をオフさせ逆にＱ２をオンさせると、その以前に順方向電流を流していたＱＤ１には急に逆電圧が印加される。この結果、ＱＤ１内部に蓄積された電子と正孔（以後、残留キャリアと呼ぶ）が排出され、ＱＤ１にはカソードからアノードの向きに逆電流（以後、逆回復電流と呼ぶ）が流れる。この電流はＱ２を通って流れ、インバータにとっては貫通電流となる。残留キャリアが排出される時間はダイオードの逆回復時間として素子の仕様に記載されており、高速ダイオードと呼ばれる逆回復時間の短い素子でも０.０５〜０.１μｓである。数ＭＨｚの共振型インバータを共振点付近で動作させる場合、スイッチング周波数のばらつきによって進み位相が生じる可能性が高く、周波数も高いため貫通電流による損失は点灯装置の熱的な動作限界を決める要因となる。
【０００６】
上記第二の従来例では、パワースイッチング素子に並列に設けられたダイオードの電圧を検知してスイッチング素子を駆動することから、遅れ位相での動作が保証される。後述するように、放電管の起動時には点灯時に比べて大きな電流を必要とするが、放電管を流れる共振電流が増えると、前述の積分値が基準値に達するまでの時間が早くなり、この結果としてスイッチング素子の駆動周波数が高くなる。一方、図２に示すように遅れ位相ではスイッチング素子の駆動周波数を高くするほど、共振電流は減少する特性を持つ。このため、起動時の大きな電流が得られないという問題がある。
【０００７】
本発明の目的は、数ＭＨｚの動作周波数も考慮した放電管の点灯変換装置において、共振電流に同期した安定でかつ進み位相を防止した動作を保証し、更に放電管を起動から点灯まで制御可能な点灯装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題の解決は、逆電流を阻止しない機能を有するパワー半導体素子のスイッチングに応じて、放電管と誘導性、及び容量性素子を備えた共振手段に交流電圧を供給する照明用点灯装置において、前記パワー半導体素子に流れる正逆電流を積分する積分手段と、前記パワースイッチング素子のオフ期間に応じて前記積分値を減少させる放電手段と、前記積分値に応じて前記パワー半導体素子をオン，オフさせる駆動手段を備えることで達成される。
【０００９】
【発明の実施の形態】
本発明の実施例を図面を用いて説明する。図１は本発明の第１の実施例を示す回路図である。図１においてハーフブリッジ構成に接続されたＱ１，Ｑ２はパワ−MOSFETであり、電流を入力するドレイン端子、電流を出力するソース端子、及び制御電圧を印加或いは除去されるゲート端子を備え、ゲ−ト端子に制御電圧を印加或いは除去されることによりドレイン，ソース間に流れる電流を通流、或いは遮断する。MOSFETはソース端子からドレイン端子に向かう方向にダイオードを内蔵しており、以後Ｑ１が内蔵するダイオードをＱＤ１，Ｑ２が内蔵するダイオードをＱＤ２とする。
【００１０】
Ｑ１のドレイン端子は主電源１７の正極と接続し、Ｑ１のソース端子とＱ２のドレイン端子間にはコンデンサＣ１を接続し、Ｃ１とＱ２の接続箇所をインバータの出力端子Ｏとする。コンデンサＣ１には並列に放電手段１３を接続する。放電手段の具体的な構成は後述するように抵抗、或いは制御信号に応じて内部抵抗が変化するMOSFETなどがあげられる。また、Ｑ２のソース端子と電源１７の負極の間にはコンデンサＣ２を接続し、Ｃ２と電源１７の負極の接続箇所をＮと呼ぶ。Ｃ１と同様にコンデンサＣ２にも並列に、放電手段１４を接続する。出力ＯとＮの間には共振用インダクタＬｒ，共振用コンデンサＣｒを直列に接続し、Ｃｒには並列に負荷として放電管（或いは蛍光ランプ）１８を備える。Ｌｒ，Ｃｒ及び放電管２１を備えた共振回路は図１に図示した構成に限定するものではなく、例えば放電管１８がＬｒに並列な構成でも良い。コンデンサＣ１及びＣ２の容量は、共振用コンデンサＣｒに比べて数十倍以上に大きければ、Ｃ１，Ｃ２をＣｒに合成した値は、ほぼＣｒに等しくなるため、共振電流に与える影響はほとんどない。
【００１１】
次に、ハイサイド側の駆動回路１１を説明する。１１の電源は出力端子Ｏを基準とする電源１５であり、電源１５の正電極と負電極の間には素子１と２からなるＣＭＯＳインバータを供え、その出力をＱ１のゲートに接続する。ＣＭＯＳインバータは素子１がオンすると（この時２はオフ）Ｑ１のゲート端子に電圧を印加させる電流を流し、素子２がオンすると（この時１はオフ）Ｑ１のゲート端子に充電された電荷を放電させる電流を流す。１と２からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路５から信号を与える。コンデンサＣ１の電圧は、比較器６によって出力端子Ｏを基準とする基準電圧Ｖref1と比較され、比較器６の出力をＮＡＮＤ回路５に入力する。比較器６には正の電源を１５から供給する。また、電源１５の両端子間には、抵抗Ｒ１とスイッチＳ１を直列接続した起動停止手段を備え、Ｒ１とＳ１の接続箇所からＮＡＮＤ回路５の入力に接続する。図１ではＳ１をオフにすれば起動であり、Ｓ１をオンにすれば停止にあたる。
【００１２】
次にローサイド側の駆動回路１２を説明する。駆動回路１２は、ハイサイド側の駆動回路１１と同様な構成であり、１２の電源は端子Ｎを基準とする電源１６であり、電源１６の正電極と負電極の間には素子３と４からなるＣＭＯＳインバータを供え、その出力をＱ２のゲートに接続する。３と４からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路７から信号を与える。コンデンサＣ２の電圧は、比較器８によってＮ点を基準とする基準電圧Ｖref2比較され、比較器８の出力をＮＡＮＤ回路７に入力する。尚、ハイサイドの基準電圧Ｖref1ローサイドの基準電圧Ｖref2は、等しい電圧値が望ましい。電源１６の両端子間には、抵抗 Ｒ２とスイッチＳ２を直列接続した起動停止手段を備え、Ｒ２とＳ２の接続箇所からＮＡＮＤ回路７の入力に接続する。Ｓ１と同様にＳ２をオフにすれば起動であり、Ｓ２をオンにすれば停止にあたる。
【００１３】
次に、この照明用点灯装置の動作を図３と図４を用いて説明する。図３は図１の実施例における各部の波形を表す。放電管１８は、MOSFETＱ１，Ｑ２とＬｒ，Ｃｒを用いた電流共振回路によって高周波の電流が供給される。共振回路の電流ＩＬを図１でＯ点から流れ出る方向を正として定義すると、電流ＩＬの１周期の間にはＱ１，Ｑ２、及びＱＤ１，ＱＤ２に関わる動作モードが４つあり、これらの期間を図３にｔ１からｔ４として示す。また、各動作モードにおける点灯装置の動作を図４に示す。以後、図３と図４を用いて各動作モードを説明する。
【００１４】
モード１（ｔ１期間）図４（ａ）でＱ１がオンするとＯ−Ｎ間に主電源１７の電圧が印加されＱ１，Ｃ１，Ｌｒ，Ｃｒの経路で電流ＩＬが流れる。電流ＩＬはＣｒを充電すると共に、一部が放電管１８に分流して流れる。また、ＩＬによってコンデンサＣ１は充電されるが、以後、Ｃ１の電圧をＶc1と表す。Ｖc1は比較器６によって基準電圧Ｖref1と比較される。Ｖc1がＶref1に達すると、比較器６の出力はHighからLow に変化する。この出力をＮＡＮＤ回路５で受けて、CMOSインバータの素子２がオンしてＱ１のゲート電圧を放電し、Ｑ１はオフする。尚、図３でＶc1がＶref1に達した後、素子２によってＱ１がオフするまでの遅延時間をｔdoffとする。
【００１５】
電流ＩＬは図３に示すように、ＬｒとＣｒによって正弦波状の波形になるが、Ｖc1の充電電圧を検知してＱ１をオフする本方式では、Ｖc1が充電中、即ち電流ＩＬの極性が正の期間中にＱ１がオフすることが特徴である。
【００１６】
ここまでの動作がモード１であり、コンデンサＣ２はモード１の期間中、放電手段１４によって放電されている。Ｃ２の電圧を以後Ｖc2と表すと、Ｖc2は図２に示すようにモード１期間中に徐々に減少する。
【００１７】
モード２（ｔ２期間）Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流は図４（ｂ）でＬｒ，Ｃｒ，Ｃ２，ＱＤ２の経路で流れ続ける。尚、電流ＩＬの一部は放電管１８に分流して流れる。
【００１８】
電流ＩＬはＣ２を逆充電するように作用し、Ｖc2はモード１終了時刻より更に減少する。Ｖc2がＶref2の値以下になると、比較器８の出力はLow からHighに変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子３がオンしてＱ２のゲート電圧を充電する。但し、図３でＶc2がＶref2に達した後、素子３によってＱ１がオンするまでの遅延時間をｔdon とする。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図３に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ２の逆充電は続きＶc2は減少する。
【００１９】
コンデンサＣ１はモード２の期間中、放電手段１３によって放電されており、Ｖc1はモード２期間中に徐々に減少する。
【００２０】
モード３（ｔ３期間）電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬは図４（ｃ）のように、 Ｃｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒの経路で流れ、Ｃ２はＩＬによって充電される。Ｖc2は比較器８によってＶref2と比較される。ＩＬによってＶc2が増加しＶref2に達すると、比較器８の出力はHighからLow に変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子４がオンしてＱ２のゲート電圧を放電し、ｔdoffの遅延時間の後、Ｑ２はオフする。モード３においてもモード１と同様に、電流ＩＬの極性が負の期間中にＱ２がオフする。
【００２１】
ここまでの動作がモード３であり、コンデンサＣ１はモード３の期間中、放電手段１３によって放電されており、Ｖc1はモード３期間中に徐々に減少する。
【００２２】
モード４（ｔ４期間）Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬは図４（ｄ）のように、Ｌｒ，Ｃ１，ＱＤ１，主電源１７，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１８に分流して流れる。
【００２３】
電流ＩＬはＣ１を逆充電するように作用し、Ｖc1はモード３終了時刻より更に減少する。Ｖc1がＶref1の値以下になると、比較器６の出力はLow からHighに変化し、この出力をＮＡＮＤ回路５で受けて、ＣＭＯＳインバータの素子１がオンしてｔdon の遅延時間の後、Ｑ１のゲート電圧を充電する。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ２の逆充電は続きＶc1は減少する。また、コンデンサＣ２はモード４の期間中、放電手段１４によって放電されており、Ｖc2はモード４期間中に徐々に減少する。
【００２４】
電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００２５】
本実施例の動作によれば、
１）Ｑ１，Ｑ２のスイッチングは電流ＩＬの極性が切り替わる以前に行われ、遅れ位相の動作が保証される。即ちＱ１がオンする以前のモード４では、ダイオードＱＤ１に電流が流れておりローサイドのＱＤ２には既に逆電圧が印加されているため、進み位相の問題であったＱＤ２の逆回復電流は流れない。
【００２６】
２）遅延時間ｔdon は動作に影響を及ぼさない。即ち、Ｑ１の場合、モード４期間中にｔdon ゲート電圧の印加が遅れても、Ｑ１に実際に電流が流れるのはモード１であるから影響はない。一方、ｔdoffの影響はＱ１，Ｑ２のオフが遅れる結果、Ｖc1，Ｖc2が基準電圧を越えて充電される結果を招く。しかしながら、Ｖc1の場合はモード２及び３の期間に放電手段１３によって減少する。同様にＶc2もモード４及び１の期間に放電手段１４によって減少する。後述する図７に示すように、Ｑ１，Ｑ２の動作周波数を満足するように放電手段の値を決めれば、遅延時間ｔdoffの影響を補償することができる。
【００２７】
３）放電手段は、点灯装置の起動時に動作周波数を遅くして共振電流を増加させる働きがある。
【００２８】
３）の起動時の動作について詳しく述べる。図３において第１周期の電流を ＩＬ１とすると、Ｑ１及びＱＤ１に電流が流れていないモード２及び３の期間にＶc1の電圧は放電手段１３よってΔＶ１だけ減少する。次に、モード４においてＱＤ１に流れる電流を積分し、その値をＶc1から減算すると、モード４終了時のＶc1（第２周期のモード１開始時におけるＶc1等しい）はΔＶ１の分だけ第１周期のモード１開始時におけるＶc1より減少する。次に、第２周期に入り、モード１において電流ＩＬを積分した値をＶc1に加算するが、開始時の電圧が異なるためＶc1が基準電圧Ｖref1に達するまでの時間は第１周期に比べて長くなる、即ち、周波数が遅くなる。遅れ位相において点灯装置の周波数が遅くなると、電流 ＩＬは図２の共振特性に示すように増加する。また、この周期のモード２，３において放電手段１３により減少する電圧ΔＶ２は周波数が遅くなった分だけΔV1より大きい。
【００２９】
以上の動作を繰り返し行うが、同じ動作がＶc2に対しても起こり、周期を重ねる毎に動作周波数は少しずつ遅くなり、共振電流は図２に応じて増加する。
【００３０】
図５には以上の動作原理に基づいて、放電管を起動から点灯に制御する期間の電流波形を示す。この図で、電流が１周期毎に増加していることが分かる。放電管が点灯すると、その等価抵抗が変化するため、図２に示すように同じ動作周波数に対する共振電流が減少する。放電管が点灯した後は、駆動周波数に対する電流の変化が点灯前に比べて緩やかになるため、起動時とは異なり、周波数がわずかに変化しても電流は一定に保たれる。
【００３１】
放電手段は上記２）及び３）のような働きを持つが、更に、点灯時において電流が減少した場合に、これを正常値に復帰させる働きも有する。
【００３２】
図６には、電流ＩＬが減少した場合の説明図を示す。図６ではモード１において電流が減少した場合であり、電流ＩＬの減少によってＣ１の電圧Ｖc1がＶref1に達するまでの時間が長くかかる、即ち、モード１の期間が伸びることになる。この期間をｔ１で表す。
【００３３】
電流が正の半周期に対してＱ１の導通期間が伸びれば、その反対に次のモード２ではダイオードＱＤ２を電流が流れる期間が減少する。この期間をｔ２で表す。前述のように、モード２では、ＱＤ２を流れる電流ＩＬでＣ２の電圧Ｖc2が逆充電されるが、モード１の影響でＱＤ２の導通期間が減少するとＶc2の減少が抑制される。
【００３４】
次のモード３開始時刻では、Ｖc2が正常時に比べて高く、電流ＩＬがＱ２を流れ始めると、Ｃ２はこの電流で充電されて早くＶref2に達する。つまり、モード３の期間が短くなり、電流ＩＬの負値も減少する。この期間をｔ３で表す。
【００３５】
モード３でＱ２の導通期間が短くなるため、その反対に次のモード４ではダイオードＱＤ１電流が流れる期間が増加する。この時、Ｃ１は電流ＩＬで逆充電され、図６に示すように電圧Ｖc1は前の周期に比べて低い値まで減少する。この期間をｔ４で表す。ここまでが電流が減少した後の１周期である。
【００３６】
次の周期のモード１に入ると、前モードにおける電圧Ｖc1が低い為、Ｃ１が電流ＩＬで充電されＶc1が基準電圧Ｖref1に達するまでの時間が長くなる。この期間をｔ５で表す。
【００３７】
次のモード２の期間をｔ６とすると、ｔ４からｔ５までの期間中にＣ２は放電手段１４によって放電されており、この期間は前の周期に比べて長い。このため、ｔ６期間の終了時におけるＶc2はｔ３開始時における値に比べて低くなる。また、モード３のｔ５期間は長くなり、電流ＩＬは増加に向かう。
【００３８】
本発明の点灯回路によれば、電流が急に減少しても、次の周期ではｔ５，ｔ６の期間が長くなり、周波数を低下して電流を増加させる働きがある。この動作を繰り返し、定常電流に復帰すると、その後は周波数は一定になる。即ち、本方式の点灯回路は、電流の変動に対してスイッチ素子の駆動周波数と１周期に対するオン，オフの比率（デューティ）をそれぞれ、共振の各周期毎に自動的に調整して、電流を安定化させることが特徴である。図７には放電手段１３，１４にそれぞれ値の等しい抵抗を用いた場合に、放電抵抗と負荷電流ＩＬ、及びＱ１，Ｑ２の駆動周波数に係わる関係を示す。この図は図１の実施例において、放電手段 １３と１４以外の回路定数は等しいという条件で計算した値である。図７から放電抵抗を大きくすると、コンデンサＣ１或いはＣ２と放電抵抗で決まる電圧の時間的な減少が小さくなり図３に示したΔＶが減少する。この結果として、駆動周波数は増加し、図２の共振特性から負荷電流は減少することが分かる。
【００３９】
照明用点灯装置においては負荷電流を変えて調光を行うが、本発明によれば図７の関係から、放電手段の値を制御して、負荷電流を変化させ調光を実現することができる。この調光に関して後ほど述べる。
【００４０】
次に、図１の実施例の起動と停止方法について説明する。
【００４１】
起動法はＳ１，Ｓ２が共にオンしている状態から、最初にＳ１に信号を印加してＳ１をオフさせる。Ｑ１がオンすると共振回路に電流ＩＬを供給し、モード１の動作で述べたようにＣ１の充電に従って、Ｑ１はオフする。次に、モード２が開始されＣ２の電圧はＶref2以下になるが、Ｓ２がオンであればＮＡＮＤ回路７の出力はＱ２のオフを維持する。ここで、重要なことはＣ１の電圧は放電手段 １３の作用で減少するため、Ｖc1がＶref1に達する前にＳ２をオフさせる信号を与えることである。
【００４２】
もしＶc1がＶref1以下に減少した後でＳ２をオフすると、Ｑ１とＱ２が同時にオンする短絡状態となる。図１の実施例はＱ１とＱ２が同時にオンすると、これらの素子を貫通して流れる短絡電流によってＣ１とＣ２が共に基準電圧以上に充電され、両素子はオフする。即ち、短絡電流は安全にカットされるが負荷への電流供給も遮断される。これを避けるため、Ｖc1がＶref1に達してＱ１がオフするとモード２でＣ２は逆充電されるので、Ｃ２の逆充電電圧を検知してＳ２をオフする。その後は、前述のモード３で電流は流れる。動作を停止させるには、スイッチＳ１及びＳ２をオンさせてＮＡＮＤ回路５，６の出力をHighにすれば良い。ここで、スイッチＳ１をオンオフするには、ローサイドのコモン電位を基準とする信号をハイサイドのコモン電位を基準とする信号に変換しハイサイド側に伝達する必要がある。このように、電位の異なる箇所に信号を伝達するためにはレベルシフト手段が必要であり、フォトカプラやパルストランスが一般的に用いられる他、最近では高耐圧の集積回路で構成されたレベルシフト回路も普及しつつある。フォトカプラやパルストランスは部品の実装体積が大きくなるが、高耐圧のレベルシフト回路はハイサイド及びローサイドの駆動回路と共に半導体集積回路に内蔵することが可能であり、装置の小型化に有効である。しかしながら、集積回路内部ではハイサイド側の回路とローサイド側の回路が電気的に干渉することを防ぐ為に素子間の高耐圧分離が必要となる。この素子間分離は集積回路を作る上で製造プロセスを複雑にする他、チップ面積を増加させるため集積回路のコストを高くする。そこで、これらの問題点を解決する第２の実施例を図８に示す。
【００４３】
図８の実施例で主回路の構成は図１と同様であるため、説明を省略する。ハイサイド側の駆動回路１１は電源がコンデンサＣｔであり、Ｑ２をオンさせてＮ点を基準とする駆動用電源１６からダイオードＤを介して充電する。この方法はブートストラップ方式と呼ばれ、米国特許USP4,316,243号に記載されている。Ｃｔの正電位と負電位間には素子１と２を用いたＣＭＯＳインバータ，比較器６， ＮＡＮＤ回路５，遅延手段１０，比較器９、及び抵抗Ｒ３，Ｒ４の直列接続を備える。
【００４４】
ＣＭＯＳインバータの出力はＱ１のゲートに接続し、ＣＭＯＳインバータの制御端子にはＮＡＮＤ路５から信号を与える。ＮＡＮＤ回路５は比較器６及び遅延手段１０を介した比較器９の信号が入力信号である。比較器６は図１と同様にコンデンサＣ１の電圧と基準電圧Ｖref1比較する。比較器９はコンデンサＣｔの電圧を抵抗Ｒ３とＲ４で分圧し、Ｒ４の電圧と基準電圧Ｖref3を比較する。遅延手段１０は比較器９の出力を所望する時間だけ遅延させてＮＡＮＤ回路５に伝える。
【００４５】
比較器９はヒステリシスを持つ特性が望ましく比較器の出力がLow からHighに変化するための基準電圧をＶCLH 、逆にHighからLow に変化するための基準電圧をＶCHL とする。ここでは、コンデンサＣｔの電圧を抵抗Ｒ３とＲ４で分圧された電圧が基準電圧Ｖref3ＶCLHより高い場合に比較器の出力はHighとなることにし、ＶCHL＜ＶCLHの関係を設定する。
【００４６】
ローサイド側の駆動回路１２は、Ｎ点を基準とする駆動用電源１６を供え、 １６の正電位と負電位間には素子３と４を用いたＣＭＯＳインバータ，比較器８，ＮＡＮＤ回路７，比較器１０、及び図１に示した抵抗Ｒ２とスイッチＳ２を直列接続した起動停止手段を備える。ＣＭＯＳインバータの出力はＱ２のゲートに接続し、ＣＭＯＳインバータの制御端子にはＮＡＮＤ路７から信号を与える。 ＮＡＮＤ回路７は比較器８及び起動停止手段が入力信号である。比較器８はコンデンサＣ２の電圧と基準電圧Ｖref2を比較する。
【００４７】
次に、図８の実施例の起動法について述べる。ここでキャパシタＣ１，Ｃ２，Ｃｔ、及びＣｒは初期電圧がいずれも０Ｖであると仮定する。また、Ｑ２のゲートソース間容量をＣgs2とすれば、Ｃgs2≪Ｃ２の関係になるようＣ２を選ぶ。同様に、Ｑ１のゲートソース間容量をＣgs1とすれば、Ｃgs2≪Ｃ１の関係になるようＣ１を選ぶ。
【００４８】
始めに、Ｓ２をオフにするとＣ２の電圧Ｖc2がＶref2以下であれば、比較器８の出力とＳ２の出力によってＣＭＯＳインバータの素子３がオンし、Ｑ２のゲート電圧を充電する。Ｃgs2≪Ｃ２ の関係から電源１６の電圧はほぼ全てがＱ１のゲートソース間に印加される。Ｑ２にゲート電圧が与えられても、負荷の共振回路の電流は流れない。一方、電源１６からダイオードＤ，コンデンサＣｔ，Ｑ２及びＣ２を流れる経路で電流が流れ、ＣｔとＣ２をそれぞれ充電する。ここで、電源１６の電圧はＣｔとＣ２に分圧されるが、Ｃ２に分圧される電圧Ｖc2は Ｖref2以上になるように、また、Ｃｔに分圧される電圧Ｖctは前述のＶCLH 以上になるようにＣｔの容量を選ぶ。この結果、比較器８はＶc2がＶref2を越えることを検知してＱ２をオフさせる信号をＮＡＮＤ回路７に伝達する。
【００４９】
Ｃｔの電圧ＶctがＶCLH 以上になると、比較器９がこれを検出し、その結果は遅延手段１０を経てＮＡＮＤ回路５に伝達される。Ｃ１の初期電圧は０Ｖでありこの値がＶref1より低ければ、ＮＡＮＤ回路５ではＱ１をオンさせる条件が揃う。ここで重要な点は遅延手段１０を備えることであり、Ｑ２のオフ以前にＱ１がオンすることを防止するため、比較器９の出力に所定の遅延時間を加える。
【００５０】
Ｑ１がオンすると、図３，図４で述べたモード１と同じ動作が開始される。この説明は前述の通りであり、ここでは説明を省略する。モード１が終了しモード２に移ると、ＱＤ２を流れる電流ＩＬによってＣ２は逆充電されるが、同時にＮ点を基準とするＯ点の電圧ＶＯは、ＱＤ２の電圧（極性は負）とＣ２の電圧Ｖc2の和になり、この電圧は電源１６に比べて低いため、電源１６からダイオードＤ，コンデンサＣｔ，ＱＤ２及びＣ２を流れる経路で電流が流れ、ハイサイド側の電源にあたるＣｔを充電する。Ｃ２はこの電流で充電されながら、同時に電流 ＩＬで逆充電される状態にあり、ＩＬがＣｔの充電電流よりも大きいと仮定すれば、Ｃｔだけが充電される。
【００５１】
図８の実施例でハイサイド側の駆動回路１１は、図１の実施例とは異なり外部から起動，停止に関わる信号を入力する必要がない。図８の実施例では、ローサイド側Ｑ２の動作に応じて電源コンデンサＣｔが所定の値以上に充電されている限り、前述のモード１から４の動作を継続する。停止方法は、ローサイド側駆動回路１２のＳ２に停止信号を与え、Ｑ２のオフ状態を持続することにより行うことができる。即ち、Ｑ２のオフが持続すればＣｔへの充電が停止し、Ｃｔの充電電圧は徐々に減少する。Ｃｔの充電電圧が基準電圧Ｖref3以下になれば比較器９によってＱ１はオフされる。
【００５２】
このように、図８の実施例ではハイサイド側の駆動回路１１にレベルシフト手段を必要としない。そこで、駆動回路１１と駆動回路１２はそれぞれ別々に、低耐圧の半導体集積回路として実現することが可能である。この実施例によれば、前述のようにレベルシフト回路を内蔵する高耐圧の半導体集積回路に比べてコストを低くすることができる。
【００５３】
図１及び図８の実施例では、主に負荷電流ＩＬが数ＭＨｚの高周波点灯装置を対象として説明を述べたが、これらの実施例は５０ｋＨｚ程度の周波数を扱う通常の蛍光灯点灯装置にも適用できる。但し、この場合には図３に示した遅延時間ｔdon，ｔdoff が１周期の期間に比べて無視できるほど小さい。即ち、Ｖc1或いはＶc2が基準電圧Ｖref1或いはＶref2に達すると、その直後にＱ１，Ｑ２はそれぞれオフされる。次に放電手段１３或いは１４によってＶc1，Ｖc2がそれぞれ減少し始めると、これらは直ぐに基準電圧以下になりＱ１，Ｑ２が再度、オンすることになる。このような動作を避けるためには、基準電圧がヒステリシスを持っていることが望ましい。
【００５４】
図９には比較器６にヒステリシスコンパレータを用いた実施例を示す。この図ではハイサイド側のみを示したが、ローサイド側の比較器８にも同様にヒステリシスコンパレータを用いる。比較器６以外は図８と同じ構成であり、説明は省略する。比較器６のヒステリシス特性は、比較器の出力がLow からHighに変化するための基準電圧をＶLH、逆にHighからLow に変化するための基準電圧をＶHLとし、ＶHL＞ＶLHの関係を持たせる。ＶLHとＶHLはいずれも、比較器６の出力に応じて基準電圧Ｖref1を切り替えて作る。
【００５５】
図１０にヒシテリシスコンパレータを用いた場合の動作を示す。この図で、 ｔ１期間のモード１においては、Ｖref1の値はＶHLにある。そしてＶc1がＶHLに達すると、比較器６の出力はHighからLow に変化し、この時Ｖref1はＶHLから ＶLHに切り替わる。次にｔ２期間のモード２では、図３と同様に放電手段１３によってＶc1は減少するが、この時、Ｖc1が先のＶHL以下に減少しても影響は無く、ＶLH以下にならない限り比較器６の出力は変化しない。電流ＩＬはＣ２を逆充電するように流れ、Ｖc2がＶref2の値であるＶLH下になると、比較器８の出力はLow からHighに変化し、この出力をＮＡＮＤ回路７で受けてＱ２のゲート電圧を充電すると共に、Ｖref2はＶLHからＶHLに切り替わる。次のモード３において Ｃ２はＩＬにより充電され、Ｖc2は比較器８によってモード２でＶHLに切り替わったＶref2と比較される。そして、Ｖc2が増加しＶHLに達すると、比較器８の出力はHighからLow に変化し、Ｑ２はオフすると共に、Ｖref2は以後、ＶHLから ＶLHに切り替わる。次にモード４に移り、電流ＩＬがＣ１を逆充電してＶc1が Ｖref1の値であるＶLH以下になると、比較器６の出力はLow からHighに変化し、Ｑ１のゲート電圧を充電する。また、比較器６の出力変化によってＶref1はＶLHからＶHLに切り替わり、始めの状態に戻る。
【００５６】
以上に述べたように、比較器６，８にヒステリシスコンパレータを用いれば、放電手段１３或いは１４によってＶc1，Ｖc2が減少しても、ｔ３又はｔ１の終了時刻における値がＶLH下にならないよう設定することによってＱ１，Ｑ２は正常な動作を保証できる。
【００５７】
図１の実施例ではハイサイド側回路１１のコモン電位を出力Ｏにしている。このため、素子２がオンするモード２では、Ｑ１のターンオフを高速化する利点がある。即ち、素子２がオンした直後は、Ｑ１のゲート、ソース間に充電された電圧が素子２に印加され、素子２の電流は大きいが、Ｑ１のゲート電圧が減少し零に近づくほど、電流能力が低下する。これに対してハイサイド側回路１１のコモン電位を出力Ｏに接続していれば、電圧Ｖc1素子２に印加されターンオフの最後まで電流能力が維持される。ターンオフの後は、Ｖc1電圧がＱ１のソース，ゲート間に逆バイアスとして印加されるため、ノイズによってＱ１が瞬間的にオンするようなことはなく、安定なオフを確保できる。
【００５８】
一方、モード１においてＱ１のゲート，ソース間に印加される電圧は電源１５の電圧とＶc1差電圧であり、Ｖc1が増加するほどＱ１のゲート電圧が減少する。この結果、Ｑ１のオン抵抗が増えるという欠点もある。特に、駆動周波数が数十ｋＨｚ程度の用途で、Ｑ１，Ｑ２のスイッチング損失よりも定常損失の方が大きい場合に対してはＱ１のオン抵抗を増加させないよう十分なゲート電圧を印加する方が望まれる。このような場合には、図１１の実施例に示すように比較器６の接続法を変えることが望ましい。
【００５９】
図１１には、ハイサイド側の駆動回路１１を示すが、ローサイド側の駆動回路１２も同様である。図１１で、駆動回路１１の電源はＱ１のソースを基準とする正電源１５と負電源１６であり、電源１５の正電極と負電極の間には素子１と２からなるＣＭＯＳインバータを供え、その出力をＱ１のゲートに接続する。図１と同様に、１と２からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路５から信号を与える。コンデンサＣ１の電圧は、比較器６によってＱ１のソースを基準とする基準電圧Ｖref1と比較され、比較器６の出力をＮＡＮＤ回路５に入力する。また、電源１５の両端子間には、抵抗Ｒ１とスイッチＳ１を直列接続した起動停止手段を備え、Ｒ１とＳ１の接続箇所からＮＡＮＤ回路５の入力に接続する。比較器６には正の電源を１５から、また負の電源を１６からそれぞれ供給する。尚、比較器６はヒステリシスを持つ特性が望ましい。比較器６は負電源１６を備えるため、コンデンサＣ１の電圧が負の場合でも基準電圧との比較が可能である。
【００６０】
図１１の構成によれば、Ｃ１の充電電圧が増加してもＱ１のゲート，ソース電圧は電源１５に等しい電圧に維持される。但し、前述のＯ点を回路１１のコモンに選んだ場合のようなターンオフの高速化は達成されない。そこで、図１と図 １１のいずれの構成を選ぶかは、駆動周波数に応じて選択する必要がある。
【００６１】
次に、放電管の明るさを調整する方法について説明する。近年、照明器具には任意に明るさを調整できる調光機能を搭載した点灯装置がある。放電管の明るさを調整するには、共振電流ＩＬの大きさを変えることで達成できる。前述の図６に示したように、インバータのスイッチング周波数ｆが共振インダクタと共振コンデンサで決まる共振周波数ｆｏに対して高周波になるほど、電流ＩＬは減少する。この原理に基づき、点灯装置ではスイッチング周波数ｆを制御して調光を行っている。
【００６２】
電流ＩＬを小さくするには、ハイサイド側もしくはローサイド側のスイッチング素子の導通期間を短くし、スイッチング周波数が高くなるように設定すればよい。
【００６３】
本発明によれば、図７に示したように放電手段１３及び１４の抵抗値を増加させることによって、駆動周波数を増加させ電流を減少させることができる。前述のように、放電手段は点灯装置の起動時に動作周波数を遅くして共振電流を増加させる働きがあることを説明したが、この原理を応用し放電抵抗値を大きくしてＶc1，Ｖc2の減少ΔＶを小さくすれば、逆に動作周波数は速くなり、共振電流は減少する。図１２には、この原理に基づき調光を行う場合の実施例を示す。図 １２には放電手段１３の周辺回路のみを示したが、残りの構成は図１と同じである。また、図１２と同じ構成を放電手段１４にも備える。コンデンサＣ１に並列に抵抗Ｒ５を供え、更に抵抗Ｒ６とＭＯＳＦＥＴ Ｑ３ が直列になった構成を Ｃ１に並列に接続する。全光で点灯させる場合には調光信号によってＱ３をオンさせ、放電手段の値はＲ５とＲ６の並列合成値になるようにする。そして、調光を行う場合にはＱ３をオフさせ、Ｒ５だけが放電手段として働くようにする。 Ｒ５はＲ５とＲ６の並列合成値に比べて値が大きいため、図７に示したように駆動周波数は増加し、電流が減少して調光状態となる。
【００６４】
図１２の実施例の他に、コンデンサＣ１又はＣ２の電圧が基準電圧Ｖref に達するまでの時間が短くなるように基準電圧を制御する方法もある。図１３に基準電圧を変更する調光回路の実施例を示す。
【００６５】
前述の図１の実施例においては、ローサイド側の駆動回路でコンデンサＣ２の電圧を基準電圧Ｖref2比較しＮＡＮＤ回路７に信号を出力する比較器８がある。一方、図１３は比較器８の基準電圧Ｖref2を任意のタイミングで与える調光信号によって可変できることが特徴である。
【００６６】
図１３において、抵抗Ｒ７は図１の電源１６の高電位側に接続する。また、 ＦＥＴ Ｑ４のゲート端子には比較器８の出力を反転した信号を与え、ＦＥＴ Ｑ５のゲート端子には調光信号を伝達する。
【００６７】
最初に全光点灯時における基準電圧Ｖref2の設定法について述べる。比較器８の出力がHighであればＦＥＴ Ｑ４はオフとなり、基準電圧Ｖref2は電源１６の電圧を抵抗Ｒ７とＲ９で分圧したＶHLとなる。次に比較器８の出力がLow になるとＱ４はオンとなり、抵抗Ｒ８とＲ９は並列に接続され合成抵抗はＲ９よりも小さくなる。基準電圧Ｖref2は電源１６の電圧をＲ８，Ｒ９の合成抵抗とＲ７で分圧したＶLHとなり、ＶHLとＶLHとの関係はＶHL＞ＶLHとなる。
【００６８】
次に調光信号が入力された場合について説明する。ＦＥＴ Ｑ５のゲート端子に調光信号としてHigh信号を入力するとＱ５はオンとなり、抵抗Ｒ９とＲ１０は並列に接続され合成抵抗はＲ９よりも小さくなる。よって、基準電圧Ｖref2は通常点灯時のＶHLより低くなり、Ｑ２の導通期間を短くすることができる。このような方法でローサイド側の基準電圧Ｖref2を変更すれば、調光が可能になる。
【００６９】
図１４には本発明の点灯回路を内蔵した無電極蛍光ランプの構成を示す。放電管２６の内部にはクリプトンと水銀蒸気が封入されている。点灯回路２７で励起コイル２８に高周波電圧を印加すると、コイル線間の電圧で大きな電界が発生して放電が起こり、これが発端となって誘導放電へと移行する。点灯回路２７はその後、コイル２８に数ＭＨｚの高周波電流を供給し、ソレノイド形状のコイルから磁力線を放出させる。誘導放電で発生したイオンには、磁力線との電磁結合により誘導電界が加えられ、閉ループ状の放電電流（プラズマ）になる。プラズマ中の水銀蒸気は誘導電界によって励起され、紫外線を放射し、これが管２６内面に塗布された蛍光体に当たって可視光に変わる。プラズマは等価的には励起コイル２８の二次巻線であり、この二次巻線の負荷に相当するプラズマ抵抗にエネルギーを供給している。無電極蛍光ランプは、放電路がリング状になるためその長さは必要なく、小型化に適している。
【００７０】
無電極蛍光ランプは、通常の蛍光ランプと異なりフィラメントを使用しないため、長寿命化が達成できることが特徴である。後述する通常の電球型蛍光ランプは、約８,０００ 時間の寿命を持つが、寿命を決める要因はフィラメントの断線である。これに対して、無電極蛍光ランプは約２０,０００ 時間の寿命を持ち、上記通常の蛍光ランプに比べて約３倍の長寿命化が達成できる。この寿命は白熱球と比べると約１０倍に相当する。
【００７１】
無電極蛍光ランプも通常の蛍光ランプと同様に、ランプに流れる電流が増加すると、ランプ両端の電圧が低下する。これはランプを等価抵抗で考えると、電流が流れるほど抵抗値が減少することに相当し、負性抵抗特性と呼ばれる。負性抵抗の特性を持つランプに対して、電流を安定化させることが点灯回路の働きである。
【００７２】
図１５には無電極蛍光ランプに対して本発明の点灯回路を適用した具体的な実施例を示す。図１５で、ソース側にＣ１，Ｃ２のコンデンサを備えたMOSFET Q1 ，Ｑ２と、これらを駆動する制御手段１１，１２及びブートストラップを用いたハイサイド側の電源供給部は図８に示した構成と同じであり、説明は省略する。出力端子ＯとコモンＮの間には共振用のリアクトルＬｒとコンデンサＣｒを直列に接続し、Ｃｒの両端には、無電極蛍光ランプ１８と補助コンデンサＣ４を接続する。また、交流電源１９を受電するコンバータ部は、交流電流をローパスフィルタ１８とＤ１〜Ｄ４のダイオードを用いた整流回路を通して整流し、この電流を平滑コンデンサ１７に充電すると共に１７からMOSFET Q1,Q2に電流を供給する。
【００７３】
図１５の実施例のように、ランプ１８が負荷として共振用のＣｒ又はＬｒに並列に接続される回路構成は並列共振と呼ばれる。並列共振の場合における点灯回路の駆動周波数と共振電流の関係を図１６に示す。図１６は図２に示した特性とほぼ同等であるが、この図ではパラメータとしてランプ抵抗が大，中，小の３通りを示した。
【００７４】
並列共振の場合には、同じ周波数に対して負荷抵抗が高いほど、電流は増加する。従来の点灯回路では駆動周波数が一定であり、これをｆ１と表すと図１６に示すようにランプ抵抗に応じて電流はそれぞれ、ａ１，ａ２，ａ３のように変化する。一方、本発明の点灯回路によれば、電流を減少させる場合には駆動周波数が自動的に増加する。従来のａ３と同じ電流を定常値として扱い、この値をｂ３として本発明の点灯回路を設計すると、抵抗が大、或いは中の場合にはｂ３より周波数が低くなり、ｂ１，ｂ２の電流が供給される。これは、同じランプ抵抗に対して従来よりも大きな電流が供給されることを意味する。
【００７５】
無電極蛍光ランプでは、前述のように励起コイルの二次巻線に相当するプラズマに対してプラズマ抵抗が負荷になる。プラズマ抵抗は放電管内部の温度に依存し、温度が低いほど抵抗は高くなる。また、この傾向はランプを低温環境下で点灯させた場合に顕著であり、ランプ抵抗が高いため照度は暗くなる。こうした低温点灯に対して、本発明の点灯回路では図１６に示したように、従来よりも大きな電流を供給し照度を明るくすることが特徴である。また、点灯初期には低温のためｂ２の電流を供給しても前述の負性抵抗の特性により、電流の増加はランプ抵抗の減少を招き、ｂ３の定常値に安定化させることができる。
【００７６】
無電極蛍光ランプは他の点灯回路を用いて、既に実用化されているが、数MHz の高周波電流を供給する点灯回路には調光機能は備えていない。しかし、本発明の点灯回路を用いれば図７に示したように、放電抵抗１３，１４の値を変えて電流を変化させ、無段階の調光を行うことが可能になる。調光時に周波数を変化させる方法は、従来の蛍光ランプ用点灯回路で用いられているが、数ＭＨｚの高周波では周波数の変更時に、電流波形が乱れたり、ＦＥＴＱ１，Ｑ２が同時にオンする短絡の問題が生じることが予想できる。これに対して、本発明では共振の各周期毎にわずかずつ周波数を自動的に調整してゆくため、数ＭＨｚの高周波においても安定な調光が可能になる。
【００７７】
また、仮にＱ１，Ｑ２が同時にオンする短絡が発生しても、本発明の点灯回路は短絡電流を自動的に遮断し、その後、再起動させる機能を持つ。Ｑ１とＱ２が同時にオン状態となると平滑コンデンサ１７からＱ１とＱ２を通る電流が流れるが、この電流はＱ１或いはＱ２の飽和電流で決まる値まで達する。一方、この短絡電流も必ずＣ１とＣ２を通り、点灯時に比べて大きな電流でＣ１とＣ２は充電され、それぞれの電圧増加は速くなる。電圧駆動型素子の飽和電流はゲート電圧が小さいほど低いが、Ｑ１とＱ２のゲート電圧は駆動電源１６或いはＣｔの電圧からＣ２，Ｃ１の電圧をそれぞれ差し引いた値で表され、短絡電流に応じてＣ１，Ｃ２の電圧が大きくなるほど逆にゲート電圧が減少して、飽和電流（即ち短絡電流）を減少させる。この負帰還作用で短絡電流は自動的に絞り込まれるため、本発明の点灯回路では短絡によるMOSFETの破壊等は発生しないことが保証される。更に、Ｃ１，Ｃ２の電圧が短絡電流で増加し、基準値Ｖref1，Ｖref2を越えるとＱ１，Ｑ２はいずれもオフ状態になり、電流の出力を停止する。その後、Ｃ１，Ｃ２の電圧は放電手段１３，１４によって減少し、いずれか一方がＶLH以下まで低下すれば、再びスイッチ素子がオンして電流の供給を再開する。このように、点灯回路の方式自体が短絡電流の遮断と、その後の再起動の機能を備えており、高信頼度化を達成する。
【００７８】
本発明の点灯回路は図１７に示すような通常のフィラメント付き蛍光ランプに対しても同じ効果を有する。図１７はフィラメント付きの電球型蛍光ランプの構造を示す。放電管２６の内部には蛍光ランプ２９を供え、ランプ内部にはフィラメント３０を持つ。点灯回路２７は口金の上部に設けている。
【００７９】
図１８にはフィラメント付き蛍光ランプに対して本発明の点灯回路を適用した具体的な構成を示す。図１８では起動時にフィラメントを予熱させるため、共振回路の構成が図１５と異なる他、Ｑ１，Ｑ２の制御手段２４，２５も予熱機能を備えるため、図１５の１１，１２と一部、構成が異なる。
【００８０】
図１８の構成で図１５と異なる部分を説明すると、共振回路部分は出力ＯとコモンＮの間に共振用のリアクトルＬｒ，コンデンサＣｒ、及び蛍光ランプ１８を直列に接続し、ランプ１８の両端には、補助コンデンサＣ４を接続している。また、Ｑ１，Ｑ２のドレイン，ソース端子間にはそれぞれ、キャパシタＣ３，Ｃ４を並列に備えるが、これは後述するようにソフトスイッチング動作をさせるためである。
【００８１】
制御手段２４，２５は同じ構成であるため、２４に関して説明すると、Ｃ１の電圧を検出する比較器として前記実施と同じ６に加えて、新たに２０の比較器を供える。比較器２０の基準電圧はＶref4であり、比較器２０はＣ１の電圧が
Ｖref4以下になると、出力が変化してフリップフロップ２１にリセット信号(Ｒ)を伝える。また。フリップフロップ２１にセット信号（Ｓ）を供給するワンショットパルス発生手段が２２であり、MOSFET2 をオンさせるタイミングに同期してローパルスを出力し、フリップフロップ２１をセットする。フリップフロップ ２１の出力（Ｑ）はその状態に応じてスイッチ２３を切り替え、比較器６の基準電圧Ｖref2を変化させる。その他の構成は図１５に示した制御手段１１と同じである。
【００８２】
図１８の共振回路は負荷であるランプ１８は、Ｌｒ，Ｃｒと直列に接続され、かつＣ４を並列に備えることから、直並列共振と呼ばれ、蛍光ランプ用点灯回路では一般的な構成である。直並列共振における点灯回路の駆動周波数と電流の関係を図１９に示す。
【００８３】
図１９には図１６と同様にランプ抵抗が大，中，小の３通りを示したが、抵抗大の場合はここでは起動時のフィラメント予熱状態に相当する。起動時にはランプ抵抗が非常に高い為、Ｃ４は等価的にＬｒ，Ｃｒと直列接続された構成となる。この時の共振周波数はＬｒ，Ｃｒ、及びＣ４の値で決まり、これを第１共振周波数ｆｒ１と定義する。一方、ランプが点灯し、ランプ抵抗がＣ４のインピーダンスに対して十分に小さくなると、共振周波数はＬｒ，Ｃｒだけで決まり、これを第２共振周波数ｆｒ２と定義する。フィラメント付き蛍光ランプの場合には、起動時にはフィラメント予熱のため点灯回路を第１共振周波数付近で動作させ、次にランプが点灯すると、点灯周波数を第２共振周波数付近に変更する方法が一般的である。本実施例ではｆｒ１からｆｒ２に周波数を変更する際、比較器６の基準電圧Ｖref2を変更して対応する。その動作を図２０に示す。起動時にはランプ抵抗が大きいため、図１９に示したように電流値も大きい。こ状態でＱ１をオフさせるためＦＥＴ２をオンすると、図１８のワンショットパルス発生手段２２からセット信号が出力され、フリップフロップ２１をセットして比較器６の基準電圧をＶHL1，ＶLH1の組み合わせからＶHL2，ＶLH2の組み合わせに切り替える。ＶHL2はＶHL1より高いため、切り替えた直後にＱ１が再びオンすることはない。その後、前述のモード４の期間にＱ１の逆並列ダイオードを通って流れ電流ＩＬによってＣ１は逆充電されるが、電流値が大きいためＣ１の電圧は負値まで減少する。この時、Ｃ１の電圧はＶref4以下の状態になり、比較器２０がフリップフロップ２１にリセット信号を伝える。この結果、比較器６の基準電圧は先の ＶHL2，ＶLH2の組み合わせからＶHL1，ＶLH1の組み合わせに再び切り替えられる。この動作を繰り返すと、電流が大きい起動時にはＱ１をオフするための比較器６の基準電圧はＶHL1だけが働くことになる。
【００８４】
次に、ランプが点灯してランプ抵抗が減少すると、電流も低下する。この時刻を図２０でｃで表す。時刻ｃ以降は電流の低下によって、前述のモード４期間にＣ１がＩＬで逆充電されても、Ｃ１の電圧減少は小さく、その電圧はＶref4以下にはならないと仮定すると、比較器２０がフリップフロップ２１をセットすることはなくなり、比較器６の基準電圧はＶHL2，ＶLH2の組み合わせだけとなる。図２０で時刻ｇ以降はこの状態を表している。
【００８５】
以上の動作から、比較器６の基準電圧がＶHL1，ＶLH1の場合を第１共振周波数付近での起動動作に設定し、基準電圧がＶHL2，ＶLH2の場合を第２共振周波数付近での定常点灯動作に設定しておけば、点灯回路は異なる２つの共振周波数付近で安定な動作を保証することができる。
【００８６】
フィラメント付きランプの場合、寿命末期においては片方或いは両方のフィラメントからのエミッションがなくなる状態が発生する。この状態ではランプ抵抗は再び高抵抗になり、図２０の動作によって、点灯回路の駆動周波数は第１共振周波数付近に戻る。しかしながら、起動時とは異なり大きな電流を供給してもランプ抵抗が減少することはない。そこで、こうした場合はＣ１，Ｃ２の電圧が Ｖref4以下になる状態が一定時間以上持続することを判定して、点灯回路の動作を停止させることも可能である。また、点灯回路が動作している状態でランプ １８を取り外しても、同様にランプ抵抗が大きくなった第１共振周波数付近に戻る。この状態もＣ１，Ｃ２の電圧がＶref4以下になる状態が一定時間以上持続することから判断して、回路動作を停止させることができる。
【００８７】
このように、比較器２０をランプ寿命末期、或いはランプ開放時の過電流を避けるための保護機能として用いることもできる。
【００８８】
図２１はＱ１，Ｑ２に並列に設けたＣ３，Ｃ４によるソフトスイッチングの動作を説明する図である。この図で、ｔ１とｔ２の期間の間にはＣ１の電圧が基準値ＶHLを越え、Ｑ１はオフされるが、電流ＩＬ／２がＣ３を通って流れ、Ｑ１の電圧上昇ｄＶ／ｄｔはＩＬ／２Ｃ３で制限される。同時にＣ４を放電する電流 ＩＬ／２が流れ、Ｑ２の電圧下降時のｄＶ／ｄｔもＱ１と同様にＩＬ／２Ｃ４で制限される。スイッチング時のｄＶ／ｄｔは伝導ノイズ，放ノイズの原因になるが、本実施例のようにｄＶ／ｄｔを抑制するソフトスイッチングを行えば、こうした問題を軽減することができる。また、ｔ１期間終了時のＱ１の電流波形に丸印を示したが、この時刻ではＱ１の電圧がほぼ零であり、Ｑ１の電流と電圧が重なるスイッチング損失が無いことを示している。このように、ソフトスイッチングはスイッチング損失を低減する上でも効果がある。
【００８９】
上記動作でＣ３の充電電流はＣ１も充電し、同様にＣ４の放電電流はＣ２を逆充電するが、これは本来のモード１，モード２の動作が同時に行われていることと同じであり、本発明の点灯動作に支障はない。
【００９０】
以上の動作はｔ３とｔ４期間の間にも起きるが、同じ原理であり説明は省略する。
【００９１】
【発明の効果】
本発明によれば、照明用点灯装置において高周波の負荷電流に同期した安定な共振動作を保証することが出来る。また、点灯装置の駆動回路は低耐圧の半導体集積回路で実現でき低コスト化に寄与する。また、調光信号を与えて負荷電流を変化させ放電管の明るさを変えることが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例における照明用点灯装置の構成。
【図２】点灯装置の共振特性と起動時の動作点。
【図３】図１の動作波形。
【図４】図１の動作モード説明図。
【図５】起動時の電流波形。
【図６】共振電流が減少した場合の動作説明図。
【図７】放電手段の値と周波数，電流の関係。
【図８】照明用点灯装置の第２の実施例。
【図９】ヒステリシスコンパレータを用いた実施例。
【図１０】ヒステリシスコンパレータ使用時の動作。
【図１１】比較器の他の接続法。
【図１２】調光回路の一実施例。
【図１３】調光回路の他の実施例。
【図１４】点灯回路を内蔵した無電極蛍光ランプの実施例。
【図１５】無電極蛍光ランプ用点灯回路の実施例。
【図１６】並列共振時の動作説明図。
【図１７】点灯回路を内蔵した電球型蛍光ランプの実施例。
【図１８】蛍光ランプ用点灯回路の実施例。
【図１９】直並列共振時の動作説明図。
【図２０】直並列共振での起動動作説明図。
【図２１】ソフトスイッチング動作の説明図。
【符号の説明】
Ｑ１，Ｑ２…パワーMOSFET、Ｑ３，Ｑ４，Ｑ５…MOSFET、Ｄ，ＱＤ１，ＱＤ２…ダイオード、Ｃ１〜Ｃ２，Ｃｒ，Ｃｔ，Ｃ３，Ｃ４…コンデンサ、Ｌｒ…共振用インダクタ、Ｒ１〜Ｒ１０…抵抗、Ｓ１〜Ｓ２…スイッチ、１〜４…半導体スイッチ素子、５，７…ＮＡＮＤ回路、６，８，９，２０…電圧比較器、１０…遅延手段、１１，１２，２４，２５…駆動回路、１３，１４…放電手段１５〜１７、１８…放電管、１９…電源、２１…フリップフロップ、２２…ワンショットパルス発生手段、２３…切替手段、２６…放電管、２７…点灯回路、２８…励起コイル、２９…蛍光ランプ、３０…フィラメント。

Claims (8)

1. 逆電流を阻止しない機能を有するパワー半導体素子のスイッチングに応じて、放電管と誘導性、及び容量性素子を備えた共振手段に交流電圧を供給する照明用点灯装置であって、
   該照明用点灯装置が２つの前記パワー半導体素子をハーフブリッジ接続し、前記２つのパワー半導体素子それぞれに、
   前記パワー半導体素子に流れる正逆電流を積分する積分手段と、前記パワー半導体素子のオフ期間に応じて前記積分値を減少させる放電手段と、前記積分値に応じて前記パワー半導体素子をオン、オフさせる駆動手段を備えることを特徴とする照明用点灯装置。
2. 請求項１に記載の照明用点灯装置において、前記２つのパワー半導体素子がパワー
   ＭＯＳＦＥＴであることを特徴とする照明用点灯装置。
3. 請求項２に記載の照明用点灯装置において、前記放電管がフィラメントを備えた蛍光ランプであることを特徴とする照明用点灯装置。
4. 逆電流を阻止しない機能を有する電圧駆動型半導体素子を直列に接続したインバータ回路から、放電管と共に誘導性、及び容量性素子を備えた共振手段に交流電流を供給する照明用点灯装置であって、
   前記それぞれの電圧駆動型半導体素子に、該素子を流れる正逆電流を積分する積分手段と、前記電圧駆動型半導体素子のオフ期間に比例して前記積分値を減少させる放電手段と、前記積分値に応じて前記電圧駆動型半導体素子をオン、オフさせる駆動手段を備えることを特徴とする照明用点灯装置。
5. 請求項４に記載の照明用点灯装置において、前記積分手段は、前記電圧駆動型半導体素子の第１端子に一端を接続したキャパシタであり、前記駆動手段は、前記キャパシタの他端と前記電圧駆動型半導体素子の制御端子の間に所定の電圧を印加するよう接続したことを特徴とする照明用点灯装置。
6. 請求項４に記載の照明用点灯装置において、
   前記駆動手段は、前記積分値と基準値を比較した結果に応じて前記電圧駆動型半導体素子をオン、オフさせると共に、該基準値を変化させて前記交流電圧の振幅或いは周波数の少なくとも一方を変化させることを特徴とする照明用点灯装置。
7. 逆電流を阻止しない機能を有する電圧駆動型半導体素子を主電源に直列に接続したインバータ回路から、放電管と誘導性、及び容量性素子を備えた共振手段に交流電流を供給する照明用点灯装置であって、
   前記インバータのローサイド側半導体素子に該素子を流れる正逆電流を積分する第１のキャパシタと、制御電源と、前記第１のキャパシタの電圧を検知する第１の電圧検出手段と、前記ローサイド側半導体素子のオフ期間に比例して前記第１のキャパシタの電圧を減少させる第１の放電手段と、前記第１の電圧検出手段の出力に応じて前記ローサイド側電圧駆動素子の制御端子に前記制御電源の電圧を印加する第１の駆動回路手段を備えると共に、
   前記インバータのハイサイド側半導体素子に該素子を流れる正逆電流を積分する第２のキャパシタと、前記第２のキャパシタの電圧を検知する第２の電圧検出手段と、前記ハイサイド側半導体素子のオフ期間に比例して前記第２のキャパシタの電圧を減少させる第２の放電手段と、電源コンデンサと、該電源コンデンサの電圧を検知する第３の電圧検出手段と、該第３の電圧検出手段の出力に所定の時間遅延を与える遅延手段と、前記第２の電圧検出手段の出力及び前記遅延手段の出力に応じて前記ハイサイド側電圧駆動素子の制御端子に前記電源コンデンサの電圧を印加し、
   前記ローサイド側半導体素子のオフ動作後に前記ハイサイド側半導体素子をオンにする第２の駆動回路手段を備えると共に、
   前記制御電源の正極と前記電源コンデンサの正極の間に少なくともダイオードを設けたことを特徴とする照明用点灯装置。
8. 請求項７に記載の照明用点灯装置において、
   点灯開始時に、前記第１のキャパシタと前記電源コンデンサを充電し、前記第１の電圧検出手段で前記第１のキャパシタの電圧を検知して前記ローサイドの電圧駆動型半導体素子をオフさせると共に、前記第３の電圧検出手段で前記電源コンデンサの電圧を検知して前記ハイサイドの電圧駆動型半導体素子をオンさせ、
   以後は前記第１及び第２のキャパシタの充電電圧に応じて、各々の電圧駆動型半導体素子を交互にオン、オフさせることを特徴とする照明用点灯装置。

Images