JP3736096B2 - 照明用点灯装置及びこれを用いたランプ - Google Patents
照明用点灯装置及びこれを用いたランプ Download PDFInfo
- Publication number
- JP3736096B2 JP3736096B2 JP01376398A JP1376398A JP3736096B2 JP 3736096 B2 JP3736096 B2 JP 3736096B2 JP 01376398 A JP01376398 A JP 01376398A JP 1376398 A JP1376398 A JP 1376398A JP 3736096 B2 JP3736096 B2 JP 3736096B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power semiconductor
- capacitor
- lighting device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は放電管の点灯装置に関する。
【０００２】
【従来の技術】
近年、放電管（例えば、蛍光灯）では、インバータを用いた点灯回路により直流電圧を高周波交流電圧に変換して放電管を含む共振負荷回路に印加する方式が増えている。共振負荷回路には共振周波数を設定する共振用インダクタ及び共振用キャパシタが含まれている。こうした点灯回路は、直流電源の正負極間にハーフブリッジ構造に接続された２つのパワー半導体スイッチング素子からなるインバータ回路で、上記の高周波交流電圧を共振負荷回路の両端に印加する。共振負荷回路に流れる電流（以後、共振電流と呼ぶ）の波形は、インダクタとキャパシタによって共振し、正弦波状となる。この共振電流はインバータの動作周波数を変えることによって制御する。
【０００３】
スイッチング素子の駆動周波数を安定化させる従来例として、特開平8−45685号に開示される安定回路がある。この回路は、放電ランプを含む共振負荷回路に交流電圧を供給するハーフブリッジ回路を備え、共振電流の一部をキャパシタンスと帰還トランスに分流し、この帰還トランスの二次側電圧に応じてハーフブリッジ回路のハイサイドとローサイドのスイッチング素子に制御信号を与える。この従来例は、通常の蛍光ランプと異なり、フィラメントを備えず、励起コイルから放出する磁力線でプラズマを発生させる無電極蛍光ランプの点灯装置について述べている。無電極ランプは、ソレノイド形状の励起コイルに数ＭＨｚの高周波電流を供給し磁力線を放出させ、バルブ内部に誘導放電で発生したイオンを磁力線からの電磁結合で閉ループ状の放電電流（プラズマ）に形成する。プラズマ中の水銀蒸気は誘導電界によって励起させ、紫外線を放射し、管内面に塗布された蛍光体に当てて可視光に変換する。
【０００４】
【発明が解決しようとする課題】
上記従来例は、共振電流と同じ周波数の制御信号が帰還トランスによってハーフブリッジ回路に供給される。すなわち、外部から信号を与えなくてもハーフブリッジ回路の動作が持続する自励型の回路であり、特に高周波の動作に適している。しかしながら、帰還トランスには自己インダクタンスが存在するため、制御信号と共振電流の間に位相差が生じる他、制御信号の周波数が適正値からずれることも有りうる。この位相差や周波数が適正値からずれると、ハーフブリッジ回路に貫通電流が流れて損失の増加を招く恐れがある。そこで、本発明が解決する第一の課題は、高周波動作において安定な点灯回路手段を提供することである。
また、従来例が制御対象とした無電極蛍光ランプは励起コイルを備えており、この励起コイルを共振用のインダクタとして使用できれば、部品コストを削減し、回路の小型化にも効果的である。しかしながら、励起コイルの等価インダクタンスはプラズマの影響を受け、ランプの発光状態に応じてその値が異なる。そこで、本発明の第二の課題は、無電極蛍光ランプの励起コイルを共振用のインダクタとして使用できる点灯回路を実現することである。
【０００５】
このように、本発明の目的は放電管の点灯装置において、高周波においても動作が安定し、かつ小型で安価な点灯装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題の解決は、ブリッジ接続された２つのパワー半導体素子のスイッチングに応じて、インダクタ、及びキャパシタを備えた共振手段に交流電圧を印加し、前記インダクタ、或いはキャパシタのいずれか一方に接続された放電管に交流電流を供給する照明用点灯装置において、前記ブリッジの入出力端子に、前記共振手段と第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加することにより達成できる。
【０００７】
また、無電極蛍光ランプの励起コイルを共振用のインダクタとして使用する課題は、２つのパワー半導体素子を備えたブリッジ回路と、該ブリッジ回路の入出力端子間に、キャパシタと、前記励起コイルと、第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を第１，第２の位相シフト手段を介し、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加することにより達成できる。
【０００８】
【発明の実施の形態】
図１は、放電管１６に交流電流を供給するための点灯回路である。放電管１６は、主に無電極蛍光ランプを対象としている。電圧源１５は、放電管１６の点灯回路に直流電圧を供給する。通常、電圧源１５は、交流電圧をダイオードブリッジで構成される整流回路で整流し、直流電圧を発生する。一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２は電圧源１５の正電極と負電極間に接続され、それらのスイッチの接続点をＯとし、Ｑ２と電圧源１５の負電極の接続点をＮとする。Ｏ点とＮ点の間には電圧降下手段Ｚ１，Ｚ２，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に負荷として放電管（或いは蛍光ランプ）１６を備える。これらは共振負荷回路を構成しており、共振負荷回路の電流の周波数は各々の値によって決まる。共振負荷回路には、スイッチング素子であるＱ１，Ｑ２の交互スイッチング動作によって双方向電流を流し、放電管を点灯させる。スイッチング素子Ｑ１，Ｑ２は例えばｎチャネルのMOSFETであり、電流を入力するドレイン端子，電流を出力するソース端子、及び制御電圧を印加或いは除去されるゲート端子を備え、ゲ−ト端子に制御電圧を印加或いは除去されることによりドレイン，ソース間に流れる電流を通流、或いは遮断する。 MOSFETはソース端子からドレイン端子に向かう方向にダイオードを内蔵しており、以後Ｑ１が内蔵するダイオードをＱＤ１，Ｑ２が内蔵するダイオードをＱＤ２とする。図１において、スイッチング素子Ｑ１，Ｑ２のゲート回路は共振負荷回路のそれぞれ電圧降下手段Ｚ１，Ｚ２であり、Ｚ１，Ｚ２に共振負荷回路の電流が流れることによって生じる電圧をゲートに印加し、スイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。共振負荷回路の電流によって生じる電圧降下手段Ｚ１，Ｚ２の電圧は、それぞれＯ点とＮ点を基準にすると逆極性であるので、スイッチング素子Ｑ１，Ｑ２は交互スイッチング動作を行う。これにより、共振負荷回路の電流の周波数に同期した自励駆動が持続される。
【０００９】
図１の回路で、スイッチング素子Ｑ１，Ｑ２のオン，オフのタイミングは電圧降下手段Ｚ１，Ｚ２によって決まり、放電管の明るさを調整するには、Ｚ１，Ｚ２の値を選定する方法がとられる。ここで、放電管の明るさを調整するには、共振電流ＩＬの大きさを変えることで達成できる。点灯回路のスイッチング周波数ｆが共振用インダクタと共振用キャパシタで決まる共振周波数ｆｏに対して高周波になるほど、電流ＩＬは減少する。この原理に基づき、点灯装置ではスイッチング周波数ｆを制御して調光を行っている。たとえば、電流ＩＬを小さくするには、スイッチング素子の導通期間を短くし、スイッチング周波数が高くなるように設定すればよい。前述のように図１では電圧降下手段で放電管の明るさを調整するが、更に調整手段を備えた点灯回路を図２に示す。図１と図２で、同様の部品については、図１で前述しており、ここでの説明は省略する。図１でスイッチング素子Ｑ１，Ｑ２のゲート回路は共振負荷回路のそれぞれ電圧降下手段Ｚ１，Ｚ２であったが、図２において、スイッチング素子Ｑ１，Ｑ２のゲート端子とそれぞれ電圧降下手段Ｚ１，Ｚ２の間には、それぞれ位相シフト手段Ｚ３，Ｚ４を備えている。この位相シフト手段は電圧降下手段の電圧をＱ１，Ｑ２のゲート，ソース間に印加する際に位相遅れ又は進みを与える役割を果たす。このような方法で、Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整することができ、調光が可能になる。
【００１０】
図２において、電圧降下手段Ｚ１，Ｚ２及び位相シフト手段Ｚ３，Ｚ４は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせた構成であり、図３に電圧降下手段Ｚ１，Ｚ２と位相シフト手段Ｚ３，Ｚ４に受動素子を用いた具体的な点灯回路の実施例を示す。この実施例では、電圧降下手段であるキャパシタＣ１を接続点Ｏと共振用インダクタＬｒの間に備えると共に、キャパシタＣ２を共振用キャパシタＣｒと接続点Ｎの間にそれぞれ設けている。Ｃ１とＣ２にはそれぞれ並列に抵抗Ｒ１，Ｒ２が接続されており、Ｃ１，Ｃ２の電圧に重畳する直流成分を決め、抵抗値を小さく選ぶ程、キャパシタの電圧は零ボルトを基準に同じ振幅で変化する。キャパシタＣ１の一端とＱ１のゲート端子間には位相シフト手段としてインダクタＬ１と抵抗Ｒｄ１を直列に備え、同様に、電圧降下手段Ｃ２の一端とＱ２のゲート端子間にはインダクタＬ２と抵抗Ｒｄ２を直列に接続した位相シフト手段を備える。Ｌ１とＲｄ１は、Ｃ１の電圧がＱ１のゲート，ソース間に印加される際に位相遅れを与える。同様にＬ２とＲｄ２もＣ２の電圧がＱ２のゲート，ソース間に印加される際に位相遅れを与える。Ｑ１のゲート，ソース間には、直列に反対方向で結合されたツェナーダイオードＺＤ５，ＺＤ６を並列に設けている。同様にＱ２のゲート，ソース間にも、ツェナーダイオードＺＤ７，ＺＤ８を並列に設けている。これらはゲート，ソース間に過電圧が印加された場合、スイッチング素子の破壊を防ぐ働きをする。MOSFETには既にゲート過電圧保護用のツェナーダイオードが内蔵されているものもあり、このようなスイッチング素子を選んだ場合は、前述のツェナーダイオードを外した構成でもよい。
【００１１】
図３でＱ１，Ｑ２が交互スイッチング動作を行うには、動作を開始するための回路が必要であり、次に始動回路について説明する。始動回路は、電圧源１５の正電極と負電極間に抵抗Ｒｓ１，Ｒｓ２及び始動用キャパシタＣｓを直列に接続し、Ｒｓ１とＲｓ２の接続点はＱ１，Ｑ２の接続点Ｏと接続される。キャパシタＣｓは電圧源１５から抵抗Ｒｓ１，Ｒｓ２を通して始動電圧に充電される。Rs2とＣｓの接続点とＱ２のゲート端子間にはブレークオーバ電圧形のスイッチとして、例えば“ＳＩＤＡＣ”(Silicon Diode for Alternating Current）と呼ばれる２方向（bi-directional）のサイリスタ１７を備える。これらの始動回路において、始動用キャパシタＣｓの電圧がSIDAC17 のブレークオーバ電圧以下では、SIDAC17 はオフ状態にあり、共振用キャパシタＣｒは電圧源１５から抵抗Ｒｓ１を介して充電される。始動用キャパシタＣｓの電圧がSIDAC17 のブレークオーバ電圧に達すると、SIDAC17がオン状態に変わり、Ｃｓの蓄積電荷はSIDAC17を介してＱ２のゲート，ソース間容量に移動する。これにより、Ｑ２がオンし、共振用キャパシタＣｒの充電電圧によって負荷共振回路に電流が流れ、Ｑ１，Ｑ２は交互にスイッチング動作を始める。ここで、定常動作状態では、始動回路の働きを抑えるため、始動用キャパシタＣｓの電圧をSIDAC17 のブレークオーバ電圧以下にする必要がある。定常動作状態において、Ｑ１，Ｑ２の接続点Ｏの電圧は、電圧源１５の正電極と負電極を交互に繰り返すので、Ｃｓの電圧がSIDAC17 のブレークオーバ電圧以下になるように、抵抗Ｒｓ２とＣｓの時定数を設定する。
【００１２】
次にゲート回路について詳細に説明する。ここではハイサイド側のゲート回路を用いることにする。ゲート回路を等価的に表すと、それぞれスイッチング素子に接続されているツェナーダイオードの状態によって区別される。図４は、ツェナーダイオードがオンしている場合の等価回路であり、ツェナーダイオードの内部抵抗をＲｚとすると位相シフト手段Ｌ１，Ｒｄ１と直列に接続された構成になる。図４において、Ｒｚと位相シフト手段Ｒｄ１，Ｌ１の合成インピーダンスＺｇは誘導性である。この場合、接続点Ｏを基準にしたキャパシタＣ１の電圧Ｖｃ１に対し、Ｌ１，Ｒｄ１，Ｒｚの経路で流れる電流ｉｇは、遅れ位相になる。これに対し、ツェナーダイオードがオフしている場合は図５のような等価回路であり、Ｑ１の入力容量をＣｉｓｓとするとＣｉｓｓは位相シフト手段Ｌ１，Ｒｄ１と直列接続された構成になる。図５で、Ｃｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスＺｇは、ＣｉｓｓとＬ１の大きさ及び周波数の関係から容量性又は誘導性、もしくはＣｉｓｓとＬ１のリアクタンスが同じ値になった場合は、抵抗分だけになる。したがって、Ｃｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスＺｇに流れる電流ｉｇは、接続点Ｏを基準にしたＣ１の電圧Ｖｃ１に対し、進み又は遅れ、もしくは同相の位相になる。
【００１３】
ここで、図３のような点灯回路では放電管１６の点灯状態によって負荷共振回路に流れる電流の最大値が異なる。放電管が点灯していない状態においては、回路に流れる電流は大きくなるため、キャパシタＣ１，Ｃ２の電圧Ｖｃ１，Ｖｃ２は増加する。Ｑ１に接続されたツェナーダイオードのツェナー電圧をＶｚとし、Ｖｃ１がＶｚを超えるとツェナーダイオードはオン状態となり、ゲート回路は図４のような等価回路になる。放電管が点灯後は回路に流れる電流は小さくなるため、キャパシタＣ１，Ｃ２の電圧Ｖｃ１，Ｖｃ２は減少する。Ｖｃ１，Ｖｃ２がＶｚ以下であれば、ゲート回路は図５のような等価回路になる。ここで、Cissの電圧はＱ１のゲート，ソース間電圧であり、Ｌ１，Ｒｄ１，Ｃｉｓｓの経路で流れる電流よりもπ／２［rad］ 遅れた波形になる。次に共振負荷回路に流れる電流をｉＬとし、Ｃ１の電圧をｖｃ、ゲート，ソース間電圧ｖｇを式で表すと以下のようになる。
【００１４】
【数１】
【００１５】
ここで、図５の合成インピーダンスはＺ、図５のＣｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスはＺｇで表しており、ｉＬとｖｃの位相差をφｚ，ｉＬとｖｇの位相差をφｇとしている。φｚは電圧降下手段Ｚ１，Ｚ２及び位相シフト手段Ｚ３，Ｚ４のインピーダンスによって異なる。また、φｇも前述のようにゲート回路のＣｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスＺｇの特性によって正又は負の値となる。
【００１６】
次に、図３の回路の動作を図６を用いて説明する。図６は図３の実施例における各部の波形を表す。放電管１６は、Ｑ１，Ｑ２とＬｒ，Ｃｒを用いた共振負荷回路によって高周波の電流が供給される。負荷共振回路の電流ＩＬを図３でＯ点から流れ出る方向を正として定義すると、電流ＩＬの１周期の間にはＱ１，Ｑ２、及びＱＤ１，ＱＤ２に関わる動作モードが４つあり、これらの期間を図６にｔ１からｔ４として示す。以後、各動作モードを説明する。
【００１７】
モード１（ｔ１期間）：Ｑ１がオンするとキャパシタ１５からＱ１，Ｃ１，Ｌｒ，Ｃｒ，Ｃ２の経路で電流ＩＬが流れる。電流ＩＬはＣｒを充電すると共に、一部が放電管１６に分流して流れる。また、ＩＬによってキャパシタＣ１は充電されるが、以後、Ｃ１の電圧をＶｃ１と表す。モード１においてＱ１のゲート，ソース間に印加される電圧は、Ｖｃ１に位相遅れを与えた実線で示す電圧波形になる。これにより、Ｑ１のゲート電圧がしきい値を下回るまでの時間、即ちオフするまでの時間が長くなる。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ１はオフする。
【００１８】
一方、キャパシタＣ２はＩＬによって充電され、Ｃ２の電圧をＶｃ２と現わすと、Ｎ点を基準にした破線で示すキャパシタ電圧Ｖｃ２は増加する。Ｑ２のゲート，ソース間に印加される電圧は、Ｖｃ２に位相遅れを与えた実線で示す電圧波形になる。これにより、ＱＱ２のゲート電圧がしきい値を下回るまでの時間、即ちオフするまでの時間が長くなる。電流ＩＬはＬｒとＣｒによって正弦波状の波形になり、Ｖｃ１の電圧に応じてＱ１をオフする本方式は、電流ＩＬの極性が正の期間中にＱ１がオフすることが特徴である。電圧降下手段Ｃ１とＣ２の値が同じであれば、これらに流れる電流ＩＬによって生じるＶｃ１，Ｖｃ２は、大きさは等しいが、それぞれＯ点とＮ点を基準にすると逆極性の波形になる。
【００１９】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２，Ｃ１の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００２０】
電流ＩＬはＣ２を充電するように作用し、Ｎ点を基準にＶｃ２は増加し、Ｑ２のゲート電圧も増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図６に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ１の電圧Ｖｃ１は更に減少する。これにより、Ｑ１のゲート電圧はＶｃ１電圧がソース，ゲート間に逆バイアスとして印加されるため、ノイズなどによって再度Ｑ１が瞬間的にオンするようなことはなく、安定なオフを確保できる。
【００２１】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒ，Ｃ１の経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が減少し、ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。モード３においてもモード１と同様に、電流ＩＬの極性が負の期間中にＱ２がオフする。一方、Ｃ１の電圧は、Ｏ点を基準に増加する。
【００２２】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，Ｑ１，電圧源１５，Ｃ２，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００２３】
電流ＩＬはＣ１を充電し、Ｖｃ１の増加に伴って、Ｑ１のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ１はオンする。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ２の電圧Ｖｃ２は減少する。
【００２４】
以上のように、電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００２５】
図３において、位相シフト手段であるゲートインダクタＬ１，Ｌ２の値をパラメータとし、共振負荷電流ＩＬとＱ１，Ｑ２のゲート，ソース間電圧の位相差をφｇ、点灯回路の動作周波数をｆｓとすると図７のような特性となる。図５を用いて説明すると、Ｃｉｓｓ，Ｒｄ１，Ｌ１から構成される直列回路において、ＣｉｓｓのリアクタンスがＬ１のリアクタンスより大きい場合、即ち容量性の場合、Ｌ１の増加によって直列回路のインピーダンスは誘導性に近づく。これは直列回路に流れる電流遅れとなり、Ｃｉｓｓの電圧であるゲート電圧も遅れる。従って、共振負荷電流に対するゲート電圧の位相差φｇは小さくなり、スイッチング素子の導通期間は長くなるため、スイッチング周波数は低くなる。このように、位相シフト手段を設けたことにより、Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変えることができる。
【００２６】
これまでの実施例は電圧降下手段の電圧をスイッチング素子に印加して交互スイッチング動作をさせる回路構成であった。これに対し、電圧降下手段を共振電流の検出手段として利用した点灯回路を図８に示す。共振負荷回路の構成は図１と同様であるため、説明を省略する。図８で、まず、Ｑ１を駆動するハイサイド側の駆動回路１１を説明する。１１の電源はＱ１，Ｑ２の接続点Ｏを基準とするキャパシタ１３であり、Ｑ２をオンさせてＮ点を基準とするキャパシタＣ１４の電圧からダイオードＤ１を介して充電する。この方法はブートストラップ方式と呼ばれ、米国特許USP4,316,243号に記載されている。キャパシタ１３の正電極と負電極の間には素子１と２からなるＣＭＯＳインバータを供え、その出力をＱ１のゲートに接続する。ＣＭＯＳインバータは素子１がオンすると（この時２はオフ）Ｑ１のゲート端子に電圧を印加させる電流を流し、素子２がオンすると（この時１はオフ）Ｑ１のゲート端子に充電された電荷を放電させる電流を流す。１と２からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路５から信号を与える。キャパシタＣ１の電圧は、比較器６によって接続点Ｏを基準とする基準電圧Vref１と比較され、比較器６の出力をＮＡＮＤ回路５に入力する。比較器６には正の電源を１５から供給する。また、キャパシタ１３の両端子間には、抵抗Ｒ３とスイッチＳ１を直列接続した起動停止手段を備え、Ｒ３とＳ１の接続点からＮＡＮＤ回路５の入力に接続する。図８ではＳ１をオフにすれば起動であり、Ｓ１をオンにすれば停止にあたる。
【００２７】
次にローサイド側の駆動回路１２を説明する。駆動回路１２は、ハイサイド側の駆動回路１１と同様な構成であり、１２の電源はＮ点を基準とするキャパシタ１４であり、キャパシタ１４の正電極と負電極の間には素子３と４からなるCMOSインバータを供えその出力をＱ２のゲートに接続する。３と４からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路７から信号を与える。キャパシタＣ２の電圧は、比較器８によってＮ点を基準とする基準電圧Vref２と比較され、比較器８の出力をＮＡＮＤ回路７に入力する。尚、ハイサイドの基準電圧Vref１とローサイドの基準電圧Vref２は、等しい電圧値が望ましい。キャパシタ１４の両端子間には、抵抗Ｒ４とスイッチＳ２を直列接続した起動停止手段を備え、Ｒ４とＳ２の接続点からＮＡＮＤ回路７の入力に接続する。Ｓ１と同様にＳ２をオフにすれば起動であり、Ｓ２をオンにすれば停止にあたる。
【００２８】
次に、この点灯回路の動作を図９を用いて説明する。図９は図８の実施例における各部の波形を表す。以後、図９を用いて各動作モードを説明する。
【００２９】
モード１（ｔ１期間）：Ｑ１がオンすると電圧源１５からＱ１，Ｃ１，Ｌｒ，Ｃｒ，Ｃ２の経路で電流ＩＬが流れる。ＩＬによってキャパシタＣ１は充電されＯ点を基準にＶｃ１は減少する。Ｖｃ１は比較器６によって基準電圧Vref１（ＶＨＬ）と比較される。Ｖｃ１がVref１を下回ると、比較器６の出力はHighからLow に変化する。この出力をＮＡＮＤ回路５で受けて、ＣＭＯＳインバータの素子２がオンしてＱ１のゲート電圧を放電し、Ｑ１はオフする。
【００３０】
ここまでの動作がモード１であり、キャパシタＣ２はＩＬによって充電され、Ｖｃ２は増加するが、基準電圧Vref２（ＶＬＨ）に達しない為、Ｑ２はオフを維持する。
【００３１】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２，Ｃ１の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００３２】
電流ＩＬはＣ２を充電し、Ｎ点を基準にＶｃ２は増加する。Ｖｃ２がVref２（ＶＬＨ）に達すると、比較器８の出力はLow からHighに変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子３がオンしてＱ２のゲート電圧を充電する。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図８に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ２の電圧Ｖｃ２は増加し続け、また、Ｃ１の電圧Ｖｃ１は更に減少する。
【００３３】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒ，Ｃ１の経路で流れ、ＩＬによってＶｃ２が減少する。Ｖｃ２は比較器８によってVref２（ＶＨＬ）と比較される。Ｖｃ２がVref２以下になると、比較器８の出力はHighからLow に変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子４がオンしてＱ２のゲート電圧を放電し、Ｑ２はオフする。
【００３４】
ここまでの動作がモード３であり、キャパシタＣ１はＩＬによって充電され、Ｖｃ１は増加するが、基準電圧Vref１（ＶＬＨ）に達しない為、Ｑ１はオフを維持する。
【００３５】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，ＱＤ１，電圧源１５，Ｃ２，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００３６】
電流ＩＬはＣ１を充電しＶｃ１が増加して、Vref１（ＶＬＨ）の値を超えると、比較器６の出力はLow からHighに変化し、この出力をＮＡＮＤ回路５で受けて、ＣＭＯＳインバータの素子１がオンしてＱ１のゲート電圧を充電する。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ１の電圧Ｖｃ１は増加し続け、また、Ｃ２の電圧Ｖｃ２は更に減少する。
【００３７】
電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００３８】
次に、放電管の明るさを調整する方法について説明する。たとえば、電流ＩＬを小さくするには、スイッチング素子Ｑ１，Ｑ２の導通期間を短くすればよい。
本発明によれば、キャパシタＣ１又はＣ２の電圧が基準電圧Vref（ＶＨＬ）を下回るまでの時間が短くなるように基準電圧を制御する。図８において、ローサイド側の駆動回路でキャパシタＣ２の電圧を基準電圧Vref２と比較しＮＡＮＤ回路７に信号を出力する比較器８がある。この比較器８の基準電圧Vref２(ＶＨＬ)を任意のタイミングで与える調光信号によって通常点灯時のＶＨＬより高くすることにより、Ｑ２の導通期間を短くすることができる。このような方法でローサイド側の基準電圧Vref２を変更すれば、調光が可能になる。
【００３９】
前述の点灯回路の負荷共振回路は共振用インダクタＬｒとキャパシタＣｒを備えた電流共振型である。放電管１６が無電極ランプの場合、励起コイルに数MHzの高周波電流を供給する為、ＭＨｚの高周波回路で用いられるインダクタＬｒは高価な部品になる。励起コイルは、磁性体にソレノイド形状の巻線を有する構造であり、等価的にはインダクタとなる。無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路を図１０に示す。放電管１６は、磁性体に巻線を備えた無電極ランプであり、図中のＬｃは巻線の等価インダクタを示す。無電極ランプは、IEEE TRANSACTIONS ON POWER ELECTRONICS VOL.１２，NO.３，pp.507−５１６，１９９７に記載されているように、励起コイルの巻線と放電管内に発生したプラズマを図１１に示すようなトランスとして置換えることができる。図１１において、トランスの一次巻線は励起コイルの巻線であり、プラズマは等価インダクタをＬａ、等価抵抗をＲａとした二次巻線に相当する。
【００４０】
このように、トランス結合された無電極ランプの等価回路は、点灯前後で異なる。図１２は点灯前の等価回路を示しており、放電管内にプラズマが発生していない為、図中のインダクタＬｃは磁性体に巻いたコイルの純粋なインダクタになる。一方、点灯後はプラズマの等価インダクタンス及び抵抗が存在する為、図１３に示すようなインダクタＬｓ，抵抗Ｒｓが直列に接続された等価回路になる。インダクタＬｓはプラズマの等価インダクタＬａによって図１２のインダクタＬｃとは異なった値となる。従って、共振負荷回路の共振周波数は点灯前後でそれぞれ異なる。図１４に共振負荷回路の共振曲線を示す。図より、点灯後の励起コイルの等価インダクタンスが点灯前より小さい為、点灯後の共振周波数ｆｒ２は点灯前の共振周波数ｆｒ１より高くなる。
【００４１】
電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路では、前述のように励起コイルの等価インダクタンスはランプの点灯状態によって変化する為、共振用インダクタＬｒがある場合に比べて、共振負荷回路の共振周波数の変化は大きくなる。従って、点灯回路は負荷の変動に同期して自励駆動を持続しなければならない。
【００４２】
図１５に、無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路を示す。図１５において、接続点ＯとＮ点間には電圧降下手段Ｃ１，Ｃ２，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。スイッチング素子Ｑ１，Ｑ２のゲート回路は前述の図３の回路と同じ構成であり、等価回路は図５と同様である。次に負荷の変動に同期した自励駆動について説明する。図１６は負荷共振回路の共振周波数が変化した場合の共振電流とゲート電圧との位相差φｇを示している。図より、共振周波数が高くなると位相差φｇは小さくなっている。これは、図５のＣｉｓｓ，Ｒｄ１，Ｌ１から構成される直列回路のインピーダンスＺｇが容量性の場合、周波数の増加によってＺｇは誘導性に近づくからである。これにより、直列回路に流れる電流が遅れ、Ｃｉｓｓの電圧であるゲート電圧も遅れる。従って、共振負荷電流に対するゲート電圧の位相差φｇは小さくなる。このように、負荷の変動による共振周波数の変化に対し、ゲート回路は共振電流とゲート電圧の位相差を自動調整し、自励駆動を持続するように働く。即ち、ゲート回路に位相シフト手段を備えたことにより、
１）Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変えることができる。
【００４３】
２）負荷の変動による共振条件が異なった場合においても、追従して駆動することができる。
【００４４】
本方式において、スイッチング素子Ｑ１，Ｑ２のゲート電圧が何れもＱ１，Ｑ２のしきい値電圧付近になった際、上下の短絡を招く恐れがある。又、Ｑ１，Ｑ２がオンする際、Ｑ１，Ｑ２のドレイン，ソース間電圧が完全に零電位まで下がる前にゲート電圧がオンすると、Ｑ１，Ｑ２は発熱することがある。後者の現象をハイサイド側のゲート回路のドレイン，ソース間電圧Ｖｄｓ、ゲート電圧Ｖｇ及び共振電流ＩＬの波形を用いて図示すると図１７のようになる。図より、ゲート電圧Ｖｇが破線で示すような波形になると、前述のように素子は発熱する。一方、ゲート電圧Ｖｇのオンを遅らせて実線で示すような波形にすると、発熱を防ぐことができる。このように、Ｑ１，Ｑ２がオンする際に、ゲート電圧波形にディレー時間を持たせることによって上下短絡及び発熱を抑えることが可能である。
【００４５】
図１８はゲート電圧にディレー期間を設けたハイサイド側のゲート回路である。ローサイド側のゲート回路も同様の構成となる為、図は省略する。図１８において、電圧降下手段はキャパシタとし、位相シフト手段はインダクタと抵抗を直列に接続している。ここまでの構成は図１５と同様であるが、Ｑ１のゲート端子とドレイン端子間にはキャパシタＣｄ１を備えている。次に動作を説明する。
【００４６】
Ｑ２がオフするとＱ１の内蔵ダイオードＱＤ１を共振電流が環流してＱ１のドレイン，ソース間の電圧Ｖｄｓが減少する。この間にゲート，ソース間容量を充電する電流が流れてきた場合、ゲート電流はキャパシタＣｄ１をバイパスして流れる為、ゲート電圧の上昇は抑えられディレー期間が設けられる。
【００４７】
又、図１９は図１８と同じようにゲート電圧にディレー期間を設けたハイサイド側のゲート回路である。図１９において、電圧降下手段，位相シフト手段は図１５と同様であるが、ダイオードＤｇ１が抵抗Ｒｄ１に並列に接続されている。Ｄｇ１の向きはアノード端子がＱ１のゲート端子に、カソード端子は抵抗Ｒｄ１とＬ１の接続点に接続されている。ダイオードＤｇ１はＬ１に並列に接続された構成でも良い。この場合、Ｄｇ１の向きはアノード端子が抵抗Ｒｄ１とＬ１の接続点に、カソード端子はＬ１とＣ１の接続点に接続される。図１９において、ゲート，ソース間容量が充電される場合、ゲート電流は位相シフト手段Ｌ１，Rd1の経路で流れる。一方、ゲート，ソース間容量の電荷が放電する場合はダイオードＤｇ１，Ｌ１の経路で電流が流れる。このように、ゲート，ソース間容量を充放電する際の電流経路がそれぞれ異なる、即ちゲート回路のインピーダンスを切替えることによって、ゲート電圧の極性が反転する際にディレーを設けることができる。
【００４８】
図２０の点灯回路は、Ｑ１，Ｑ２のゲート端子とキャパシタＣ１，Ｃ２の一端にツェナーダイオードＺＤ２，ＺＤ３を備え、上下スイッチング素子のオン，オフ時にデッドタイム期間を設けている。このようなゲート回路の場合、共振電流とゲート電圧の位相差は固定値になる為、負荷共振回路には共振用インダクタＬｒを備え、負荷変動に対しても共振周波数が変化しない構成が望ましい。図２０において、Ｑ１のゲート，ソース間に印加される電圧はキャパシタＣ１の電圧Ｖｃ１とＺＤ２のツェナ電圧の差電圧となる。同様に、Ｑ２のゲート，ソース間に印加される電圧はＶｃ２の電圧とＺＤ３のツェナ電圧の差電圧となる。これにより、Ｑ１，Ｑ２のどちらか一方がオンしている場合には、他方のゲート端子に接続されているツェナーダイオードのツェナ電圧によってオフしているスイッチング素子のゲート電圧を下げ、Ｑ１，Ｑ２のオンとオフにデッドタイムを挿入する。
【００４９】
前述までの実施例は、電圧降下手段Ｚ１，Ｚ２をキャパシタＣ１，Ｃ２としたが、インダクタ，抵抗、又はこれらを組み合わせた構成でも良い。図２１は電圧降下手段Ｚ１，Ｚ２として抵抗Ｒ７，Ｒ８を用いた点灯回路である。ここで、共振負荷回路に直列に抵抗を接続した場合、回路を流れる電流の最大値が小さくなる為、抵抗は小さい値に設定することが望ましい。位相シフト手段Ｌ１，Ｒｄ１は図１５と同じ構成あるが、Ｑ１のＣｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスは異なる。
【００５０】
次に、図２１の回路の動作を図２２を用いて説明する。図２２は図２１の実施例におけるハイサイド側のゲート回路の各部の波形を表す。図２２において、共振負荷回路に流れる電流ＩＬによって抵抗Ｒ７はＯ点を基準にＩＬと逆相の電圧Ｖｒ７が生じる。位相シフト手段Ｌ１，Ｒｄ１に流れる電流Ｉｇ１はＱ１のCiss，Ｌ１，Ｒｄ１の合成インピーダンスを誘導性にした場合、Ｖｒ７より遅れ位相の波形となる。Ｑ１のゲート，ソース間に印加される電圧は、Ｉｇ１よりπ／２［rad］ 位相が遅れた波形になる。一方、ローサイド側のゲート回路に関しては、抵抗Ｒ８の電圧が共振電流ＩＬと同相になる為、ハイサイド側とは逆の動作が行われる。
【００５１】
図２３は電圧降下手段Ｚ１，Ｚ２としてインダクタＬ３，Ｌ４を用いた点灯回路である。ここで、共振負荷回路に直列にインダクタを接続した場合、負荷回路の共振周波数は電圧降下手段Ｌ３，Ｌ４を含んだ合成インダクタンスによって決まる。位相シフト手段Ｌ１，Ｒｄ１は図１５と同様であるが、Ｑ１のＣｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスは異なる。
【００５２】
次に、図２３の回路の動作を図２４を用いて説明する。図２４は図２３の実施例におけるハイサイド側のゲート回路の各部の波形を表す。図２４において、共振負荷回路に電流ＩＬが流れるとＯ点を基準に生じるインダクタＬ３の電圧VL3はＩＬに対して遅れ位相の波形となる。位相シフト手段Ｌ１，Ｒｄ１に流れる電流Ｉｇ１はＱ１のＣｉｓｓ，Ｌ１，Ｒｄ１からなるゲート回路の合成インピーダンスを誘導性にした場合、ＶＬ３より遅れ位相の波形となる。Ｑ１のゲート，ソース間に印加される電圧は、Ｉｇ１よりπ／２［rad］ 位相が遅れた波形になる。一方、ローサイド側のゲート回路に関しては、抵抗Ｒ８の電圧が共振電流ＩＬと同相になる為、ハイサイド側とは逆の動作が行われる。
【００５３】
図２５は特開平8−45685 号に開示されているような従来の点灯回路に本発明を適用した実施例である。図２５において、一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２は電圧源１５の正電極と負電極間に接続されている。それらのスイッチの接続点ＯとＱ２と電圧源１５の負電極の接続点Ｎとの間には共振用インダクタＬｒと共振用キャパシタＣｒ，巻線Ｔ３が直列に接続されている。
【００５４】
ＣｒとＴ３には並列に負荷として放電管１６を備える。Ｑ１，Ｑ２のゲート，ソース間には、それぞれ位相シフト手段Ｚ３，Ｚ４を介して巻線Ｔ１およびＴ２が接続されており、直列に反対方向で結合されたツェナーダイオードを並列に設けている。巻線Ｔ１とＴ２は、互いに逆極性になっており、巻線Ｔ３と磁気的に結合される。巻線Ｔ３は、共振負荷回路に流れる電流を検知し、これを巻線Ｔ１，Ｔ２に帰還して、Ｑ１，Ｑ２のスイッチング動作を行う。ここで、ゲート端子に接続した位相シフト手段Ｚ３，Ｚ４は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせたインピーダンスであり、この大きさを選定することによってＱ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変える。また、上下スイッチング素子のオンとオフにデッドタイムを設けるには、前述の図１８，図１９又は図２０のようなゲート回路にすることが望ましい。
【００５５】
図２６は無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路に本発明を適用した実施例である。図２６において、接続点ＯとＮ点間には共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。Ｃｒの両端には直列に接続されたキャパシタＣｔ，巻線Ｔ３が接続されている。Ｑ１，Ｑ２のゲート回路に関しては図２５と同じ構成であり説明を省略する。図２６のような共振負荷回路では前述のように励起コイルの等価インダクタンスはランプの点灯状態によって変化する為、共振用インダクタＬｒがある場合に比べて、共振負荷回路の共振周波数の変化は大きくなる。このように負荷変動による共振条件が異なった場合、ゲート端子に接続された位相シフト手段Ｚ３，Ｚ４は、インピーダンスを変化させて自励駆動を持続するように働く。
【００５６】
図２７は無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路にハイサイド側をＮチャンネルのスイッチング素子、ローサイド側をＰチャンネルのスイッチング素子とした実施例である。接続点ＯとＮ点間には電圧降下手段Ｚ１と共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。電圧降下手段Ｚ１の一端とＱ１，Ｑ２のゲート端子間には位相シフト手段Ｚ３，Ｚ４が接続されており、Ｚ１の電圧をＺ３，Ｚ４を介して、Ｑ１，Ｑ２のゲート端子に印加する。Ｑ１，Ｑ２のゲート，ソース間に過電圧が印加された場合、スイッチング素子の破壊を防ぐ為に、直列に反対方向で結合されたツェナーダイオードを設けても良い。このように、ローサイド側をＰチャンネルのスイッチング素子にしコンプリメンタリ型の点灯回路にすることによって、共振負荷回路に接続される電圧降下手段は、上下スイッチング素子のゲート回路として共通に利用することが可能である。ローサイド側がＮチャンネルのスイッチング素子と比較すると部品数は減るため、低コスト化の効果がある。また、共振負荷回路に２つの電圧降下手段Ｚ１，Ｚ２がある場合、これらの部品バラツキによって上下スイッチング動作のバランスが崩れることも考えられるが、電圧降下手段を１つにすることによって、このような問題点を解決できる。図２７の共振負荷回路は無電極ランプの励起コイルと共振用インダクタを兼ねた構成で図示しているが、共振用のインダクタを備えた構成でも良い。
【００５７】
これまでの実施例は一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２の交互スイッチング動作によって共振用インダクタＬｒとキャパシタＣｒを備えた電流共振型の負荷回路に交流電流を供給する点灯回路であった。これに対し、１つのスイッチング素子で共振負荷回路に電力を供給する点灯回路を図２８に示す。図２８の点灯回路は無電極ランプの励起コイルと共振用インダクタを兼ねた構成であり、電圧源１５の正電極と負電極間には直列に接続されたインダクタＬｒとキャパシタＣｐを備え、Ｃｐの両端にはスイッチング素子Ｑ１が接続されている。ここで、ＬｒとＣｐの接続点をＯとし、Ｑ１と電圧源１５の負電極の接続点をＮとすると、Ｏ点とＮ点の間には電圧降下手段Ｚ１，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。図２８において、スイッチング素子Ｑ１のゲート端子と電圧降下手段Ｚ１の間には、位相シフト手段Ｚ３を備えている。この位相シフト手段は電圧降下手段の電圧をＱ１のゲート，ソース間に印加する際に位相遅れ又は進みを与える役割を果たし、Ｑ１のオン，オフのタイミングを任意に調整する。Ｑ１のゲート，ソース間に過電圧が印加されスイッチング素子の破壊を防ぐ為に、直列に反対方向で結合されたツェナーダイオードを設けても良い。図２８において、電圧降下手段Ｚ１及び位相シフト手段Ｚ３は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせた構成である。図２８の共振負荷回路で共振用のインダクタを用いる場合は、Ｏ点とＮ点の間に電圧降下手段Ｚ１，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒに並列に放電管１６を備える。
【００５８】
図２８はＮチャンネルのスイッチング素子を１つ用いた点灯回路であったが、図２９はＰチャンネルのスイッチング素子を用いた点灯回路である。図２９において、電圧源１５の正電極と負電極間には直列に接続されたキャパシタＣｐとスイッチング素子Ｑ１を備え、Ｃｐの両端には電圧降下手段Ｚ１，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。スイッチング素子Ｑ１のゲート端子と電圧降下手段Ｚ１の間には、位相シフト手段Ｚ３を備えている。Ｑ１のゲート，ソース間に直列に反対方向で結合されたツェナーダイオードを設けても良い。図２９の共振負荷回路で共振用のインダクタを用いる場合は、Ｃｐの両端に電圧降下手段Ｚ１，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒに並列に放電管１６を備える。
【００５９】
ここまでの実施例は、負荷共振回路上に電圧降下手段を直列に接続し、共振電流によって生じた電圧に応じてスイッチング素子を駆動した。これに対し、上下スイッチング素子及び内蔵ダイオードが各々オンしている期間のみ、共振電流によって生じる電圧を用いて駆動する実施例を以下に説明する。
【００６０】
図３０の実施例において電圧源１５は、交流電源ＡＣをインダクタＬｆとＣｆからなるＡＣフィルタを介し、ダイオードブリッジＤＢで構成される整流回路で整流し、直流電圧を発生する。Ｑ１のドレイン端子は電圧源１５の正電極と接続し、Ｑ１のソース端子とＱ２のドレイン端子間には電圧降下手段としてキャパシタＣ１を接続し、Ｃ１とＱ２の接続点をＯとする。キャパシタＣ１には並列に抵抗Ｒ１を接続する。また、Ｑ２のソース端子と電圧源１５の負電極の間にはキャパシタＣ２を接続し、Ｑ２と電圧源１５の負電極の接続点をＮとする。Ｃ１と同様にキャパシタＣ２にも並列に、抵抗Ｒ２を接続する。接続点ＯとＮ点の間には共振用インダクタＬｒ、共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に放電管１６を備える。放電管が無電極ランプの場合には、図３０のＬｒは励起コイルと共振用インダクタを兼ねた構成でもよい。
【００６１】
Ｑ１のドレイン端子とソース端子の間には、キャパシタＣ３を並列に接続し、ゲート端子と出力Ｏの間にはゲート抵抗Ｒ５，キャパシタ１３を直列に接続する。Ｑ１と同じようにＱ２のドレイン端子とソース端子の間にも、キャパシタＣ４を並列接続し、ゲート端子とＮの間にはゲート抵抗Ｒ６，キャパシタ１４を直列に接続する。キャパシタ１４には並列にツェナーダイオードＺＤ１を接続する。また、ダイオードＺＤ１のカソードと直列に接続されたインダクタＬｆ，Ｃｆの接続点間には抵抗Ｒｓ３を接続する。ここで、キャパシタ１４の電圧はＱ２の駆動用電源であり、ＡＣ電圧の大きさに関係なくダイオードＺＤ１のツェナ電圧を維持する。また、Ｑ１を駆動する電源はキャパシタ１３の電圧であり、Ｑ２をオンさせてＮ点を基準とするキャパシタＣ１４の電圧からダイオードＤ１を介して充電する。
【００６２】
次に、この回路の動作を図３１を用いて説明する。図３１は図３０の実施例における各部の波形を表す。共振回路の電流ＩＬを図３０でＯ点から流れ出る方向を正として定義すると、電流ＩＬの１周期の間にはＱ１，Ｑ２、及びＱＤ１，ＱＤ２に関わる動作モードが４つあり、これらの期間を図３１にｔ１からｔ４として示す。以後、各動作モードを説明する。
【００６３】
モード１（ｔ１期間）：Ｑ１がオンすると電圧源１５からＱ１，Ｃ１，Ｌｒ，Ｃｒの経路で電流ＩＬが流れる。電流ＩＬはＣｒを充電すると共に、一部が放電管１６に分流して流れる。また、ＩＬによってキャパシタＣ１は充電される。モード１においてＱ１のゲート，ソース間に印加される電圧はキャパシタ１３の電圧とＶｃ１の差電圧であり、Ｖｃ１が増加するほどＱ１のゲート電圧が減少する。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ１はオフする。
【００６４】
この期間中、キャパシタＣ２は抵抗Ｒ２によって放電されている。Ｃ２の電圧Ｖｃ２は図３１に示すように徐々に減少する。
【００６５】
Ｑ１がオフすると、Ｑ１，Ｑ２に並列に設けたＣ３，Ｃ４により、図９のように電流ＩＬ／２がＣ３を通って流れ、Ｑ１のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩＬ／２Ｃ３で制限される。同時にＣ４を放電する電流ＩＬ／２が流れ、Ｑ２の電圧下降時のｄＶ／ｄｔもＱ１と同様にＩＬ／２Ｃ４で制限される。スイッチング時のｄＶ／ｄｔは伝導ノイズ，放射ノイズの原因になるが、本実施例のようにｄＶ／ｄｔを抑制するソフトスイッチングを行えば、こうした問題を軽減することができる。また、ｔ１期間終了時のＱ１の電流波形に丸印を示したが、この時刻ではＱ１の電圧がほぼ零であり、Ｑ１の電流と電圧が重なるスイッチング損失が無いことを示している。このように、ソフトスイッチングはスイッチング損失を低減する上でも効果がある。
【００６６】
上記動作でＣ３の充電電流はＣ１を充電し、Ｑ１のゲート電圧は更に減少するため、安定なオフを確保できる。一方、キャパシタＣ４の放電電流はＣ２を逆充電し、Ｖｃ２は更に減少する。
【００６７】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００６８】
電流ＩＬはＣ２を逆充電するように作用し、Ｖｃ２は減少する。Ｑ２のゲート，ソース間に印加される電圧はＱ１と同様にキャパシタ１４の電圧とＶｃ２の差電圧であり、Ｖｃ２が減少するほどＱ２のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図３１に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ２の逆充電は続きＶｃ２は減少する。
【００６９】
キャパシタＣ１はモード２の期間中、抵抗Ｒ１によって放電されており、Vc1は徐々に減少する。
【００７０】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒの経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が増加し、ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。モード３においてもモード１と同様に、電流ＩＬの極性が負の期間中にＱ２がオフする。
【００７１】
キャパシタＣ１はモード３の期間中、抵抗Ｒ１によって放電されており、Vc1は徐々に減少する。
【００７２】
Ｑ２がオフすると、Ｑ１がオフした場合と同様に、Ｑ１，Ｑ２に並列に設けたＣ３，Ｃ４により、電流ＩＬ／２がＣ４を通って流れ、Ｑ２のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩＬ／２Ｃ４で制限される。同時にＣ３を放電する電流ＩＬ／２が流れ、Ｑ１の電圧下降時のｄＶ／ｄｔもＱ２と同様にＩＬ／２Ｃ３で制限される。ｔ３期間終了時のＱ２の電流波形に丸印を示したが、この時刻ではＱ２の電圧がほぼ零であり、Ｑ２の電流と電圧が重なるスイッチング損失が無いことを示している。
【００７３】
上記動作でＣ４の充電電流はＣ２を充電し、Ｑ２のゲート電圧は更に減少するため、安定なオフを確保できる。Ｃ３の放電電流はＣ１を逆充電し、Ｖｃ１は減少する。
【００７４】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，ＱＤ１，電圧源１５，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００７５】
電流ＩＬはＣ１を逆充電するように作用し、Ｖｃ１は減少し、Ｑ１のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ１はオンする。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ１の逆充電は続きＶｃ１は減少する。また、キャパシタＣ２はモード４の期間中、抵抗Ｒ２によって放電されており、Ｖｃ２は徐々に減少する。
【００７６】
ここで、キャパシタＣ１，Ｃ２に並列接続した抵抗Ｒ１，Ｒ２は、キャパシタの電圧にバイアス電圧を与える。これは、MOSFETのゲート電圧を下げて、上下スイッチのオン，オフにデッドタイム期間を設ける役割を果たしている。また、スイッチがオフしている期間中にキャパシタの電圧を減少させることにより、上下スイッチのオン期間を調整している。
【００７７】
以上のように、電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００７８】
本方式は、キャパシタ電圧Ｖｃ１，Ｖｃ２の電圧に応じてＱ１，Ｑ２をオフするため、Ｑ１，Ｑ２のゲート電圧が減少し零に近づくほど、電流能力が低下する欠点がある。これは、オン抵抗の増加を意味し、特に駆動周波数が数十ｋＨｚ程度の用途で、Ｑ１，Ｑ２のスイッチング損失よりも定常損失の方が大きい場合に対してはＱ１，Ｑ２のオン抵抗を増加させないよう十分なゲート電圧を印加する方が望まれる。そこで、このような問題点を解決する実施例を図３２に示す。
【００７９】
図３２の実施例で負荷共振回路の構成は図３０と同様であるため、説明を省略する。図３２より、Ｑ１のゲート端子とMOSFET Ｓ３のドレイン端子を接続し、Ｑ１のソース端子とＳ３のゲート端子間には抵抗Ｒ７を接続する。Ｓ３のソース端子は、Ｏ点に接続する。Ｑ２の駆動回路もＱ１と同様な構成であり、Ｑ２のゲート端子とMOSFET Ｓ４のドレイン端子を接続し、Ｑ２のソース端子とＳ４のゲート端子間には抵抗Ｒ８を接続する。Ｓ４のソース端子は、Ｎ点に接続する。
【００８０】
次に、図３２の実施例の動作を図３３を用いて説明する。図３３は図３２の各部の波形を表す。
【００８１】
始めに、Ｑ１がオンすると電圧源１５からＱ１，Ｃ１,Ｌｒ,Ｃｒの経路で電流ＩＬが流れる。ＩＬによってキャパシタＣ１は充電され、Ｖｃ１がMOSFET Ｓ３のしきい値電圧を超えると、Ｓ３はオンする。これにより、Ｑ１のゲート電圧はＳ３，Ｃ１の経路で放電され、Ｖｃ１がソース，ゲート間に逆バイアスとして印加されるため、ノイズなどによって再度Ｑ１が瞬間的にオンするようなことはなく、安定なオフを確保できる。
【００８２】
次に、Ｑ１がオフすると、図３０，図３１で述べたモード２と同じ動作が開始される。この説明は前述の通りであり、ここでは説明を省略する。
【００８３】
電流ＩＬの極性が正から負に変わると、Ｑ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒの経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が増加し、MOSFET Ｓ４のしきい値電圧を超えると、Ｓ４はオンする。これにより、Ｑ２のゲート電圧はＳ４，Ｃ２の経路で放電され、Ｖｃ２の電圧がＱ２のソース，ゲート間に逆バイアスとして印加され、Ｑ２はオフする。この期間がモード３になる。
【００８４】
Ｑ２がオフすると、図３０，図３１で述べたモード４と同じ動作が始まる。この期間の動作説明は、前述の通りであり省略する。
【００８５】
電流ＩＬの１周期の間に以上のような動作が行われ、以後、この動作を繰り返す。
【００８６】
次に１つのスイッチング素子を用いた電圧共振型の点灯回路を図３４に示す。図より、電圧源１５の正電極とスイッチング素子Ｑ２のドレイン端子間には共振用キャパシタＣｐを接続する。また、キャパシタＣｐの両端には、共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に負荷として放電管１６を備える。共振負荷回路は図３４に図示した構成に限定せず、Ｌｒは無電極ランプの励起コイルと共振用インダクタを兼ねた構成でもよい。Ｑ２のソース端子と電圧源１５の負電極間にはキャパシタＣ２を接続し、Ｃ２に並列に抵抗Ｒ２を接続する。また、Ｑ２のドレイン，ソース端子間にはキャパシタＣ４を接続する。電圧源１５の負電極をＮ点とすると、ゲート端子とＮ点の間にはゲート抵抗Ｒ６，キャパシタ１４を直列に接続し、キャパシタ１４には並列にツェナーダイオードＺＤ１を接続する。また、ダイオードＺＤ１のカソードと直列に接続されたインダクタＬｆ，Ｃｆの接続点間には抵抗Ｒｓ３を接続する。
【００８７】
次に図３４の動作を説明する。最初に、Ｑ２がオンすると電圧源１５から、Ｌｒ，Ｃｒ，Ｑ２，Ｃ２の経路で電流ＩＬが流れることによってキャパシタＣ２は充電される。この期間、Ｑ２のゲート，ソース間に印加される電圧はキャパシタ１４の電圧とＶｃ２の差電圧であり、Ｖｃ２が増加するほどＱ２のゲート電圧が減少する。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。この期間中、キャパシタＣｐの電圧は電圧源１５の電圧となる。
【００８８】
Ｑ２がオフすると、Ｑ２に並列に設けたＣ４により、電流ＩＬはＣｐとＣ４に分流しＣ４の電流をＩｃ４とすると、Ｑ２のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩｃ４×Ｃ４で制限される。また、Ｃ４の充電電流はＣ２を充電し、Ｑ２のゲート電圧は更に減少するため、安定なオフを確保できる。ここで、キャパシタＣ４を取り除いた場合においても、Ｑ２のドレイン電圧の増加と共に、キャパシタＣ２の電圧も増加し、Ｑ２のゲート電圧が減少する。これにより、Ｑ２がオフした後、再びＱ２がオンするようなことはない。Ｑ２がオフした時刻では、電流ＩＬがＬｒ，Ｃｒ，Ｃｐの共振経路で流れる為、キャパシタＣｐの電圧は徐々に減少する。また、Ｑ２のドレイン，ソース間の電圧はほぼ零であり、Ｑ２の電流と電圧が重なるスイッチング損失が無いことを示している。
【００８９】
次に、Ｑ２がオフした時点では電流ＩＬはＬｒ，Ｃｒ，Ｃｐの経路で流れ続ける。この期間中、Ｌｒに蓄積された電磁エネルギーによって電流ＩＬが流れる為、極性が変わらない限り、電流はＣｐを流れ続け、Ｃｐは逆充電される。一方、キャパシタＣ２は、抵抗Ｒ２によって放電されており、電圧は徐々に減少する。電流ＩＬの極性が負に変化するまでのこの動作が続く。
【００９０】
電流ＩＬの極性が変わると、ＩＬはＣｐの放電電流としてＣｐ，Ｃｒ，Ｌｒの経路で流れ、Ｃｐの電圧が電圧源１５の電圧に達するまで流れ続ける。一方、Ｑ２のドレイン，ソース間電圧はキャパシタＣｐの電圧増加に伴い、徐々に減少する。
【００９１】
キャパシタＣｐの電圧が電圧源１５の電圧に達すると、電流ＩＬはＱ２に並列に設けたＣ４に流れる。Ｃ４の電流はＣ２を逆充電し、Ｑ２のゲート電圧が増加する。続いて、Ｌｒに蓄積された電磁エネルギーによってＬｒ，電圧源１５，Ｃ２，ＱＤ２，Ｃｒの経路で電流ＩＬが流れ続ける。電流の極性が変わらない限り、Ｃ２は逆充電され、ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。
【００９２】
電流ＩＬの１周期の間に以上のような動作が行われ、以後、この動作を繰り返す。
【００９３】
また、図３４の実施例において、Ｑ２の駆動回路を図３２のような構成にし、コンデンサ電圧Ｖｃ２の電圧増加に伴い、Ｑ２のゲート電圧が減少し電流能力が低下するという問題を解決することが可能である。
【００９４】
点灯回路を白熱電球の口金に内蔵する場合、放電管からの発熱により口金内部の温度は１００℃付近の高温となるため、点灯回路は高温環境下でも正常な動作を維持しなければならない。本発明でスイッチング素子のゲート端子に接続した位相シフト手段は高温時において、インピーダンス値を変え、温度補償用のインピーダンスとして用いることも可能である。このように高温でも動作の安定化を図ることができる為、点灯回路を電球口金に内蔵した電球形の蛍光ランプに適している。
【００９５】
【発明の効果】
本発明によれば、照明用点灯装置において、放電管，共振用インダクタ及び共振コンデンサから構成される共振負荷の変動により、共振条件が変化した際にも負荷の共振周波数及び電流に同期した安定な共振動作を保証することが出来る。また、安価な部品で点灯回路を構成することができることから経済的にも効果的である。
【図面の簡単な説明】
【図１】本発明による点灯回路を示す第１の概略図。
【図２】本発明による点灯回路を示す第２の概略図。
【図３】本発明による点灯回路の第１の実施例。
【図４】図３のゲート回路の第１の等価回路。
【図５】図３のゲート回路の第２の等価回路。
【図６】図３の実施例の動作説明図。
【図７】ゲートインダクタに対する共振電流とゲート電圧の位相差及び動作周波数の関係。
【図８】本発明による点灯回路の第２の実施例。
【図９】図８の実施例の動作説明図。
【図１０】本発明による点灯回路を示す第３の概略図。
【図１１】無電極ランプの等価回路。
【図１２】無電極ランプの点灯前の等価回路。
【図１３】無電極ランプの点灯後の等価回路。
【図１４】周波数と共振電流の関係。
【図１５】本発明による点灯回路の第３の実施例。
【図１６】負荷共振周波数に対する共振電流とゲート電圧の位相差の関係。
【図１７】ゲート回路のドレイン電圧Ｖｄｓ，ゲート電圧Ｖｇ及び共振電流ＩＬの波形。
【図１８】ゲート回路の第１の実施例。
【図１９】ゲート回路の第２の実施例。
【図２０】本発明による点灯回路の第４の実施例。
【図２１】本発明による点灯回路の第５の実施例。
【図２２】図２１の実施例の動作説明図。
【図２３】本発明による点灯回路の第６の実施例。
【図２４】図２２の実施例の動作説明図。
【図２５】本発明による点灯回路の第７の実施例。
【図２６】本発明による点灯回路の第８の実施例。
【図２７】本発明による点灯回路を示す第４の概略図。
【図２８】本発明による点灯回路を示す第５の概略図。
【図２９】本発明による点灯回路を示す第６の概略図。
【図３０】本発明による点灯回路の第９の実施例。
【図３１】図３０の実施例の動作説明図。
【図３２】本発明による点灯回路の第１０の実施例。
【図３３】図３２の実施例の動作説明図。
【図３４】本発明による点灯回路の第１１の実施例。
【符号の説明】
Ｑ１，Ｑ２…パワーMOSFET、Ｄ１，ＱＤ１，ＱＤ２，Ｄｇ１…ダイオード、Ｚ１，Ｚ２…電圧降下手段、Ｚ３，Ｚ４…位相シフト手段、ＺＤ１〜ＺＤ８…ツェナーダイオード、Ｚｇ…インピーダンス、ＡＣ…交流電源、ＤＢ…整流回路、Ｃ１〜Ｃ４，Ｃｓ，Ｃｔ，Ｃｆ，Ｃｒ，Ｃｄ，Ｃｉｓｓ，Ｃｐ，Ｃｄ１，１３〜１４…キャパシタ、Ｌ１〜Ｌ４，Ｌａ，Ｌｓ，Ｌｃ，Ｌｆ，Ｌｒ…インダクタ、Ｒ１〜Ｒ８，Ｒａ，Ｒｓ，Ｒｄ１，Ｒｄ２，Ｒｚ，Ｒｓ１〜Ｒｓ３…抵抗、Ｓ１，Ｓ２，１７…スイッチ、Ｔ１〜Ｔ３…巻線、１〜４，Ｓ３，Ｓ４…半導体スイッチ素子、５，７…ＮＡＮＤ回路、６，８…電圧比較器、１１，１２…駆動回路、１５…電圧源、１６…放電管。
【発明の属する技術分野】
本発明は放電管の点灯装置に関する。
【０００２】
【従来の技術】
近年、放電管（例えば、蛍光灯）では、インバータを用いた点灯回路により直流電圧を高周波交流電圧に変換して放電管を含む共振負荷回路に印加する方式が増えている。共振負荷回路には共振周波数を設定する共振用インダクタ及び共振用キャパシタが含まれている。こうした点灯回路は、直流電源の正負極間にハーフブリッジ構造に接続された２つのパワー半導体スイッチング素子からなるインバータ回路で、上記の高周波交流電圧を共振負荷回路の両端に印加する。共振負荷回路に流れる電流（以後、共振電流と呼ぶ）の波形は、インダクタとキャパシタによって共振し、正弦波状となる。この共振電流はインバータの動作周波数を変えることによって制御する。
【０００３】
スイッチング素子の駆動周波数を安定化させる従来例として、特開平8−45685号に開示される安定回路がある。この回路は、放電ランプを含む共振負荷回路に交流電圧を供給するハーフブリッジ回路を備え、共振電流の一部をキャパシタンスと帰還トランスに分流し、この帰還トランスの二次側電圧に応じてハーフブリッジ回路のハイサイドとローサイドのスイッチング素子に制御信号を与える。この従来例は、通常の蛍光ランプと異なり、フィラメントを備えず、励起コイルから放出する磁力線でプラズマを発生させる無電極蛍光ランプの点灯装置について述べている。無電極ランプは、ソレノイド形状の励起コイルに数ＭＨｚの高周波電流を供給し磁力線を放出させ、バルブ内部に誘導放電で発生したイオンを磁力線からの電磁結合で閉ループ状の放電電流（プラズマ）に形成する。プラズマ中の水銀蒸気は誘導電界によって励起させ、紫外線を放射し、管内面に塗布された蛍光体に当てて可視光に変換する。
【０００４】
【発明が解決しようとする課題】
上記従来例は、共振電流と同じ周波数の制御信号が帰還トランスによってハーフブリッジ回路に供給される。すなわち、外部から信号を与えなくてもハーフブリッジ回路の動作が持続する自励型の回路であり、特に高周波の動作に適している。しかしながら、帰還トランスには自己インダクタンスが存在するため、制御信号と共振電流の間に位相差が生じる他、制御信号の周波数が適正値からずれることも有りうる。この位相差や周波数が適正値からずれると、ハーフブリッジ回路に貫通電流が流れて損失の増加を招く恐れがある。そこで、本発明が解決する第一の課題は、高周波動作において安定な点灯回路手段を提供することである。
また、従来例が制御対象とした無電極蛍光ランプは励起コイルを備えており、この励起コイルを共振用のインダクタとして使用できれば、部品コストを削減し、回路の小型化にも効果的である。しかしながら、励起コイルの等価インダクタンスはプラズマの影響を受け、ランプの発光状態に応じてその値が異なる。そこで、本発明の第二の課題は、無電極蛍光ランプの励起コイルを共振用のインダクタとして使用できる点灯回路を実現することである。
【０００５】
このように、本発明の目的は放電管の点灯装置において、高周波においても動作が安定し、かつ小型で安価な点灯装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題の解決は、ブリッジ接続された２つのパワー半導体素子のスイッチングに応じて、インダクタ、及びキャパシタを備えた共振手段に交流電圧を印加し、前記インダクタ、或いはキャパシタのいずれか一方に接続された放電管に交流電流を供給する照明用点灯装置において、前記ブリッジの入出力端子に、前記共振手段と第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加することにより達成できる。
【０００７】
また、無電極蛍光ランプの励起コイルを共振用のインダクタとして使用する課題は、２つのパワー半導体素子を備えたブリッジ回路と、該ブリッジ回路の入出力端子間に、キャパシタと、前記励起コイルと、第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を第１，第２の位相シフト手段を介し、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加することにより達成できる。
【０００８】
【発明の実施の形態】
図１は、放電管１６に交流電流を供給するための点灯回路である。放電管１６は、主に無電極蛍光ランプを対象としている。電圧源１５は、放電管１６の点灯回路に直流電圧を供給する。通常、電圧源１５は、交流電圧をダイオードブリッジで構成される整流回路で整流し、直流電圧を発生する。一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２は電圧源１５の正電極と負電極間に接続され、それらのスイッチの接続点をＯとし、Ｑ２と電圧源１５の負電極の接続点をＮとする。Ｏ点とＮ点の間には電圧降下手段Ｚ１，Ｚ２，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に負荷として放電管（或いは蛍光ランプ）１６を備える。これらは共振負荷回路を構成しており、共振負荷回路の電流の周波数は各々の値によって決まる。共振負荷回路には、スイッチング素子であるＱ１，Ｑ２の交互スイッチング動作によって双方向電流を流し、放電管を点灯させる。スイッチング素子Ｑ１，Ｑ２は例えばｎチャネルのMOSFETであり、電流を入力するドレイン端子，電流を出力するソース端子、及び制御電圧を印加或いは除去されるゲート端子を備え、ゲ−ト端子に制御電圧を印加或いは除去されることによりドレイン，ソース間に流れる電流を通流、或いは遮断する。 MOSFETはソース端子からドレイン端子に向かう方向にダイオードを内蔵しており、以後Ｑ１が内蔵するダイオードをＱＤ１，Ｑ２が内蔵するダイオードをＱＤ２とする。図１において、スイッチング素子Ｑ１，Ｑ２のゲート回路は共振負荷回路のそれぞれ電圧降下手段Ｚ１，Ｚ２であり、Ｚ１，Ｚ２に共振負荷回路の電流が流れることによって生じる電圧をゲートに印加し、スイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。共振負荷回路の電流によって生じる電圧降下手段Ｚ１，Ｚ２の電圧は、それぞれＯ点とＮ点を基準にすると逆極性であるので、スイッチング素子Ｑ１，Ｑ２は交互スイッチング動作を行う。これにより、共振負荷回路の電流の周波数に同期した自励駆動が持続される。
【０００９】
図１の回路で、スイッチング素子Ｑ１，Ｑ２のオン，オフのタイミングは電圧降下手段Ｚ１，Ｚ２によって決まり、放電管の明るさを調整するには、Ｚ１，Ｚ２の値を選定する方法がとられる。ここで、放電管の明るさを調整するには、共振電流ＩＬの大きさを変えることで達成できる。点灯回路のスイッチング周波数ｆが共振用インダクタと共振用キャパシタで決まる共振周波数ｆｏに対して高周波になるほど、電流ＩＬは減少する。この原理に基づき、点灯装置ではスイッチング周波数ｆを制御して調光を行っている。たとえば、電流ＩＬを小さくするには、スイッチング素子の導通期間を短くし、スイッチング周波数が高くなるように設定すればよい。前述のように図１では電圧降下手段で放電管の明るさを調整するが、更に調整手段を備えた点灯回路を図２に示す。図１と図２で、同様の部品については、図１で前述しており、ここでの説明は省略する。図１でスイッチング素子Ｑ１，Ｑ２のゲート回路は共振負荷回路のそれぞれ電圧降下手段Ｚ１，Ｚ２であったが、図２において、スイッチング素子Ｑ１，Ｑ２のゲート端子とそれぞれ電圧降下手段Ｚ１，Ｚ２の間には、それぞれ位相シフト手段Ｚ３，Ｚ４を備えている。この位相シフト手段は電圧降下手段の電圧をＱ１，Ｑ２のゲート，ソース間に印加する際に位相遅れ又は進みを与える役割を果たす。このような方法で、Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整することができ、調光が可能になる。
【００１０】
図２において、電圧降下手段Ｚ１，Ｚ２及び位相シフト手段Ｚ３，Ｚ４は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせた構成であり、図３に電圧降下手段Ｚ１，Ｚ２と位相シフト手段Ｚ３，Ｚ４に受動素子を用いた具体的な点灯回路の実施例を示す。この実施例では、電圧降下手段であるキャパシタＣ１を接続点Ｏと共振用インダクタＬｒの間に備えると共に、キャパシタＣ２を共振用キャパシタＣｒと接続点Ｎの間にそれぞれ設けている。Ｃ１とＣ２にはそれぞれ並列に抵抗Ｒ１，Ｒ２が接続されており、Ｃ１，Ｃ２の電圧に重畳する直流成分を決め、抵抗値を小さく選ぶ程、キャパシタの電圧は零ボルトを基準に同じ振幅で変化する。キャパシタＣ１の一端とＱ１のゲート端子間には位相シフト手段としてインダクタＬ１と抵抗Ｒｄ１を直列に備え、同様に、電圧降下手段Ｃ２の一端とＱ２のゲート端子間にはインダクタＬ２と抵抗Ｒｄ２を直列に接続した位相シフト手段を備える。Ｌ１とＲｄ１は、Ｃ１の電圧がＱ１のゲート，ソース間に印加される際に位相遅れを与える。同様にＬ２とＲｄ２もＣ２の電圧がＱ２のゲート，ソース間に印加される際に位相遅れを与える。Ｑ１のゲート，ソース間には、直列に反対方向で結合されたツェナーダイオードＺＤ５，ＺＤ６を並列に設けている。同様にＱ２のゲート，ソース間にも、ツェナーダイオードＺＤ７，ＺＤ８を並列に設けている。これらはゲート，ソース間に過電圧が印加された場合、スイッチング素子の破壊を防ぐ働きをする。MOSFETには既にゲート過電圧保護用のツェナーダイオードが内蔵されているものもあり、このようなスイッチング素子を選んだ場合は、前述のツェナーダイオードを外した構成でもよい。
【００１１】
図３でＱ１，Ｑ２が交互スイッチング動作を行うには、動作を開始するための回路が必要であり、次に始動回路について説明する。始動回路は、電圧源１５の正電極と負電極間に抵抗Ｒｓ１，Ｒｓ２及び始動用キャパシタＣｓを直列に接続し、Ｒｓ１とＲｓ２の接続点はＱ１，Ｑ２の接続点Ｏと接続される。キャパシタＣｓは電圧源１５から抵抗Ｒｓ１，Ｒｓ２を通して始動電圧に充電される。Rs2とＣｓの接続点とＱ２のゲート端子間にはブレークオーバ電圧形のスイッチとして、例えば“ＳＩＤＡＣ”(Silicon Diode for Alternating Current）と呼ばれる２方向（bi-directional）のサイリスタ１７を備える。これらの始動回路において、始動用キャパシタＣｓの電圧がSIDAC17 のブレークオーバ電圧以下では、SIDAC17 はオフ状態にあり、共振用キャパシタＣｒは電圧源１５から抵抗Ｒｓ１を介して充電される。始動用キャパシタＣｓの電圧がSIDAC17 のブレークオーバ電圧に達すると、SIDAC17がオン状態に変わり、Ｃｓの蓄積電荷はSIDAC17を介してＱ２のゲート，ソース間容量に移動する。これにより、Ｑ２がオンし、共振用キャパシタＣｒの充電電圧によって負荷共振回路に電流が流れ、Ｑ１，Ｑ２は交互にスイッチング動作を始める。ここで、定常動作状態では、始動回路の働きを抑えるため、始動用キャパシタＣｓの電圧をSIDAC17 のブレークオーバ電圧以下にする必要がある。定常動作状態において、Ｑ１，Ｑ２の接続点Ｏの電圧は、電圧源１５の正電極と負電極を交互に繰り返すので、Ｃｓの電圧がSIDAC17 のブレークオーバ電圧以下になるように、抵抗Ｒｓ２とＣｓの時定数を設定する。
【００１２】
次にゲート回路について詳細に説明する。ここではハイサイド側のゲート回路を用いることにする。ゲート回路を等価的に表すと、それぞれスイッチング素子に接続されているツェナーダイオードの状態によって区別される。図４は、ツェナーダイオードがオンしている場合の等価回路であり、ツェナーダイオードの内部抵抗をＲｚとすると位相シフト手段Ｌ１，Ｒｄ１と直列に接続された構成になる。図４において、Ｒｚと位相シフト手段Ｒｄ１，Ｌ１の合成インピーダンスＺｇは誘導性である。この場合、接続点Ｏを基準にしたキャパシタＣ１の電圧Ｖｃ１に対し、Ｌ１，Ｒｄ１，Ｒｚの経路で流れる電流ｉｇは、遅れ位相になる。これに対し、ツェナーダイオードがオフしている場合は図５のような等価回路であり、Ｑ１の入力容量をＣｉｓｓとするとＣｉｓｓは位相シフト手段Ｌ１，Ｒｄ１と直列接続された構成になる。図５で、Ｃｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスＺｇは、ＣｉｓｓとＬ１の大きさ及び周波数の関係から容量性又は誘導性、もしくはＣｉｓｓとＬ１のリアクタンスが同じ値になった場合は、抵抗分だけになる。したがって、Ｃｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスＺｇに流れる電流ｉｇは、接続点Ｏを基準にしたＣ１の電圧Ｖｃ１に対し、進み又は遅れ、もしくは同相の位相になる。
【００１３】
ここで、図３のような点灯回路では放電管１６の点灯状態によって負荷共振回路に流れる電流の最大値が異なる。放電管が点灯していない状態においては、回路に流れる電流は大きくなるため、キャパシタＣ１，Ｃ２の電圧Ｖｃ１，Ｖｃ２は増加する。Ｑ１に接続されたツェナーダイオードのツェナー電圧をＶｚとし、Ｖｃ１がＶｚを超えるとツェナーダイオードはオン状態となり、ゲート回路は図４のような等価回路になる。放電管が点灯後は回路に流れる電流は小さくなるため、キャパシタＣ１，Ｃ２の電圧Ｖｃ１，Ｖｃ２は減少する。Ｖｃ１，Ｖｃ２がＶｚ以下であれば、ゲート回路は図５のような等価回路になる。ここで、Cissの電圧はＱ１のゲート，ソース間電圧であり、Ｌ１，Ｒｄ１，Ｃｉｓｓの経路で流れる電流よりもπ／２［rad］ 遅れた波形になる。次に共振負荷回路に流れる電流をｉＬとし、Ｃ１の電圧をｖｃ、ゲート，ソース間電圧ｖｇを式で表すと以下のようになる。
【００１４】
【数１】
ここで、図５の合成インピーダンスはＺ、図５のＣｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスはＺｇで表しており、ｉＬとｖｃの位相差をφｚ，ｉＬとｖｇの位相差をφｇとしている。φｚは電圧降下手段Ｚ１，Ｚ２及び位相シフト手段Ｚ３，Ｚ４のインピーダンスによって異なる。また、φｇも前述のようにゲート回路のＣｉｓｓ，Ｌ１，Ｒｄ１からなるインピーダンスＺｇの特性によって正又は負の値となる。
【００１６】
次に、図３の回路の動作を図６を用いて説明する。図６は図３の実施例における各部の波形を表す。放電管１６は、Ｑ１，Ｑ２とＬｒ，Ｃｒを用いた共振負荷回路によって高周波の電流が供給される。負荷共振回路の電流ＩＬを図３でＯ点から流れ出る方向を正として定義すると、電流ＩＬの１周期の間にはＱ１，Ｑ２、及びＱＤ１，ＱＤ２に関わる動作モードが４つあり、これらの期間を図６にｔ１からｔ４として示す。以後、各動作モードを説明する。
【００１７】
モード１（ｔ１期間）：Ｑ１がオンするとキャパシタ１５からＱ１，Ｃ１，Ｌｒ，Ｃｒ，Ｃ２の経路で電流ＩＬが流れる。電流ＩＬはＣｒを充電すると共に、一部が放電管１６に分流して流れる。また、ＩＬによってキャパシタＣ１は充電されるが、以後、Ｃ１の電圧をＶｃ１と表す。モード１においてＱ１のゲート，ソース間に印加される電圧は、Ｖｃ１に位相遅れを与えた実線で示す電圧波形になる。これにより、Ｑ１のゲート電圧がしきい値を下回るまでの時間、即ちオフするまでの時間が長くなる。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ１はオフする。
【００１８】
一方、キャパシタＣ２はＩＬによって充電され、Ｃ２の電圧をＶｃ２と現わすと、Ｎ点を基準にした破線で示すキャパシタ電圧Ｖｃ２は増加する。Ｑ２のゲート，ソース間に印加される電圧は、Ｖｃ２に位相遅れを与えた実線で示す電圧波形になる。これにより、ＱＱ２のゲート電圧がしきい値を下回るまでの時間、即ちオフするまでの時間が長くなる。電流ＩＬはＬｒとＣｒによって正弦波状の波形になり、Ｖｃ１の電圧に応じてＱ１をオフする本方式は、電流ＩＬの極性が正の期間中にＱ１がオフすることが特徴である。電圧降下手段Ｃ１とＣ２の値が同じであれば、これらに流れる電流ＩＬによって生じるＶｃ１，Ｖｃ２は、大きさは等しいが、それぞれＯ点とＮ点を基準にすると逆極性の波形になる。
【００１９】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２，Ｃ１の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００２０】
電流ＩＬはＣ２を充電するように作用し、Ｎ点を基準にＶｃ２は増加し、Ｑ２のゲート電圧も増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図６に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ１の電圧Ｖｃ１は更に減少する。これにより、Ｑ１のゲート電圧はＶｃ１電圧がソース，ゲート間に逆バイアスとして印加されるため、ノイズなどによって再度Ｑ１が瞬間的にオンするようなことはなく、安定なオフを確保できる。
【００２１】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒ，Ｃ１の経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が減少し、ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。モード３においてもモード１と同様に、電流ＩＬの極性が負の期間中にＱ２がオフする。一方、Ｃ１の電圧は、Ｏ点を基準に増加する。
【００２２】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，Ｑ１，電圧源１５，Ｃ２，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００２３】
電流ＩＬはＣ１を充電し、Ｖｃ１の増加に伴って、Ｑ１のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ１はオンする。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ２の電圧Ｖｃ２は減少する。
【００２４】
以上のように、電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００２５】
図３において、位相シフト手段であるゲートインダクタＬ１，Ｌ２の値をパラメータとし、共振負荷電流ＩＬとＱ１，Ｑ２のゲート，ソース間電圧の位相差をφｇ、点灯回路の動作周波数をｆｓとすると図７のような特性となる。図５を用いて説明すると、Ｃｉｓｓ，Ｒｄ１，Ｌ１から構成される直列回路において、ＣｉｓｓのリアクタンスがＬ１のリアクタンスより大きい場合、即ち容量性の場合、Ｌ１の増加によって直列回路のインピーダンスは誘導性に近づく。これは直列回路に流れる電流遅れとなり、Ｃｉｓｓの電圧であるゲート電圧も遅れる。従って、共振負荷電流に対するゲート電圧の位相差φｇは小さくなり、スイッチング素子の導通期間は長くなるため、スイッチング周波数は低くなる。このように、位相シフト手段を設けたことにより、Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変えることができる。
【００２６】
これまでの実施例は電圧降下手段の電圧をスイッチング素子に印加して交互スイッチング動作をさせる回路構成であった。これに対し、電圧降下手段を共振電流の検出手段として利用した点灯回路を図８に示す。共振負荷回路の構成は図１と同様であるため、説明を省略する。図８で、まず、Ｑ１を駆動するハイサイド側の駆動回路１１を説明する。１１の電源はＱ１，Ｑ２の接続点Ｏを基準とするキャパシタ１３であり、Ｑ２をオンさせてＮ点を基準とするキャパシタＣ１４の電圧からダイオードＤ１を介して充電する。この方法はブートストラップ方式と呼ばれ、米国特許USP4,316,243号に記載されている。キャパシタ１３の正電極と負電極の間には素子１と２からなるＣＭＯＳインバータを供え、その出力をＱ１のゲートに接続する。ＣＭＯＳインバータは素子１がオンすると（この時２はオフ）Ｑ１のゲート端子に電圧を印加させる電流を流し、素子２がオンすると（この時１はオフ）Ｑ１のゲート端子に充電された電荷を放電させる電流を流す。１と２からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路５から信号を与える。キャパシタＣ１の電圧は、比較器６によって接続点Ｏを基準とする基準電圧Vref１と比較され、比較器６の出力をＮＡＮＤ回路５に入力する。比較器６には正の電源を１５から供給する。また、キャパシタ１３の両端子間には、抵抗Ｒ３とスイッチＳ１を直列接続した起動停止手段を備え、Ｒ３とＳ１の接続点からＮＡＮＤ回路５の入力に接続する。図８ではＳ１をオフにすれば起動であり、Ｓ１をオンにすれば停止にあたる。
【００２７】
次にローサイド側の駆動回路１２を説明する。駆動回路１２は、ハイサイド側の駆動回路１１と同様な構成であり、１２の電源はＮ点を基準とするキャパシタ１４であり、キャパシタ１４の正電極と負電極の間には素子３と４からなるCMOSインバータを供えその出力をＱ２のゲートに接続する。３と４からなるＣＭＯＳインバータの制御端子にはＮＡＮＤ回路７から信号を与える。キャパシタＣ２の電圧は、比較器８によってＮ点を基準とする基準電圧Vref２と比較され、比較器８の出力をＮＡＮＤ回路７に入力する。尚、ハイサイドの基準電圧Vref１とローサイドの基準電圧Vref２は、等しい電圧値が望ましい。キャパシタ１４の両端子間には、抵抗Ｒ４とスイッチＳ２を直列接続した起動停止手段を備え、Ｒ４とＳ２の接続点からＮＡＮＤ回路７の入力に接続する。Ｓ１と同様にＳ２をオフにすれば起動であり、Ｓ２をオンにすれば停止にあたる。
【００２８】
次に、この点灯回路の動作を図９を用いて説明する。図９は図８の実施例における各部の波形を表す。以後、図９を用いて各動作モードを説明する。
【００２９】
モード１（ｔ１期間）：Ｑ１がオンすると電圧源１５からＱ１，Ｃ１，Ｌｒ，Ｃｒ，Ｃ２の経路で電流ＩＬが流れる。ＩＬによってキャパシタＣ１は充電されＯ点を基準にＶｃ１は減少する。Ｖｃ１は比較器６によって基準電圧Vref１（ＶＨＬ）と比較される。Ｖｃ１がVref１を下回ると、比較器６の出力はHighからLow に変化する。この出力をＮＡＮＤ回路５で受けて、ＣＭＯＳインバータの素子２がオンしてＱ１のゲート電圧を放電し、Ｑ１はオフする。
【００３０】
ここまでの動作がモード１であり、キャパシタＣ２はＩＬによって充電され、Ｖｃ２は増加するが、基準電圧Vref２（ＶＬＨ）に達しない為、Ｑ２はオフを維持する。
【００３１】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２，Ｃ１の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００３２】
電流ＩＬはＣ２を充電し、Ｎ点を基準にＶｃ２は増加する。Ｖｃ２がVref２（ＶＬＨ）に達すると、比較器８の出力はLow からHighに変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子３がオンしてＱ２のゲート電圧を充電する。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図８に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ２の電圧Ｖｃ２は増加し続け、また、Ｃ１の電圧Ｖｃ１は更に減少する。
【００３３】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒ，Ｃ１の経路で流れ、ＩＬによってＶｃ２が減少する。Ｖｃ２は比較器８によってVref２（ＶＨＬ）と比較される。Ｖｃ２がVref２以下になると、比較器８の出力はHighからLow に変化し、この出力をＮＡＮＤ回路７で受けて、ＣＭＯＳインバータの素子４がオンしてＱ２のゲート電圧を放電し、Ｑ２はオフする。
【００３４】
ここまでの動作がモード３であり、キャパシタＣ１はＩＬによって充電され、Ｖｃ１は増加するが、基準電圧Vref１（ＶＬＨ）に達しない為、Ｑ１はオフを維持する。
【００３５】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，ＱＤ１，電圧源１５，Ｃ２，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００３６】
電流ＩＬはＣ１を充電しＶｃ１が増加して、Vref１（ＶＬＨ）の値を超えると、比較器６の出力はLow からHighに変化し、この出力をＮＡＮＤ回路５で受けて、ＣＭＯＳインバータの素子１がオンしてＱ１のゲート電圧を充電する。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ１の電圧Ｖｃ１は増加し続け、また、Ｃ２の電圧Ｖｃ２は更に減少する。
【００３７】
電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００３８】
次に、放電管の明るさを調整する方法について説明する。たとえば、電流ＩＬを小さくするには、スイッチング素子Ｑ１，Ｑ２の導通期間を短くすればよい。
本発明によれば、キャパシタＣ１又はＣ２の電圧が基準電圧Vref（ＶＨＬ）を下回るまでの時間が短くなるように基準電圧を制御する。図８において、ローサイド側の駆動回路でキャパシタＣ２の電圧を基準電圧Vref２と比較しＮＡＮＤ回路７に信号を出力する比較器８がある。この比較器８の基準電圧Vref２(ＶＨＬ)を任意のタイミングで与える調光信号によって通常点灯時のＶＨＬより高くすることにより、Ｑ２の導通期間を短くすることができる。このような方法でローサイド側の基準電圧Vref２を変更すれば、調光が可能になる。
【００３９】
前述の点灯回路の負荷共振回路は共振用インダクタＬｒとキャパシタＣｒを備えた電流共振型である。放電管１６が無電極ランプの場合、励起コイルに数MHzの高周波電流を供給する為、ＭＨｚの高周波回路で用いられるインダクタＬｒは高価な部品になる。励起コイルは、磁性体にソレノイド形状の巻線を有する構造であり、等価的にはインダクタとなる。無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路を図１０に示す。放電管１６は、磁性体に巻線を備えた無電極ランプであり、図中のＬｃは巻線の等価インダクタを示す。無電極ランプは、IEEE TRANSACTIONS ON POWER ELECTRONICS VOL.１２，NO.３，pp.507−５１６，１９９７に記載されているように、励起コイルの巻線と放電管内に発生したプラズマを図１１に示すようなトランスとして置換えることができる。図１１において、トランスの一次巻線は励起コイルの巻線であり、プラズマは等価インダクタをＬａ、等価抵抗をＲａとした二次巻線に相当する。
【００４０】
このように、トランス結合された無電極ランプの等価回路は、点灯前後で異なる。図１２は点灯前の等価回路を示しており、放電管内にプラズマが発生していない為、図中のインダクタＬｃは磁性体に巻いたコイルの純粋なインダクタになる。一方、点灯後はプラズマの等価インダクタンス及び抵抗が存在する為、図１３に示すようなインダクタＬｓ，抵抗Ｒｓが直列に接続された等価回路になる。インダクタＬｓはプラズマの等価インダクタＬａによって図１２のインダクタＬｃとは異なった値となる。従って、共振負荷回路の共振周波数は点灯前後でそれぞれ異なる。図１４に共振負荷回路の共振曲線を示す。図より、点灯後の励起コイルの等価インダクタンスが点灯前より小さい為、点灯後の共振周波数ｆｒ２は点灯前の共振周波数ｆｒ１より高くなる。
【００４１】
電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路では、前述のように励起コイルの等価インダクタンスはランプの点灯状態によって変化する為、共振用インダクタＬｒがある場合に比べて、共振負荷回路の共振周波数の変化は大きくなる。従って、点灯回路は負荷の変動に同期して自励駆動を持続しなければならない。
【００４２】
図１５に、無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路を示す。図１５において、接続点ＯとＮ点間には電圧降下手段Ｃ１，Ｃ２，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。スイッチング素子Ｑ１，Ｑ２のゲート回路は前述の図３の回路と同じ構成であり、等価回路は図５と同様である。次に負荷の変動に同期した自励駆動について説明する。図１６は負荷共振回路の共振周波数が変化した場合の共振電流とゲート電圧との位相差φｇを示している。図より、共振周波数が高くなると位相差φｇは小さくなっている。これは、図５のＣｉｓｓ，Ｒｄ１，Ｌ１から構成される直列回路のインピーダンスＺｇが容量性の場合、周波数の増加によってＺｇは誘導性に近づくからである。これにより、直列回路に流れる電流が遅れ、Ｃｉｓｓの電圧であるゲート電圧も遅れる。従って、共振負荷電流に対するゲート電圧の位相差φｇは小さくなる。このように、負荷の変動による共振周波数の変化に対し、ゲート回路は共振電流とゲート電圧の位相差を自動調整し、自励駆動を持続するように働く。即ち、ゲート回路に位相シフト手段を備えたことにより、
１）Ｑ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変えることができる。
【００４３】
２）負荷の変動による共振条件が異なった場合においても、追従して駆動することができる。
【００４４】
本方式において、スイッチング素子Ｑ１，Ｑ２のゲート電圧が何れもＱ１，Ｑ２のしきい値電圧付近になった際、上下の短絡を招く恐れがある。又、Ｑ１，Ｑ２がオンする際、Ｑ１，Ｑ２のドレイン，ソース間電圧が完全に零電位まで下がる前にゲート電圧がオンすると、Ｑ１，Ｑ２は発熱することがある。後者の現象をハイサイド側のゲート回路のドレイン，ソース間電圧Ｖｄｓ、ゲート電圧Ｖｇ及び共振電流ＩＬの波形を用いて図示すると図１７のようになる。図より、ゲート電圧Ｖｇが破線で示すような波形になると、前述のように素子は発熱する。一方、ゲート電圧Ｖｇのオンを遅らせて実線で示すような波形にすると、発熱を防ぐことができる。このように、Ｑ１，Ｑ２がオンする際に、ゲート電圧波形にディレー時間を持たせることによって上下短絡及び発熱を抑えることが可能である。
【００４５】
図１８はゲート電圧にディレー期間を設けたハイサイド側のゲート回路である。ローサイド側のゲート回路も同様の構成となる為、図は省略する。図１８において、電圧降下手段はキャパシタとし、位相シフト手段はインダクタと抵抗を直列に接続している。ここまでの構成は図１５と同様であるが、Ｑ１のゲート端子とドレイン端子間にはキャパシタＣｄ１を備えている。次に動作を説明する。
【００４６】
Ｑ２がオフするとＱ１の内蔵ダイオードＱＤ１を共振電流が環流してＱ１のドレイン，ソース間の電圧Ｖｄｓが減少する。この間にゲート，ソース間容量を充電する電流が流れてきた場合、ゲート電流はキャパシタＣｄ１をバイパスして流れる為、ゲート電圧の上昇は抑えられディレー期間が設けられる。
【００４７】
又、図１９は図１８と同じようにゲート電圧にディレー期間を設けたハイサイド側のゲート回路である。図１９において、電圧降下手段，位相シフト手段は図１５と同様であるが、ダイオードＤｇ１が抵抗Ｒｄ１に並列に接続されている。Ｄｇ１の向きはアノード端子がＱ１のゲート端子に、カソード端子は抵抗Ｒｄ１とＬ１の接続点に接続されている。ダイオードＤｇ１はＬ１に並列に接続された構成でも良い。この場合、Ｄｇ１の向きはアノード端子が抵抗Ｒｄ１とＬ１の接続点に、カソード端子はＬ１とＣ１の接続点に接続される。図１９において、ゲート，ソース間容量が充電される場合、ゲート電流は位相シフト手段Ｌ１，Rd1の経路で流れる。一方、ゲート，ソース間容量の電荷が放電する場合はダイオードＤｇ１，Ｌ１の経路で電流が流れる。このように、ゲート，ソース間容量を充放電する際の電流経路がそれぞれ異なる、即ちゲート回路のインピーダンスを切替えることによって、ゲート電圧の極性が反転する際にディレーを設けることができる。
【００４８】
図２０の点灯回路は、Ｑ１，Ｑ２のゲート端子とキャパシタＣ１，Ｃ２の一端にツェナーダイオードＺＤ２，ＺＤ３を備え、上下スイッチング素子のオン，オフ時にデッドタイム期間を設けている。このようなゲート回路の場合、共振電流とゲート電圧の位相差は固定値になる為、負荷共振回路には共振用インダクタＬｒを備え、負荷変動に対しても共振周波数が変化しない構成が望ましい。図２０において、Ｑ１のゲート，ソース間に印加される電圧はキャパシタＣ１の電圧Ｖｃ１とＺＤ２のツェナ電圧の差電圧となる。同様に、Ｑ２のゲート，ソース間に印加される電圧はＶｃ２の電圧とＺＤ３のツェナ電圧の差電圧となる。これにより、Ｑ１，Ｑ２のどちらか一方がオンしている場合には、他方のゲート端子に接続されているツェナーダイオードのツェナ電圧によってオフしているスイッチング素子のゲート電圧を下げ、Ｑ１，Ｑ２のオンとオフにデッドタイムを挿入する。
【００４９】
前述までの実施例は、電圧降下手段Ｚ１，Ｚ２をキャパシタＣ１，Ｃ２としたが、インダクタ，抵抗、又はこれらを組み合わせた構成でも良い。図２１は電圧降下手段Ｚ１，Ｚ２として抵抗Ｒ７，Ｒ８を用いた点灯回路である。ここで、共振負荷回路に直列に抵抗を接続した場合、回路を流れる電流の最大値が小さくなる為、抵抗は小さい値に設定することが望ましい。位相シフト手段Ｌ１，Ｒｄ１は図１５と同じ構成あるが、Ｑ１のＣｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスは異なる。
【００５０】
次に、図２１の回路の動作を図２２を用いて説明する。図２２は図２１の実施例におけるハイサイド側のゲート回路の各部の波形を表す。図２２において、共振負荷回路に流れる電流ＩＬによって抵抗Ｒ７はＯ点を基準にＩＬと逆相の電圧Ｖｒ７が生じる。位相シフト手段Ｌ１，Ｒｄ１に流れる電流Ｉｇ１はＱ１のCiss，Ｌ１，Ｒｄ１の合成インピーダンスを誘導性にした場合、Ｖｒ７より遅れ位相の波形となる。Ｑ１のゲート，ソース間に印加される電圧は、Ｉｇ１よりπ／２［rad］ 位相が遅れた波形になる。一方、ローサイド側のゲート回路に関しては、抵抗Ｒ８の電圧が共振電流ＩＬと同相になる為、ハイサイド側とは逆の動作が行われる。
【００５１】
図２３は電圧降下手段Ｚ１，Ｚ２としてインダクタＬ３，Ｌ４を用いた点灯回路である。ここで、共振負荷回路に直列にインダクタを接続した場合、負荷回路の共振周波数は電圧降下手段Ｌ３，Ｌ４を含んだ合成インダクタンスによって決まる。位相シフト手段Ｌ１，Ｒｄ１は図１５と同様であるが、Ｑ１のＣｉｓｓ，Ｌ１，Ｒｄ１の合成インピーダンスは異なる。
【００５２】
次に、図２３の回路の動作を図２４を用いて説明する。図２４は図２３の実施例におけるハイサイド側のゲート回路の各部の波形を表す。図２４において、共振負荷回路に電流ＩＬが流れるとＯ点を基準に生じるインダクタＬ３の電圧VL3はＩＬに対して遅れ位相の波形となる。位相シフト手段Ｌ１，Ｒｄ１に流れる電流Ｉｇ１はＱ１のＣｉｓｓ，Ｌ１，Ｒｄ１からなるゲート回路の合成インピーダンスを誘導性にした場合、ＶＬ３より遅れ位相の波形となる。Ｑ１のゲート，ソース間に印加される電圧は、Ｉｇ１よりπ／２［rad］ 位相が遅れた波形になる。一方、ローサイド側のゲート回路に関しては、抵抗Ｒ８の電圧が共振電流ＩＬと同相になる為、ハイサイド側とは逆の動作が行われる。
【００５３】
図２５は特開平8−45685 号に開示されているような従来の点灯回路に本発明を適用した実施例である。図２５において、一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２は電圧源１５の正電極と負電極間に接続されている。それらのスイッチの接続点ＯとＱ２と電圧源１５の負電極の接続点Ｎとの間には共振用インダクタＬｒと共振用キャパシタＣｒ，巻線Ｔ３が直列に接続されている。
【００５４】
ＣｒとＴ３には並列に負荷として放電管１６を備える。Ｑ１，Ｑ２のゲート，ソース間には、それぞれ位相シフト手段Ｚ３，Ｚ４を介して巻線Ｔ１およびＴ２が接続されており、直列に反対方向で結合されたツェナーダイオードを並列に設けている。巻線Ｔ１とＴ２は、互いに逆極性になっており、巻線Ｔ３と磁気的に結合される。巻線Ｔ３は、共振負荷回路に流れる電流を検知し、これを巻線Ｔ１，Ｔ２に帰還して、Ｑ１，Ｑ２のスイッチング動作を行う。ここで、ゲート端子に接続した位相シフト手段Ｚ３，Ｚ４は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせたインピーダンスであり、この大きさを選定することによってＱ１，Ｑ２のオン，オフのタイミングを任意に調整し、動作周波数を変える。また、上下スイッチング素子のオンとオフにデッドタイムを設けるには、前述の図１８，図１９又は図２０のようなゲート回路にすることが望ましい。
【００５５】
図２６は無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路に本発明を適用した実施例である。図２６において、接続点ＯとＮ点間には共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。Ｃｒの両端には直列に接続されたキャパシタＣｔ，巻線Ｔ３が接続されている。Ｑ１，Ｑ２のゲート回路に関しては図２５と同じ構成であり説明を省略する。図２６のような共振負荷回路では前述のように励起コイルの等価インダクタンスはランプの点灯状態によって変化する為、共振用インダクタＬｒがある場合に比べて、共振負荷回路の共振周波数の変化は大きくなる。このように負荷変動による共振条件が異なった場合、ゲート端子に接続された位相シフト手段Ｚ３，Ｚ４は、インピーダンスを変化させて自励駆動を持続するように働く。
【００５６】
図２７は無電極ランプの励起コイルと共振用インダクタを兼ねた構成の点灯回路にハイサイド側をＮチャンネルのスイッチング素子、ローサイド側をＰチャンネルのスイッチング素子とした実施例である。接続点ＯとＮ点間には電圧降下手段Ｚ１と共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。電圧降下手段Ｚ１の一端とＱ１，Ｑ２のゲート端子間には位相シフト手段Ｚ３，Ｚ４が接続されており、Ｚ１の電圧をＺ３，Ｚ４を介して、Ｑ１，Ｑ２のゲート端子に印加する。Ｑ１，Ｑ２のゲート，ソース間に過電圧が印加された場合、スイッチング素子の破壊を防ぐ為に、直列に反対方向で結合されたツェナーダイオードを設けても良い。このように、ローサイド側をＰチャンネルのスイッチング素子にしコンプリメンタリ型の点灯回路にすることによって、共振負荷回路に接続される電圧降下手段は、上下スイッチング素子のゲート回路として共通に利用することが可能である。ローサイド側がＮチャンネルのスイッチング素子と比較すると部品数は減るため、低コスト化の効果がある。また、共振負荷回路に２つの電圧降下手段Ｚ１，Ｚ２がある場合、これらの部品バラツキによって上下スイッチング動作のバランスが崩れることも考えられるが、電圧降下手段を１つにすることによって、このような問題点を解決できる。図２７の共振負荷回路は無電極ランプの励起コイルと共振用インダクタを兼ねた構成で図示しているが、共振用のインダクタを備えた構成でも良い。
【００５７】
これまでの実施例は一対の直列に接続されたスイッチング素子Ｑ１，Ｑ２の交互スイッチング動作によって共振用インダクタＬｒとキャパシタＣｒを備えた電流共振型の負荷回路に交流電流を供給する点灯回路であった。これに対し、１つのスイッチング素子で共振負荷回路に電力を供給する点灯回路を図２８に示す。図２８の点灯回路は無電極ランプの励起コイルと共振用インダクタを兼ねた構成であり、電圧源１５の正電極と負電極間には直列に接続されたインダクタＬｒとキャパシタＣｐを備え、Ｃｐの両端にはスイッチング素子Ｑ１が接続されている。ここで、ＬｒとＣｐの接続点をＯとし、Ｑ１と電圧源１５の負電極の接続点をＮとすると、Ｏ点とＮ点の間には電圧降下手段Ｚ１，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。図２８において、スイッチング素子Ｑ１のゲート端子と電圧降下手段Ｚ１の間には、位相シフト手段Ｚ３を備えている。この位相シフト手段は電圧降下手段の電圧をＱ１のゲート，ソース間に印加する際に位相遅れ又は進みを与える役割を果たし、Ｑ１のオン，オフのタイミングを任意に調整する。Ｑ１のゲート，ソース間に過電圧が印加されスイッチング素子の破壊を防ぐ為に、直列に反対方向で結合されたツェナーダイオードを設けても良い。図２８において、電圧降下手段Ｚ１及び位相シフト手段Ｚ３は例えばキャパシタ，インダクタ，抵抗、又はこれらを組み合わせた構成である。図２８の共振負荷回路で共振用のインダクタを用いる場合は、Ｏ点とＮ点の間に電圧降下手段Ｚ１，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒに並列に放電管１６を備える。
【００５８】
図２８はＮチャンネルのスイッチング素子を１つ用いた点灯回路であったが、図２９はＰチャンネルのスイッチング素子を用いた点灯回路である。図２９において、電圧源１５の正電極と負電極間には直列に接続されたキャパシタＣｐとスイッチング素子Ｑ１を備え、Ｃｐの両端には電圧降下手段Ｚ１，共振用キャパシタＣｒ，放電管１６の励起コイル兼共振用インダクタＬｃが直列に接続されている。スイッチング素子Ｑ１のゲート端子と電圧降下手段Ｚ１の間には、位相シフト手段Ｚ３を備えている。Ｑ１のゲート，ソース間に直列に反対方向で結合されたツェナーダイオードを設けても良い。図２９の共振負荷回路で共振用のインダクタを用いる場合は、Ｃｐの両端に電圧降下手段Ｚ１，共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒに並列に放電管１６を備える。
【００５９】
ここまでの実施例は、負荷共振回路上に電圧降下手段を直列に接続し、共振電流によって生じた電圧に応じてスイッチング素子を駆動した。これに対し、上下スイッチング素子及び内蔵ダイオードが各々オンしている期間のみ、共振電流によって生じる電圧を用いて駆動する実施例を以下に説明する。
【００６０】
図３０の実施例において電圧源１５は、交流電源ＡＣをインダクタＬｆとＣｆからなるＡＣフィルタを介し、ダイオードブリッジＤＢで構成される整流回路で整流し、直流電圧を発生する。Ｑ１のドレイン端子は電圧源１５の正電極と接続し、Ｑ１のソース端子とＱ２のドレイン端子間には電圧降下手段としてキャパシタＣ１を接続し、Ｃ１とＱ２の接続点をＯとする。キャパシタＣ１には並列に抵抗Ｒ１を接続する。また、Ｑ２のソース端子と電圧源１５の負電極の間にはキャパシタＣ２を接続し、Ｑ２と電圧源１５の負電極の接続点をＮとする。Ｃ１と同様にキャパシタＣ２にも並列に、抵抗Ｒ２を接続する。接続点ＯとＮ点の間には共振用インダクタＬｒ、共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に放電管１６を備える。放電管が無電極ランプの場合には、図３０のＬｒは励起コイルと共振用インダクタを兼ねた構成でもよい。
【００６１】
Ｑ１のドレイン端子とソース端子の間には、キャパシタＣ３を並列に接続し、ゲート端子と出力Ｏの間にはゲート抵抗Ｒ５，キャパシタ１３を直列に接続する。Ｑ１と同じようにＱ２のドレイン端子とソース端子の間にも、キャパシタＣ４を並列接続し、ゲート端子とＮの間にはゲート抵抗Ｒ６，キャパシタ１４を直列に接続する。キャパシタ１４には並列にツェナーダイオードＺＤ１を接続する。また、ダイオードＺＤ１のカソードと直列に接続されたインダクタＬｆ，Ｃｆの接続点間には抵抗Ｒｓ３を接続する。ここで、キャパシタ１４の電圧はＱ２の駆動用電源であり、ＡＣ電圧の大きさに関係なくダイオードＺＤ１のツェナ電圧を維持する。また、Ｑ１を駆動する電源はキャパシタ１３の電圧であり、Ｑ２をオンさせてＮ点を基準とするキャパシタＣ１４の電圧からダイオードＤ１を介して充電する。
【００６２】
次に、この回路の動作を図３１を用いて説明する。図３１は図３０の実施例における各部の波形を表す。共振回路の電流ＩＬを図３０でＯ点から流れ出る方向を正として定義すると、電流ＩＬの１周期の間にはＱ１，Ｑ２、及びＱＤ１，ＱＤ２に関わる動作モードが４つあり、これらの期間を図３１にｔ１からｔ４として示す。以後、各動作モードを説明する。
【００６３】
モード１（ｔ１期間）：Ｑ１がオンすると電圧源１５からＱ１，Ｃ１，Ｌｒ，Ｃｒの経路で電流ＩＬが流れる。電流ＩＬはＣｒを充電すると共に、一部が放電管１６に分流して流れる。また、ＩＬによってキャパシタＣ１は充電される。モード１においてＱ１のゲート，ソース間に印加される電圧はキャパシタ１３の電圧とＶｃ１の差電圧であり、Ｖｃ１が増加するほどＱ１のゲート電圧が減少する。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ１はオフする。
【００６４】
この期間中、キャパシタＣ２は抵抗Ｒ２によって放電されている。Ｃ２の電圧Ｖｃ２は図３１に示すように徐々に減少する。
【００６５】
Ｑ１がオフすると、Ｑ１，Ｑ２に並列に設けたＣ３，Ｃ４により、図９のように電流ＩＬ／２がＣ３を通って流れ、Ｑ１のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩＬ／２Ｃ３で制限される。同時にＣ４を放電する電流ＩＬ／２が流れ、Ｑ２の電圧下降時のｄＶ／ｄｔもＱ１と同様にＩＬ／２Ｃ４で制限される。スイッチング時のｄＶ／ｄｔは伝導ノイズ，放射ノイズの原因になるが、本実施例のようにｄＶ／ｄｔを抑制するソフトスイッチングを行えば、こうした問題を軽減することができる。また、ｔ１期間終了時のＱ１の電流波形に丸印を示したが、この時刻ではＱ１の電圧がほぼ零であり、Ｑ１の電流と電圧が重なるスイッチング損失が無いことを示している。このように、ソフトスイッチングはスイッチング損失を低減する上でも効果がある。
【００６６】
上記動作でＣ３の充電電流はＣ１を充電し、Ｑ１のゲート電圧は更に減少するため、安定なオフを確保できる。一方、キャパシタＣ４の放電電流はＣ２を逆充電し、Ｖｃ２は更に減少する。
【００６７】
モード２（ｔ２期間）：Ｑ１がオフした時点では電流ＩＬは正の極性で値を有しており、この電流はＬｒ，Ｃｒ，Ｃ２，ＱＤ２の経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００６８】
電流ＩＬはＣ２を逆充電するように作用し、Ｖｃ２は減少する。Ｑ２のゲート，ソース間に印加される電圧はＱ１と同様にキャパシタ１４の電圧とＶｃ２の差電圧であり、Ｖｃ２が減少するほどＱ２のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。また、モード２期間中の電流極性はＱ２にとって逆方向であり、図３１に示すようにゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ２を流れ続ける。電流ＩＬの極性が負に変化するまでの期間がモード２であり、この期間中、Ｃ２の逆充電は続きＶｃ２は減少する。
【００６９】
キャパシタＣ１はモード２の期間中、抵抗Ｒ１によって放電されており、Vc1は徐々に減少する。
【００７０】
モード３（ｔ３期間）：電流ＩＬの極性が正から負に変わると、モード２でゲート電圧が充電されたＱ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒの経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が増加し、ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。モード３においてもモード１と同様に、電流ＩＬの極性が負の期間中にＱ２がオフする。
【００７１】
キャパシタＣ１はモード３の期間中、抵抗Ｒ１によって放電されており、Vc1は徐々に減少する。
【００７２】
Ｑ２がオフすると、Ｑ１がオフした場合と同様に、Ｑ１，Ｑ２に並列に設けたＣ３，Ｃ４により、電流ＩＬ／２がＣ４を通って流れ、Ｑ２のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩＬ／２Ｃ４で制限される。同時にＣ３を放電する電流ＩＬ／２が流れ、Ｑ１の電圧下降時のｄＶ／ｄｔもＱ２と同様にＩＬ／２Ｃ３で制限される。ｔ３期間終了時のＱ２の電流波形に丸印を示したが、この時刻ではＱ２の電圧がほぼ零であり、Ｑ２の電流と電圧が重なるスイッチング損失が無いことを示している。
【００７３】
上記動作でＣ４の充電電流はＣ２を充電し、Ｑ２のゲート電圧は更に減少するため、安定なオフを確保できる。Ｃ３の放電電流はＣ１を逆充電し、Ｖｃ１は減少する。
【００７４】
モード４（ｔ４期間）：Ｑ２がオフした時点では電流ＩＬは負の極性で値を有しており、Ｌｒに蓄積された電磁エネルギーによって、電流ＩＬはＬｒ，Ｃ１，ＱＤ１，電圧源１５，Ｃｒ，Ｌｒの経路で流れ続ける。尚、電流ＩＬの一部は放電管１６に分流して流れる。
【００７５】
電流ＩＬはＣ１を逆充電するように作用し、Ｖｃ１は減少し、Ｑ１のゲート電圧が増加する。ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ１はオンする。但し、モード４期間中の電流極性はＱ１にとって逆方向であり、ゲート電圧が充電されても電流の極性が変わらない限り、電流はＱＤ１を流れ続ける。電流ＩＬの極性が正に変化するまでの期間がモード４であり、この期間中、Ｃ１の逆充電は続きＶｃ１は減少する。また、キャパシタＣ２はモード４の期間中、抵抗Ｒ２によって放電されており、Ｖｃ２は徐々に減少する。
【００７６】
ここで、キャパシタＣ１，Ｃ２に並列接続した抵抗Ｒ１，Ｒ２は、キャパシタの電圧にバイアス電圧を与える。これは、MOSFETのゲート電圧を下げて、上下スイッチのオン，オフにデッドタイム期間を設ける役割を果たしている。また、スイッチがオフしている期間中にキャパシタの電圧を減少させることにより、上下スイッチのオン期間を調整している。
【００７７】
以上のように、電流ＩＬの１周期の間にモード１からモード４の動作が行われ、以後、この動作を繰り返す。
【００７８】
本方式は、キャパシタ電圧Ｖｃ１，Ｖｃ２の電圧に応じてＱ１，Ｑ２をオフするため、Ｑ１，Ｑ２のゲート電圧が減少し零に近づくほど、電流能力が低下する欠点がある。これは、オン抵抗の増加を意味し、特に駆動周波数が数十ｋＨｚ程度の用途で、Ｑ１，Ｑ２のスイッチング損失よりも定常損失の方が大きい場合に対してはＱ１，Ｑ２のオン抵抗を増加させないよう十分なゲート電圧を印加する方が望まれる。そこで、このような問題点を解決する実施例を図３２に示す。
【００７９】
図３２の実施例で負荷共振回路の構成は図３０と同様であるため、説明を省略する。図３２より、Ｑ１のゲート端子とMOSFET Ｓ３のドレイン端子を接続し、Ｑ１のソース端子とＳ３のゲート端子間には抵抗Ｒ７を接続する。Ｓ３のソース端子は、Ｏ点に接続する。Ｑ２の駆動回路もＱ１と同様な構成であり、Ｑ２のゲート端子とMOSFET Ｓ４のドレイン端子を接続し、Ｑ２のソース端子とＳ４のゲート端子間には抵抗Ｒ８を接続する。Ｓ４のソース端子は、Ｎ点に接続する。
【００８０】
次に、図３２の実施例の動作を図３３を用いて説明する。図３３は図３２の各部の波形を表す。
【００８１】
始めに、Ｑ１がオンすると電圧源１５からＱ１，Ｃ１,Ｌｒ,Ｃｒの経路で電流ＩＬが流れる。ＩＬによってキャパシタＣ１は充電され、Ｖｃ１がMOSFET Ｓ３のしきい値電圧を超えると、Ｓ３はオンする。これにより、Ｑ１のゲート電圧はＳ３，Ｃ１の経路で放電され、Ｖｃ１がソース，ゲート間に逆バイアスとして印加されるため、ノイズなどによって再度Ｑ１が瞬間的にオンするようなことはなく、安定なオフを確保できる。
【００８２】
次に、Ｑ１がオフすると、図３０，図３１で述べたモード２と同じ動作が開始される。この説明は前述の通りであり、ここでは説明を省略する。
【００８３】
電流ＩＬの極性が正から負に変わると、Ｑ２にＩＬが流れる。即ち、ＩＬはＣｒの放電電流としてＱ２，Ｃ２，Ｃｒ，Ｌｒの経路で流れ、Ｃ２はＩＬによって充電される。ＩＬによってＶｃ２が増加し、MOSFET Ｓ４のしきい値電圧を超えると、Ｓ４はオンする。これにより、Ｑ２のゲート電圧はＳ４，Ｃ２の経路で放電され、Ｖｃ２の電圧がＱ２のソース，ゲート間に逆バイアスとして印加され、Ｑ２はオフする。この期間がモード３になる。
【００８４】
Ｑ２がオフすると、図３０，図３１で述べたモード４と同じ動作が始まる。この期間の動作説明は、前述の通りであり省略する。
【００８５】
電流ＩＬの１周期の間に以上のような動作が行われ、以後、この動作を繰り返す。
【００８６】
次に１つのスイッチング素子を用いた電圧共振型の点灯回路を図３４に示す。図より、電圧源１５の正電極とスイッチング素子Ｑ２のドレイン端子間には共振用キャパシタＣｐを接続する。また、キャパシタＣｐの両端には、共振用インダクタＬｒ，共振用キャパシタＣｒを直列に接続し、Ｃｒには並列に負荷として放電管１６を備える。共振負荷回路は図３４に図示した構成に限定せず、Ｌｒは無電極ランプの励起コイルと共振用インダクタを兼ねた構成でもよい。Ｑ２のソース端子と電圧源１５の負電極間にはキャパシタＣ２を接続し、Ｃ２に並列に抵抗Ｒ２を接続する。また、Ｑ２のドレイン，ソース端子間にはキャパシタＣ４を接続する。電圧源１５の負電極をＮ点とすると、ゲート端子とＮ点の間にはゲート抵抗Ｒ６，キャパシタ１４を直列に接続し、キャパシタ１４には並列にツェナーダイオードＺＤ１を接続する。また、ダイオードＺＤ１のカソードと直列に接続されたインダクタＬｆ，Ｃｆの接続点間には抵抗Ｒｓ３を接続する。
【００８７】
次に図３４の動作を説明する。最初に、Ｑ２がオンすると電圧源１５から、Ｌｒ，Ｃｒ，Ｑ２，Ｃ２の経路で電流ＩＬが流れることによってキャパシタＣ２は充電される。この期間、Ｑ２のゲート，ソース間に印加される電圧はキャパシタ１４の電圧とＶｃ２の差電圧であり、Ｖｃ２が増加するほどＱ２のゲート電圧が減少する。ゲート電圧がMOSFETのしきい値電圧以下になると、Ｑ２はオフする。この期間中、キャパシタＣｐの電圧は電圧源１５の電圧となる。
【００８８】
Ｑ２がオフすると、Ｑ２に並列に設けたＣ４により、電流ＩＬはＣｐとＣ４に分流しＣ４の電流をＩｃ４とすると、Ｑ２のドレイン，ソース間の電圧上昇ｄＶ／ｄｔはＩｃ４×Ｃ４で制限される。また、Ｃ４の充電電流はＣ２を充電し、Ｑ２のゲート電圧は更に減少するため、安定なオフを確保できる。ここで、キャパシタＣ４を取り除いた場合においても、Ｑ２のドレイン電圧の増加と共に、キャパシタＣ２の電圧も増加し、Ｑ２のゲート電圧が減少する。これにより、Ｑ２がオフした後、再びＱ２がオンするようなことはない。Ｑ２がオフした時刻では、電流ＩＬがＬｒ，Ｃｒ，Ｃｐの共振経路で流れる為、キャパシタＣｐの電圧は徐々に減少する。また、Ｑ２のドレイン，ソース間の電圧はほぼ零であり、Ｑ２の電流と電圧が重なるスイッチング損失が無いことを示している。
【００８９】
次に、Ｑ２がオフした時点では電流ＩＬはＬｒ，Ｃｒ，Ｃｐの経路で流れ続ける。この期間中、Ｌｒに蓄積された電磁エネルギーによって電流ＩＬが流れる為、極性が変わらない限り、電流はＣｐを流れ続け、Ｃｐは逆充電される。一方、キャパシタＣ２は、抵抗Ｒ２によって放電されており、電圧は徐々に減少する。電流ＩＬの極性が負に変化するまでのこの動作が続く。
【００９０】
電流ＩＬの極性が変わると、ＩＬはＣｐの放電電流としてＣｐ，Ｃｒ，Ｌｒの経路で流れ、Ｃｐの電圧が電圧源１５の電圧に達するまで流れ続ける。一方、Ｑ２のドレイン，ソース間電圧はキャパシタＣｐの電圧増加に伴い、徐々に減少する。
【００９１】
キャパシタＣｐの電圧が電圧源１５の電圧に達すると、電流ＩＬはＱ２に並列に設けたＣ４に流れる。Ｃ４の電流はＣ２を逆充電し、Ｑ２のゲート電圧が増加する。続いて、Ｌｒに蓄積された電磁エネルギーによってＬｒ，電圧源１５，Ｃ２，ＱＤ２，Ｃｒの経路で電流ＩＬが流れ続ける。電流の極性が変わらない限り、Ｃ２は逆充電され、ゲート電圧がMOSFETのしきい値電圧以上になると、Ｑ２はオンする。
【００９２】
電流ＩＬの１周期の間に以上のような動作が行われ、以後、この動作を繰り返す。
【００９３】
また、図３４の実施例において、Ｑ２の駆動回路を図３２のような構成にし、コンデンサ電圧Ｖｃ２の電圧増加に伴い、Ｑ２のゲート電圧が減少し電流能力が低下するという問題を解決することが可能である。
【００９４】
点灯回路を白熱電球の口金に内蔵する場合、放電管からの発熱により口金内部の温度は１００℃付近の高温となるため、点灯回路は高温環境下でも正常な動作を維持しなければならない。本発明でスイッチング素子のゲート端子に接続した位相シフト手段は高温時において、インピーダンス値を変え、温度補償用のインピーダンスとして用いることも可能である。このように高温でも動作の安定化を図ることができる為、点灯回路を電球口金に内蔵した電球形の蛍光ランプに適している。
【００９５】
【発明の効果】
本発明によれば、照明用点灯装置において、放電管，共振用インダクタ及び共振コンデンサから構成される共振負荷の変動により、共振条件が変化した際にも負荷の共振周波数及び電流に同期した安定な共振動作を保証することが出来る。また、安価な部品で点灯回路を構成することができることから経済的にも効果的である。
【図面の簡単な説明】
【図１】本発明による点灯回路を示す第１の概略図。
【図２】本発明による点灯回路を示す第２の概略図。
【図３】本発明による点灯回路の第１の実施例。
【図４】図３のゲート回路の第１の等価回路。
【図５】図３のゲート回路の第２の等価回路。
【図６】図３の実施例の動作説明図。
【図７】ゲートインダクタに対する共振電流とゲート電圧の位相差及び動作周波数の関係。
【図８】本発明による点灯回路の第２の実施例。
【図９】図８の実施例の動作説明図。
【図１０】本発明による点灯回路を示す第３の概略図。
【図１１】無電極ランプの等価回路。
【図１２】無電極ランプの点灯前の等価回路。
【図１３】無電極ランプの点灯後の等価回路。
【図１４】周波数と共振電流の関係。
【図１５】本発明による点灯回路の第３の実施例。
【図１６】負荷共振周波数に対する共振電流とゲート電圧の位相差の関係。
【図１７】ゲート回路のドレイン電圧Ｖｄｓ，ゲート電圧Ｖｇ及び共振電流ＩＬの波形。
【図１８】ゲート回路の第１の実施例。
【図１９】ゲート回路の第２の実施例。
【図２０】本発明による点灯回路の第４の実施例。
【図２１】本発明による点灯回路の第５の実施例。
【図２２】図２１の実施例の動作説明図。
【図２３】本発明による点灯回路の第６の実施例。
【図２４】図２２の実施例の動作説明図。
【図２５】本発明による点灯回路の第７の実施例。
【図２６】本発明による点灯回路の第８の実施例。
【図２７】本発明による点灯回路を示す第４の概略図。
【図２８】本発明による点灯回路を示す第５の概略図。
【図２９】本発明による点灯回路を示す第６の概略図。
【図３０】本発明による点灯回路の第９の実施例。
【図３１】図３０の実施例の動作説明図。
【図３２】本発明による点灯回路の第１０の実施例。
【図３３】図３２の実施例の動作説明図。
【図３４】本発明による点灯回路の第１１の実施例。
【符号の説明】
Ｑ１，Ｑ２…パワーMOSFET、Ｄ１，ＱＤ１，ＱＤ２，Ｄｇ１…ダイオード、Ｚ１，Ｚ２…電圧降下手段、Ｚ３，Ｚ４…位相シフト手段、ＺＤ１〜ＺＤ８…ツェナーダイオード、Ｚｇ…インピーダンス、ＡＣ…交流電源、ＤＢ…整流回路、Ｃ１〜Ｃ４，Ｃｓ，Ｃｔ，Ｃｆ，Ｃｒ，Ｃｄ，Ｃｉｓｓ，Ｃｐ，Ｃｄ１，１３〜１４…キャパシタ、Ｌ１〜Ｌ４，Ｌａ，Ｌｓ，Ｌｃ，Ｌｆ，Ｌｒ…インダクタ、Ｒ１〜Ｒ８，Ｒａ，Ｒｓ，Ｒｄ１，Ｒｄ２，Ｒｚ，Ｒｓ１〜Ｒｓ３…抵抗、Ｓ１，Ｓ２，１７…スイッチ、Ｔ１〜Ｔ３…巻線、１〜４，Ｓ３，Ｓ４…半導体スイッチ素子、５，７…ＮＡＮＤ回路、６，８…電圧比較器、１１，１２…駆動回路、１５…電圧源、１６…放電管。
Claims (15)
- ブリッジ接続された２つのパワー半導体素子のスイッチングに応じて、共振手段に交流電圧を印加し、前記共振手段に接続された放電管に交流電流を供給する照明用点灯装置であって、
前記パワー半導体素子からなるブリッジ回路の入出力端子に、前記共振手段と第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を、第１，第２の位相シフト手段を介して、前記２つのパワー半導体素子の制御端子に印加し、
前記第１，第２の電圧降下手段が、キャパシタに抵抗を並列に接続したものであることを特徴とする照明用点灯装置。 - 請求項１記載の照明用点灯装置において、前記ブリッジ接続された２つのパワー半導体素子の正極と負極間の電圧が所定値以上になると、前記２つのパワー半導体素子の制御端子のいずれか一方に電圧を印加させる始動回路手段を備えたことを特徴とする照明用点灯装置。
- 請求項２記載の照明用点灯装置において、前記第１，第２の位相シフト手段はそれぞれ、抵抗とインダクタンスを直列に接続した構成とすると共に、前記ブリッジ接続された２つのパワー半導体素子にそれぞれ、制御端子の電圧を許容値以下に制限するクランプ手段を備えることを特徴とする照明用点灯装置。
- 請求項１に記載の照明用点灯装置において、前記ブリッジ接続された２つのパワー半導体素子がＭＯＳＦＥＴであることを特徴とする照明用点灯装置。
- 請求項３に記載の照明用点灯装置において、前記制御端子の電圧を許容値以下に制限するクランプ手段が直列に反対方向で接続したツェナーダイオードを備えていることを特徴とする照明用装置。
- ブリッジ接続された２つのパワー半導体素子のスイッチングに応じて、キャパシタを備えた共振手段に交流電圧を印加し、前記共振手段に接続された放電管に交流電流を供給する照明用点灯装置であって、
前記パワー半導体素子からなるブリッジ回路の入出力端子に、前記共振手段と共に第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を検出する電圧検出手段と、該電圧検出手段の出力に応じて前記２つのパワー半導体素子に制御信号を供給する駆動回路手段を備え、
前記第１，第２の電圧降下手段が、キャパシタに抵抗を並列に接続したものであることを特徴とする照明用点灯装置。 - 励起コイルを流れる高周波交流電流が作る磁場でプラズマを発生させ、該プラズマが出す紫外線を蛍光体で可視光に変える無電極蛍光ランプを用いる照明の、照明用点灯装置であって、
２つのパワー半導体素子を備えたブリッジ回路と、該ブリッジ回路の入出力端子間に、キャパシタと、前記励起コイルと、いずれもキャパシタに抵抗を並列に接続した第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を第１，第２の位相シフト手段を介し、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加することを特徴とする照明用点灯装置。 - 請求項７記載の照明用点灯装置において、前記ブリッジ回路の２つのパワー半導体素子の正極と負極間の電圧が所定値以上になると、前記２つのパワー半導体素子の制御端子のいずれか一方に電圧を印加させる始動回路手段を備えたことを特徴とする照明用点灯装置。
- 請求項８記載の照明用点灯装置において、前記第１，第２の位相シフト手段はそれぞれ、抵抗とインダクタンスを直列に接続した構成とすると共に、前記ブリッジ回路の２つのパワー半導体素子にそれぞれ、制御端子の電圧を許容値以下に制限するクランプ手段を備えることを特徴とする照明用点灯装置。
- 請求項１又は請求項７の何れかに記載の照明用点灯装置において、前記パワー半導体素子の制御端子に供給する電流の極性に応じて、前記第１，第２の位相シフト手段の値を変化させることを特徴とする照明用点灯装置。
- 共振手段に交流電圧を印加し、前記共振手段に接続された放電管に交流電流を供給する照明用点灯装置であって、
ハイサイド側にＮチャンネルのパワー半導体素子を配置し、ローサイド側にＰチャンネルのパワー半導体素子を配置したブリッジ回路と、
該ブリッジ回路の入出力端子間に、前記放電ランプを接続した共振手段と、キャパシタに抵抗を並列に接続した第１の電圧降下手段を直列に接続すると共に、前記第１の電圧降下手段の電圧を第１の位相シフト手段と第２の位相シフト手段を介して、前記Ｎチャンネルのパワー半導体素子とＰチャンネルのパワー半導体素子の制御端子に印加することを特徴とする照明用点灯装置。 - 励起コイルを流れる高周波交流電流が作る磁場でプラズマを発生させ、プラズマが出す紫外線を蛍光体で可視光に変える無電極蛍光ランプを用いる照明の、照明用点灯装置であって、
ハイサイド側にＮチャンネルのパワー半導体素子、ローサイド側にＰチャンネルのパワー半導体素子を備えたブリッジ回路と、該ブリッジ回路の入出力端子間に、キャパシタと、前記励起コイルと、キャパシタに抵抗を並列に接続した第１の電圧降下手段を直列に接続すると共に、前記第１の電圧降下手段の電圧を第１の位相シフト手段と第２の位相シフト手段を介して、前記Ｎチャンネルのパワー半導体素子とＰチャンネルのパワー半導体素子の制御端子に印加することを特徴とする照明用点灯装置。 - 励起コイルを流れる高周波交流電流が作る磁場でプラズマを発生させ、プラズマが出す紫外線を蛍光体で可視光に変える無電極蛍光ランプを用いる照明の、照明用点灯装置であって、
電圧源に第１のキャパシタとＰチャンネルのパワー半導体素子とを直列に接続し、第２のキャパシタと、前記励起コイルと、第３のキャパシタを抵抗に並列に接続した第１の電圧降下手段を備えた共振手段を、前記第１のキャパシタに並列に接続すると共に、前記第１の電圧降下手段の電圧を第１の位相シフト手段を介して、前記Ｐチャンネルのパワー半導体素子の制御端子に印加することを特徴とする照明用点灯装置。 - 電圧源にインダクタとＮチャンネルのパワー半導体素子とを直列に接続し、第１のキャパシタと放電管とを備えた負荷手段を、前記Ｎチャンネルのパワー半導体素子に並列に接続した照明用点灯装置であって、
前記負荷手段に直列に、第３のキャパシタを抵抗に並列に接続した第１の電圧降下手段を接続し、該第１の電圧降下手段の電圧を第１の位相シフト手段を介して、前記Ｎチャンネルのパワー半導体素子の制御端子に印加することを特徴とする照明用点灯装置。 - バルブ内部に励起コイルを具備し、該コイルを流れる高周波交流電流が作る磁場でプラズマを発生させ、プラズマが出す紫外線を蛍光体で可視光に変える無電極蛍光ランプであって、
２つのパワー半導体素子を備えたブリッジ回路と、該ブリッジ回路の入出力端子間に、キャパシタと、前記励起コイルと、いずれもキャパシタに抵抗を並列に接続した第１，第２の電圧降下手段を直列に接続すると共に、前記第１，第２の電圧降下手段の電圧を第１，第２の位相シフト手段を介し、逆位相の信号として、前記２つのパワー半導体素子の制御端子に印加する照明用点灯装置を、前記無電極蛍光ランプの口金内部に備えることを特徴とする無電極蛍光ランプ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01376398A JP3736096B2 (ja) | 1997-06-12 | 1998-01-27 | 照明用点灯装置及びこれを用いたランプ |
| US09/096,453 US6124680A (en) | 1996-09-03 | 1998-06-11 | Lighting device for illumination and lamp provided with the same |
| EP98110839A EP0884932B1 (en) | 1997-06-12 | 1998-06-12 | Lighting device |
| DE69808552T DE69808552T2 (de) | 1997-06-12 | 1998-06-12 | Zündvorrichtung |
| US09/593,954 US6222327B1 (en) | 1996-09-03 | 2000-06-15 | Lighting device for illumination and lamp provided with the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-154752 | 1997-06-12 | ||
| JP15475297 | 1997-06-12 | ||
| JP01376398A JP3736096B2 (ja) | 1997-06-12 | 1998-01-27 | 照明用点灯装置及びこれを用いたランプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233279A JPH11233279A (ja) | 1999-08-27 |
| JP3736096B2 true JP3736096B2 (ja) | 2006-01-18 |
Family
ID=26349606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01376398A Expired - Fee Related JP3736096B2 (ja) | 1996-09-03 | 1998-01-27 | 照明用点灯装置及びこれを用いたランプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3736096B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327095B2 (en) | 2000-05-24 | 2008-02-05 | Mitsubishi Denki Kabushiki Kaisha | Discharge lamp lighting apparatus |
| JP4908760B2 (ja) * | 2005-01-12 | 2012-04-04 | 昌和 牛嶋 | 電流共振型インバータ回路 |
| EP2097920B1 (de) * | 2007-07-23 | 2017-08-09 | TRUMPF Hüttinger GmbH + Co. KG | Plasmaversorgungseinrichtung |
| JP5828067B2 (ja) * | 2011-04-04 | 2015-12-02 | パナソニックＩｐマネジメント株式会社 | 半導体発光素子の点灯装置およびそれを用いた照明器具 |
| CN112913131B (zh) * | 2018-11-01 | 2024-03-01 | 株式会社村田制作所 | 开关转换器 |
-
1998
- 1998-01-27 JP JP01376398A patent/JP3736096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233279A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945681B2 (ja) | 照明用点灯装置 | |
| US5612597A (en) | Oscillating driver circuit with power factor correction, electronic lamp ballast employing same and driver method | |
| US8035318B2 (en) | Apparatus and method enabling fully dimmable operation of a compact fluorescent lamp | |
| US6181076B1 (en) | Apparatus and method for operating a high intensity gas discharge lamp ballast | |
| JPH07220889A (ja) | 電子安定器 | |
| US6124680A (en) | Lighting device for illumination and lamp provided with the same | |
| JP2003520407A (ja) | 多ランプ動作用の電力帰還力率修正方式 | |
| US6700331B2 (en) | Control circuit for dimming fluorescent lamps | |
| US9072151B2 (en) | High intensity discharge electronic ballast circuit, electronic ballast, and high intensity discharge lamp | |
| WO2009099422A1 (en) | Methods and apparatus for a high power factor ballast having high efficiency during normal operation and during dimming | |
| JP2017526153A (ja) | フィルタ及び保護が追加された無電極蛍光灯バラスト駆動回路及び共振回路 | |
| JP2933077B1 (ja) | 放電灯点灯装置 | |
| US6194843B1 (en) | HID ballast with hot restart circuit | |
| US6157142A (en) | Hid ballast circuit with arc stabilization | |
| JP3758305B2 (ja) | 照明用点灯装置 | |
| JP3736096B2 (ja) | 照明用点灯装置及びこれを用いたランプ | |
| KR19990083245A (ko) | 방전램프점등장치및조명장치 | |
| US6144173A (en) | Single switch electronic ballast | |
| JP3593901B2 (ja) | 点灯装置 | |
| JP3487379B2 (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| EP0884932B1 (en) | Lighting device | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP3945715B2 (ja) | 照明用点灯装置 | |
| JPH0765979A (ja) | 放電灯点灯装置 | |
| JP2002216984A (ja) | 照明用点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |