KR100431089B1 - 얇은 에피택셜층으로 이루어진 반도체웨이퍼 및 그의제조방법 - Google Patents
얇은 에피택셜층으로 이루어진 반도체웨이퍼 및 그의제조방법 Download PDFInfo
- Publication number
- KR100431089B1 KR100431089B1 KR10-2001-7011251A KR20017011251A KR100431089B1 KR 100431089 B1 KR100431089 B1 KR 100431089B1 KR 20017011251 A KR20017011251 A KR 20017011251A KR 100431089 B1 KR100431089 B1 KR 100431089B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- semiconductor wafer
- epitaxial layer
- substrate wafer
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 6
- 229910052710 silicon Inorganic materials 0.000 title abstract description 6
- 239000010703 silicon Substances 0.000 title abstract description 6
- 235000012431 wafers Nutrition 0.000 claims abstract description 95
- 238000000151 deposition Methods 0.000 claims abstract description 56
- 230000008021 deposition Effects 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 24
- 238000001816 cooling Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000155 melt Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 3
- 238000011835 investigation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000012994 industrial processing Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 실리콘 기질웨이퍼 및 그 위에 침착된 에피택셜 실리콘 층으로 구성한 반도체웨이퍼에 관한 것이다. 기질웨이퍼는 0.1 ~ 50 Ωcm의 비저항, 7.5*1017atcm-3이하의 산소농도 및 1*1013~ 5*1015atcm-3의 질소농도를 가지며, 에피택셜층은 0.2 ~ 1.0㎛의 두께이며, 크기가 0.085㎛ 보다 큰 30개 이하의 LLS (localized light scatterers, 국부광산란체)결함이 검출되는 표면을 구비한다. 또한, 본 발명은, 기질웨이퍼에 상기한 특징의 제공, 침착리액터에서 많아야 1120℃의 침착온도로 기질웨이퍼의 가열 및 침착온도에 도달후 즉시 0.2 ~ 1.0㎛의 두께로 에피택셜층의 침착 등의 처리절차에 의한 것을 특징으로 하는 반도체웨이퍼의 제조방법에 관한 것이다.
Description
특허문서 EP-829559 A1에서는 저결함 밀도를 가진 반도체웨이퍼를 제조하는 방법을 기재하였으며, 여기서 강제냉각을 통하여 견인되며 또는 소정의 산소농도 및 질소농도를 가져야할 단결정을 구비하는 것이 필요하며, 또 단결정에서 생성된 반도체웨이퍼는 열처리가 되어야 한다. 특허문헌 EP-644588 A1는 저결함 밀도를 가지며 많아야 0.6mm/분의 견인속도로 견인된 단결정에서 생긴 에피택셜층을 가진 반도체웨이퍼에 관한 것이다.
오늘날 최신의 CMOS 구성성분 제조의 기본 물질로서 그 구성성분에 적격토록 하기 위하여 에피택셜층을 가진 반도체웨이퍼가 어떠한 특징을 가져야 하는가를 확정할 목적으로 철저한 조사가 진행중이다. 일본국 간행물(응용물리, 제 36권(1997), 2565 ~ 2750 페이지)의 출판물에 의하면, 1㎛의 두께를 가진 P-도핑기질웨 이퍼 및 마찬가지로 P-도핑에피택셜층으로 이루어진 반도체웨이퍼는 특히 큰 규모의 집적 CMOS 사용에 적합하다. 또한 이 평가는 전기화학협회회보(제 98-1권, 855 ~ 861 페이지)의 출판물에 의해 지지되고 있다. 그러나, 이 논문은 엷은 에피택셜층을 가진 반도체웨이퍼에서 발생하는 표면에 광산란결함(광점결함)에 주의를 끌어내나, 그러나 GOI(gate oxide integrity, 게이트산화물 무결성)에 역으로 영향을 미치지 않는다.
상기 결함은 전문가에 의해 LLS(localized light scatterers, 국부광산란체)이라 불리운다. GOI에 관한 전문가의 무관심한 태도에도 불과하고, LLS는 집적회로의 제조자에게는 바람직하지 않으며, 그것은, 또한 ITRS(International Roadmap For Semiconductors, 반도체에 대한 국제 도로지도)는 0.085㎛보다 큰 또는 동일한 크기를 가진 LLS의 수가 에피택셜층을 가진 반도체웨이퍼 당 38보다 적은 또는 동일한 것을 요구하는 사실에 의해 증명된다. 이 요구는 0.18㎛ 기술에 적용하며, 축소화향상(0.13㎛와 그 이하)에 따라 더욱더 엄청난 요구가 LLS의 수에 부과되는 것으로 추정된다. 또한, 38 LLS의 한계치는 최대치를 나타내며, 또 산업적 처리용량에 필요한 수는 38 LLS의 수보다 더 작아야 된다는 것을 고려되어야 한다.
본 발명의 목적은, 최신의 CNOS 사용에 적합한 에피택셜층을 구비하며, 특히 작은수의 LLS 수를 가지며 또 비교적 저생산비용이 드는 반도체웨이퍼를 제공하는 것이며, 또 본 발명은 반도체웨이퍼를 제조하는 방법을 명기하는 것을 목적으로 한다.
본 발명은 얇은 에피택셜층을 가진 반도체웨이퍼 및 실리콘으로 된 기질웨이퍼에 층을 침착하여 반도체웨이퍼를 제조하는 방법에 관한 것이다.
본 발명은 단결정실리콘으로 제조된 기질웨이퍼 및 그위에 침착된 에피택셜층으로 이루어진 반도체웨이어퍼에 관한 것이며, 또 본 발명은, 기질웨이퍼가 0.1 ~ 50 Ωcm의 비저항, 7.5*1017atcm-3이하의 산소농도 및 1*10-13~ 5*1015atcm-3
의 질소농도를 가지며, 에피택셜층이 0.2 ~ 1.0㎛의 두께 및 0.085㎛이상의 크기를 가진 30이하의 LLS 결함이 검출되는 표면을 가진 것을 특징으로 한다.
본 발명은 또한 청구항 4 또는 5에 의한 반도체웨이퍼를 제조하는 방법에 관한 것이다.
또한, 본 발명은 실리콘으로 제조된 기질웨이퍼에 층을 침착하여 에피택셜층을 가진 반도체웨이퍼를 제조하는 방법에 관한 것이며, 다음 공정의 절차에 의한 것을 특징으로 한다 :
기질웨이퍼의 공급, 이때 기질웨이퍼는 0.1 ~ 50 Ωcm의 비저항, 7.5*1017atcm-3이하의 산소농도 및 1*1013~ 5*1015atcm-3의 질소농도를 구비한다 :
많아야 1120℃의 침착온도로 침착리액터에서 기질웨이퍼의 가열 ; 및
침착온도가 도달된 후 즉시, 0.2 ~ 1.0㎛의 두께를 가진 에피택셜층의 침착.
발명자의 조사에 따르면, 상기 처리공정과 고려된 상기 재료파라미터의 결합은 부과된 요구사항을 전적으로 만족하는 에피택셜층을 가진 반도체웨이퍼를 산출하는 것을 제시했다. 상기의 종래 기술에서 얻을 수 있는 가정에 의하여, LLS의 수는 가능하다면 다만 가장 두꺼운 에피택셜층(>=3㎛)을 가짐으로 낮게 유지할 수 있으며, 조사의 결과는 매우 낮은 LLS 밀도는 0.2 ~ 1㎛의 층 두께로도 가능한 것을 나타냄으로 기대이상의 것이다. 작은층 두께 및 제안된 공정이 에피택셜층의 침착전에 소위 소성공정 없이 이루어지는 사실은 공지의 방법 보다 뚜렷한 비용 장점을 가진다. 따라서, 시간당 반도체웨이퍼의 생산은 3배까지의 증가될 수 있다.
LLS 밀도에 관하여 필요한 특성을 성취하기 위해, 기질반도체는 0.1 ~ 50 Ωcm의 비저항, 7.5*1017atcm-3이하, 특히 바람직하게 6.5*1017atcm-3의 산소농도및 1*1013~ 5*1015atcm-3, 특히 바람직하게 1*1014~ 5*1014atcm-3의 질소농도를 가지는 것이 필요하며, 또 기질웨이퍼는 체크랄스키 방법에 의해 견인된 단결정에서 절삭되는 것이 바람직하다. 에피택셜층의 침착에 관한 한, 그 침착은 기질웨이퍼의 형을 고려하여 1120 ~ 1200℃의 침착온도에서 당성되는 것이 중요하다.
이 경우, 상승된 침착온도는 소위 "구역계수"(area counts), 즉 반도체부품 제조업자의 대해 수율의 손실을 초래할 수 있는 에피택셜층 상의 큰 결함을 감소하는 근본적인 장점을 가진다.
필요한 특성을 가진 기질웨이퍼가 분리될 수 있는 단결정은, 예로써 특허문헌 DE-19823962 A에 기재된 방법에 따라 제조된다. 그 방법에 있어서 단결정은 초크랄스키방법에 의한 용융물에서 견인되며, 견인시 추가로 질소로 도핑 된다. 본 발명의 한 실시예에 따라, 이제 방금 결정화된 단결정 물질이 1050 ~ 900℃의 온도영역을 통과 전에 많아야 90분이 경과한다. 이것은 정상적으로 단결정이 단독으로 냉각될 때, 즉 단결정의 강제냉각이 없는 경우이다. 에피택셜층은 이와 같은 방법으로 견인된 단결정에서 생긴 기재웨이퍼에 1120 ~ 1170℃, 바람직하게 1130 ~ 1160℃의 침착온도에서 침착되며 타이프Ⅰ 기질웨이퍼로서 다음에 설명된다.
본 발명의 또 다른 실시예에 있어서, 단결정은 초크랄스키방법에 의해 견인되며, 이 경우 강제냉각을 하게 된다. 그 결과로서, 방금 결정화된 단결정 물질이 1050 ~ 900℃의 온도영역을 통과 전에 많아야 40분이 경과한다. 견인설비는 단결정이 급속히 냉각되는 것을 보증하기 위해 강제냉각 설비를 구비해야 되며, 특허문헌 EP-725169 A1에 의한 냉각장치는 단결정의 견인시 사용되는 것이 바람직하다. 에피택셜층은 이와 같은 방법으로 견인된 단결정에서 생긴 기재웨이퍼에 1120 ~ 1260℃, 바람직하게 1130 ~ 1190℃의 침착온도에서 침착되며, 타이프Ⅱ 기질웨이퍼터로서 다음에 설명되며, 그것은 타이프Ⅰ과 비교하여 에피택셜침착에서 분명히 넓은 처리윈도에 대응하며, 그에 따라 경제적인 효율면에 대하여 명백히 용이하게 최적화 한다.
에피택셜층의 침착에 대하여, 기재웨이퍼는 침착리액터에 장전되며, 자동적 웨이퍼장전 및 방출기구를 가진 단일-웨이퍼리액터가 바람직하다. 리액터의 온도는 장전 중 크게 놓아야 800℃에서 비교적 높은 온도를 가지며, 많아야 850℃의 온도가 바람직하며, 많아야 900℃의 온도가 특히 바람직하다.
다음에 기질웨이퍼는 가스분위기에서 침착온도로 가열되며, 가스분위기는 수소, 아르곤, 헬륨 및 상기 가스의 임의의 혼합물을 함유한 가스의 그룹에서 선정되는 것이 바람직하며, 수소의 가스분위기가 특히 바람직하다.
침착온도에 도달하자마자, 0.2 ~ 1㎛, 바람직하게는 0.3 ~ 0.6㎛의 두께를 가진 에피택셜층의 침착은, 가스분위기에 부가된 침착가스 및 도핑제가스의 분위기에 의해 개시된다.
기질웨이퍼가 예로써 5 ~ 60초의 시간동안 가스분위기의 침착온도에 유지되는 소위 소성고정은 시행되지 않는다. 침착가스는 트리클로로실란, 실란, 디클로로실란, 테트라클로로-실란 및 상기 가스의 어떤 임의의 혼합물을 함유한 가스그룹에서 선택되는 것이 바람직하며, 트리크로로실란이 특히 바람직하다. 도핑제가스는 디보란, 포스핀 및 아르신을 함유한 가스그룹에서 선택되는 것이 바람직하며, 디보란이 특히 바람직하다.
침착시간은 1 ~ 10초가 바람직하며, 1 ~ 5초가 특히 바람직하다. 또한, 에피택셜층의 비저항을 0.5 ~ 50 Ωcm에 설정하는 것이 바람직하다.
에피택셜층의 침착 후, 반도체웨이퍼는 바람직하게 수소분위기에서 바람직하게 850 ~ 950℃의 방출온도에 이르게 하여 침착리액터에서 방출된다.
침착리액터는 에칭가스 또는 플라즈마로 세정되기 전에, 계속하여 기질웨이퍼를 적어도 50회, 바람직하게는 200회까지 코팅하는 것이 가능하다.
본 발명에 의해 제조된 반도체웨이퍼를 LLS에 관하여 관례적으로 제조된 반도체웨이퍼와 비교한다.
본 발명에 의해 제조된 반도체웨이퍼는 12 Ωcm(P-형 도핑)의 비저항을 가진 실리콘으로 된 기질웨이퍼를 함유하며, 반도체웨이퍼에는 0.5㎛의 층두께 및 1.5 Ωcm의 비저항을 가진 에피택셜층이 선택되어 있다. 침착온도는 1130 ~ 1190℃ 였으며, 기질웨이퍼는 타이프Ⅰ과 타이프Ⅱ 였다.
관례적으로 제조된 반도체웨이퍼의 경우에 있어서, 기질웨이퍼는 질소를 함유한 도핑이 일어남없이 초크랄스키방법에 의해 견인된 단결정에서 생긴다. 이와 같은 방법으로 견인된 단결정으로 된 기질웨이퍼는, 단결정이 강제냉각 없이 냉각된 경우, 기준Ⅰ 기질웨이퍼와 같이 다음에 설명된다. 기준Ⅱ 기질웨이퍼와 같이 참조된 기질웨이퍼의 경우에는, 대응한 단결정은 강제냉각 되었다. 에피택셜층은 본 발명에 의해 제조된 반도체웨이퍼의 것과 동일조건 하에서 침착 되었다.
다음의 표 1과 2는, 기질웨이퍼 및 침착온도의 결합된 선택이 그것이 LLS의 수를 최소화할 때, 결정적 중요성을 가지는 것을 증명한다.
표 1 :
| LLS > 0.085㎛ | 타이프Ⅰ기질웨이퍼*) | 기준Ⅰ기재웨이퍼*) |
| 1130℃ 침착온도 | 18(+) | 40(-) |
| 1190℃ 침착온도 | 98(-) | 1167(-) |
표 2 :
| LLS > 0.085㎛ | 타이프Ⅱ 기질웨이퍼*) | 기준Ⅱ 기재웨이퍼*) |
| 1130℃ 침착온도 | 15(+) | 820(-) |
| 1190℃ 침착온도 | 12(+) | 1389(-) |
*)+/- : 부품의 가장 현시대의 요구를 만족함/만족 않함.
또한, 종전 방법에서 에피택셜하게 코팅된 웨이퍼와 비교한 본 발명에 의해 제조된 웨이퍼의 극적인 생산이점을 표 3에서 볼 수 있으며, 생산이점은 대응한 비용이점에 직접 귀착된다.
표 3 :
| 본 발명에 의한반도체웨이퍼 | 기준웨이퍼***) | |
| 생산(웨이퍼/시간)**) | 90 | 30 |
| 웨이퍼당 에피택셜의상대비용 | 0.33 | 1 |
**) 3개 챔버 단일웨이퍼 리액터에 대하여
***) 3㎛ 표준 에피택시
본 발명에 있어서, 에피택셜층을 반도체웨이퍼에 형성함으로서 LLS(국부광산란체)의 수를 감소시킬 수 있으며, 그에 따라, 비교적 생산비용을 저감할 수가 있는 것이다.
Claims (12)
- 단결정실리콘으로된 기질웨이퍼 및 그위에 침착된 에피택셜층으로 이루어진 반도체웨이퍼에 있어서, 기질웨이퍼는 0.1 ~ 50Ωcm의 비저항, 7.8*1017atcm-3이하의 산소농도 및 1*1013~ 5*1015atcm의 질소농도를 가지며, 에피택셜층은 0.2 ~ 1.0㎛의 두께 및 0.085㎛ 이상의 크기를 가진 30개 이하의 LLS 결함이 검출되는 표면을 구비한 것을 특징으로 하는 반도체웨이퍼.
- 제 1항에 있어서, 기질웨이퍼의 산소농도는 6.5*1017atcm-3이하인 것을 특징으로 하는 반도체웨이퍼.
- 제 1항에 있어서, 기질웨이퍼의 질소농도는 1*1014~ 5*1014atcm-3의 영역에 있는 것을 특징으로 하는 반도체웨이퍼.
- 단결정실리콘으로된 기질웨이퍼에 층을 침착함으로 에피택셜층을 형성한 반도체웨이퍼의 제조방법에 있어서, 다음 공정의 절차에 의한 것을 특징으로 하는 반도체웨이퍼의 제조방법 :0.1 ~ 50 Ωcm의 비저항, 7.5*1017atcm-3이하의 산소농도 및 1*1013~ 5*1015atcm-3의 질소농도를 가진 기질웨이퍼의 공급 ; 침착리액터에서 많아야 1120 ~ 1170℃의 침착온도를 기질웨이퍼의 가열 ; 침착온도에 도달직 후, 0.2 ~ 1.0㎛의 두께를 가진 에피택셜층의 침착.
- 단결정실리콘으로된 기질웨이퍼에 층을 침착함으로 에피택셜층을 형성한 반도체웨어피의 제조방법에 있어서, 다음 공정의 절차에 의한 것을 특징으로 하는 반도체웨이퍼의 제조방법 :초크랄스키방법에 의해 견인되어 강제냉각 된 단결정으로 기질웨이퍼를 분리하여 기질웨이퍼의 공급, 이때 기질웨이퍼는 0.1 ~ 50 Ωcm의 비저항 및 7.5*1017~ 5*1015atcm-3이하의 산소농도를 가짐 ; 침착리액터에서 많아야 1120℃의 침착온도로 기질웨이퍼의 가열 ; 침착온도에 도달직 후, 0.2 ~ 1.0㎛의 두께를 가진 에피택셜층의 침착.
- 제 4항에 있어서, 기질웨이퍼의 공급용 소스로서 사용하는 단결정이 초크랄스키방법에 용융물에서 견인되며, 그 단결정이 1050 ~ 900℃의 온도영역을 통과 전에 많아야 90분이 경과하며, 또 에피택셜층의 침착시 침착온도가 1120 ~ 1170℃의 영역인 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 4항에 있어서, 기질웨이퍼의 공급용 소스로서 사용하는 단결정이 초크랄스키방법에 따라 용융물에서 견인되며, 그 단결정은 강제냉각 적용하에 1050 ~ 900℃의 온도영역을 통과 전에 40분 이하가 경과하며, 또 에피택셜층의 침착시 침착온도는 1120 ~ 1200℃ 영역인 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 7항에 있어서, 침착온도는 1130 ~ 1190℃의 영역인 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 4항에 있어서, 기질웨이퍼는 가스분위기에서 침착온도로 가열되며, 이때 가스분위기는 수소, 아르곤, 헬륨 및 상기 가스의 임의의 혼합물을 함유한 가스의 그룹에서 선정된 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 4항에 있어서, 에피택셜층은 침착가스 및 도핑제가스를 함유한 침착 분위기에서 침착되며, 여기서, 침착가스는 트리클로실란,실란, 디클로실란, 테트란틀로로실란 및 상기 가스의 임의의 혼합물을 함유한 가스의 그룹에서 선정되며, 또 도핑제가스는 디보란, 포스핀 및 아르신을 함유한 가스의 그룹에 선정된 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 4항에 있어서, 에피택셜층은 1 ~ 10초의 침착시간내에 침착되는 것을 특징으로 하는 반도체웨이퍼의 제조방법.
- 제 4항에 있어서, 침착리액터는 에피택셜층이 50개의 기질웨이퍼에 계속적으로 침착된 후 속히 에칭가스 또 플라즈마로 세정되는 것을 특징으로 하는 반도체웨이퍼의 제조방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19909557 | 1999-03-04 | ||
| DE19909557.4 | 1999-03-04 | ||
| DE10004623.1 | 2000-02-03 | ||
| DE10004623A DE10004623A1 (de) | 1999-03-04 | 2000-02-03 | Halbleiterscheibe mit dünner epitaktischer Schicht und Verfahren zur Herstellung der Halbleiterscheibe |
| PCT/EP2000/001800 WO2000052234A1 (de) | 1999-03-04 | 2000-03-02 | Halbleiterscheibe mit dünner epitaktischer siliciumschicht und herstellungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002399A KR20020002399A (ko) | 2002-01-09 |
| KR100431089B1 true KR100431089B1 (ko) | 2004-05-10 |
Family
ID=7899725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-7011251A KR100431089B1 (ko) | 1999-03-04 | 2000-03-02 | 얇은 에피택셜층으로 이루어진 반도체웨이퍼 및 그의제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040144977A1 (ko) |
| KR (1) | KR100431089B1 (ko) |
| DE (2) | DE10004623A1 (ko) |
| TW (1) | TW483052B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714703B1 (ko) * | 2005-07-21 | 2007-05-07 | 삼성전자주식회사 | 통합 디지털 장치 |
| JPWO2014041736A1 (ja) * | 2012-09-13 | 2016-08-12 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体構造物 |
| CN103489761A (zh) * | 2013-09-17 | 2014-01-01 | 杭州立昂微电子股份有限公司 | 一种肖特基芯片专用外延片的生长方法 |
| RU2733941C2 (ru) * | 2019-04-01 | 2020-10-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводниковой структуры |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| US6022793A (en) * | 1997-10-21 | 2000-02-08 | Seh America, Inc. | Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers |
-
2000
- 2000-02-03 DE DE10004623A patent/DE10004623A1/de not_active Withdrawn
- 2000-03-02 KR KR10-2001-7011251A patent/KR100431089B1/ko not_active IP Right Cessation
- 2000-03-02 DE DE50000265T patent/DE50000265D1/de not_active Expired - Fee Related
- 2000-03-03 TW TW089103759A patent/TW483052B/zh not_active IP Right Cessation
-
2004
- 2004-01-13 US US10/756,035 patent/US20040144977A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE10004623A1 (de) | 2000-09-14 |
| KR20020002399A (ko) | 2002-01-09 |
| TW483052B (en) | 2002-04-11 |
| US20040144977A1 (en) | 2004-07-29 |
| DE50000265D1 (de) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
| US6197694B1 (en) | In situ method for cleaning silicon surface and forming layer thereon in same chamber | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US7659207B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer | |
| US7273647B2 (en) | Silicon annealed wafer and silicon epitaxial wafer | |
| US5834363A (en) | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer | |
| US20050130452A1 (en) | Production method for silicon wafers and silicon wafer | |
| US4622082A (en) | Conditioned semiconductor substrates | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| KR20030019471A (ko) | 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및장치 | |
| KR100431089B1 (ko) | 얇은 에피택셜층으로 이루어진 반도체웨이퍼 및 그의제조방법 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| US6238478B1 (en) | Silicon single crystal and process for producing single-crystal silicon thin film | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| JP5097332B2 (ja) | 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用 | |
| JP3791446B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| EP0139435B1 (en) | Improving compound semiconductor crystal by heat treatment and crystals improved thereby | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| KR100827038B1 (ko) | 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 | |
| CN112470260A (zh) | Iii族氮化物半导体基板及其制造方法 | |
| US5098867A (en) | Heat treatment for compound semiconductor wafer | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 | |
| US20220028732A1 (en) | Process for preparing epitaxy wafer and epitaxy wafer therefrom | |
| JPH09266175A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |