KR100425533B1 - 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법 - Google Patents

반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법 Download PDF

Info

Publication number
KR100425533B1
KR100425533B1 KR10-2002-0010396A KR20020010396A KR100425533B1 KR 100425533 B1 KR100425533 B1 KR 100425533B1 KR 20020010396 A KR20020010396 A KR 20020010396A KR 100425533 B1 KR100425533 B1 KR 100425533B1
Authority
KR
South Korea
Prior art keywords
thin film
metal silicate
present
metal
deposition
Prior art date
Application number
KR10-2002-0010396A
Other languages
English (en)
Other versions
KR20030070947A (ko
Inventor
이시우
강상우
김원규
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2002-0010396A priority Critical patent/KR100425533B1/ko
Publication of KR20030070947A publication Critical patent/KR20030070947A/ko
Application granted granted Critical
Publication of KR100425533B1 publication Critical patent/KR100425533B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법에 관한 것으로서, 금속 알콕시드 및 실리콘 할라이드 원료기체를 기판에 접촉시켜 원자층 화학증착시키는 본 발명의 방법에 의하면, 기존의 방법보다 획기적으로 낮은 온도에서 목적하는 조성의 금속 실리케이트 박막을 제조할 수 있으며, 이와 같이 제조된 실리케이트 박막은 게이트 절연막으로서 다양한 반도체 소자에 유용하게 적용될 수 있다.

Description

반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법{METHOD OF PREPARING METAL SILICATE GATE INSULATOR LAYER FOR A SEMICONDUCTOR DEVICE}
본 발명은 특정 원료기체를 사용하여 원자층 화학증착법(ALCVD, Atomic Layer Chemical Vapor Deposition)에 의해 반도체 소자용 금속 실리케이트 게이트 절연막을 제조하는 방법에 관한 것으로서, 본 발명의 방법에 따르면 저온 증착이 가능하고 절연막의 조성 조절이 용이하다.
최근의 반도체 기술이 초고집적화되면서 기억소자 셀이 차지하는 면적이 감소함에 따라 정전용량이 작아져서 소자로서의 한계에 도달하게 되었다. 이 경우, 게이트 절연막의 두께를 줄여 정전용량을 증가시킬 수는 있으나, 기존에 사용되던 실리콘 게이트 산화막의 경우 채널 전계 증가로 인한 핫 캐리어(hot carrier) 효과의증가, 산화막에 인가되는 수직 전계의 증가로 인한 계면 트랩의 농도 증가 및 누설전류의 증가 등의 문제점들이 나타난다.
따라서, 이와 같은 한계를 극복하기 위하여 유전상수가 크고 누설전류와 계면상태 밀도가 적은 게이트 절연막 유전재료의 연구가 활발히 진행되고 있다. 이들 중 특히 실리케이트는 박막에 실리콘 원소를 함유하고, 결정상이 안정하여 고온에서 열처리하여도 그 상이 변하지 않고 높은 유전율을 가지고 있어 새로운 유전재료로서의 가능성이 유력시되고 있다.
금속 실리케이트를 증착하는데 있어서는, 유기금속화합물로부터의 박막내 탄소의 함입과 무기화합물로부터의 염소의 부식 및 함입 등의 문제가 부각되고 있다. 탄소는 박막 내에서 트랩으로 작용하고 박막의 균일도를 떨어뜨려 소자 형성시 계면상태 밀도나 누설전류를 증가시키기 때문에 게이트 절연막의 성능을 떨어뜨리는 주요한 인자가 된다.
한편, 최근에는, 화학증착법 중 반도체 소자의 구현에 필요한 금속 산화막(유전체 및 강유전체)의 제조, 특히 반도체 소자의 집적화를 위한 나노 두께의 금속 산화막의 제조에 원자층 화학증착법이 선호되고 있다. 이 ALCVD는 원자층 단위로 박막 두께를 조절할 수 있고, 층덮힘이 우수하며, 반응기체가 교대로 반응기에 주입됨에 따라 기상반응을 원천적으로 억제할 수 있는 장점을 갖는다.
실리콘 전구체로서 실리콘 알콕시드를 사용하고 지르코늄 전구체로서 지르코늄 클로라이드를 사용하여 ALCVD에 의해 지르코늄 실리케이트 게이트 절연막을 증착하는 방법이 발표된 바 있다(문헌[M. Ritala, K. Kukli, A. Antii, P. Raisanen, M. Leskela, T. Sajavaara, and J. Keinonen, Science, 288, 319(2000)] 참조). 그러나, 이 방법은 사용하는 전구체들이 둘다 높은 안정성을 가져 증착시 250℃ 이상의 고온을 필요로 할 뿐 아니라 박막의 조성 조절이 제한적이고, 지르코늄 클로라이드가 고체이어서 원료의 재현성있는 공급이 어렵하는 단점을 갖는다.
이에, 본 발명자들은 예의 연구를 계속한 결과, 액상 전구체인 금속 알콕시드와 실리콘 할라이드를 사용함으로써 기존의 방법보다 획기적으로 낮은 온도에서 재현성있게 목적하는 조성의 금속 실리케이트 게이트 절연막을 증착시킬 수 있음을 발견하고 본 발명을 완성하게 되었다.
본 발명의 목적은 저온 증착이 가능하고 목적하는 조성으로의 조절이 용이한, 반도체 소자용 금속 실리케이트 게이트 절연막의 원자층 화학증착법을 제공하는 것이다.
도 1은 본 발명에 따른 실시예 1에서 제조된 지르코늄 실리케이트 박막의 증착 온도에 따른 박막 내 조성 변화 그래프이고,
도 2는 본 발명에 따른 실시예 2에서 제조된 지르코늄 실리케이트 박막의 싸이클 수에 따른 박막 두께 변화 그래프이고,
도 3은 본 발명에 따른 실시예 3에서 제조된 지르코늄 실리케이트 박막의 퍼지기체의 유량에 따른 박막 증착속도 변화 그래프이다.
상기 목적을 달성하기 위하여 본 발명에서는, 원자층 화학증착법에 의한 금속 실리케이트 박막의 제조에 있어서, 원료기체로서 금속 알콕시드 및 실리콘 할라이드를 사용하는 것을 특징으로 하는, 금속 실리케이트 박막의 제조방법을 제공한다.
이하 본 발명에 대하여 보다 상세히 설명한다.
본 발명에 따른 금속 실리케이트 박막 제조방법은 금속 전구체로서 금속 알콕시드를, 실리콘 전구체로서 실리콘 할라이드를 사용하여 기존보다 획기적으로 낮은 증착 온도에서 원자층 화학증착을 수행하는 것을 기술구성상 특징으로 한다.
본 발명의 방법에 사용되는 금속 알콕시드의 대표적인 예로는 지르코늄, 알루미늄, 하프늄 및 비스무스의 탄소 원자 1 내지 5개의 알콕시드화물, 바람직하게는 지르코늄 테트라-t-부톡시드(Zr(OtBu)4)를 사용할 수 있다. 또한, 실리콘 할라이드로서는 SiCl4-xHx(이때, x는 0, 1, 2 또는 3이다), 바람직하게는 실리콘 테트라클로라이드(SiCl4)를 사용할 수 있다.
액상으로 존재하는 지르코늄 테트라-t-부톡시드(Zr(OtBu)4) 및 실리콘 테트라클로라이드(SiCl4)를 사용하는 본 발명의 방법의 한 실시양태에 따른 반응 메카니즘을 하기 반응식 1에 나타내었다. 아울러, 앞서 설명된 바 있는 Science 논문에 발표된 기존의 방법에 따른 ZrCl4및 Si(OnBu)4간의 반응 메카니즘을 하기 반응식 2에 나타내었다. 이때, 하기 반응식들에서 "s*"로 표시된 것은 기재 표면에 흡착된 상태의 고체를 의미한다.
2 Zr(OtBu)4-a(s*) + SiCl4(g) → (ZrO)2SiCl2(s*) + 2tBuCl (g) ↑
2 SiCl4-a(s*) + Zr(OtBu)4(g) → (SiO)2Zr(OtBu)2(s*) + 2tBuCl (g) ↑
2 ZrCl4-a(s*) + Si(OnBu)4(g) → (ZrO)2Si(OnBu)2(s*) + 2nBuCl (g) ↑
2 Si(OnBu)4-a(s*) + ZrCl4(g) → (SiO)2ZrCl2(s*) + 2nBuCl (g) ↑
상기 반응식 1 및 2에서 알 수 있듯이, 본 발명의 방법과 Science 논문에 기재된 방법에 따른 반응 메카니즘의 근본적인 반응경로는 비슷하다. 그러나, 지르코늄과 실리콘 원소에 결합되어 있는 산소 및 염소의 결합에너지의 차이에 기인하여 두 방법 간에는 증착되는 온도 구간의 차이가 나타난다.
본 발명의 방법에 따르면, 원료기체를 100 내지 300℃의 기판에 접촉시켜 원자층 화학증착을 수행할 수 있다. 상기 증착 온도 범위는 기존의 방법보다 100℃ 이상 낮은 온도에서의 증착이 가능함을 의미하며, 상기 범위 내에서 증착 온도를 변화시킴으로써 형성되는 박막 내 실리케이트 성분비를 기존의 방법보다 월등히 넓은 범위 내에서 용이하게 조절할 수 있다. 증착 온도가 100℃보다 낮으면, 낮은 반응성으로 인해 원자층 화학증착이 수행되지 못하고, 300℃보다 높으면 금속 전구체의 분해가 일어나 목적하는 조성의 막 형성이 어렵다.
원자층 화학증착에 있어서는, 0.01 내지 10 torr의 반응기 압력 하에서, 기판이 위치한 반응기로 원료기체를 싸이클 당 0.1 내지 10초 동안 주입하고, 퍼지기체를 싸이클 당 0.1 내지 20초 동안 주입할 수 있으며, 원료기체의 증기압을 0.01 내지 200 torr로 조절할 수 있다. 이때, 원료기체의 유량은 유량조절기에 의해 조절하고, 원료를 담는 용기의 온도를 조절하여 원료의 증기압(주입량)을 변화시킬 수 있다.
이와 같은 방법에 의해 제조된 금속 실리케이트 박막은 최대 20의 높은 유전상수를 나타내는 등 다양한 조성을 가질 수 있어, 게이트 절연막으로서 다양한 반도체 소자에 유용하게 적용될 수 있다.
이하, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들만으로 제한되는 것은 아니다.
실시예 1 : 증착 온도에 따른 박막 내 조성의 변화 측정
ALCVD 장치(자체 제작)를 사용하여 Si 기판 위에 지르코늄 실리케이트(ZrxSi3-xOy, 이때 1≤x<3이고, 4≤y≤8이다) 막을 성장시켰다. 원료기체로서 지르코늄 테트라-t-부톡시드(Zr(OtBu)4) 및 실리콘 테트라클로라이드(SiCl4)를, 퍼지기체로서 아르곤을 사용하였다. 1 torr의 반응기 압력 하에서, 반응기로 주입되는 원료기체를 싸이클 당 2초 동안 주입하고, 퍼지기체를 500sccm의 유량으로 싸이클 당 5초 동안 주입하였으며, 원료기체 Zr(OtBu)4및 SiCl4의 증기압을 각각 2 및 70 torr로 하였다. 이때, Zr(OtBu)4를 담은 용기의 온도는 50℃로, SiCl4를 담은 용기의 온도는 0℃로 유지하였으며, 기판의 온도를 125 내지 225℃ 내에서 변화시켰다.
형성된 지르코늄 실리케이트 박막에 대해, XPS(X-ray photoelectron spectroscopy) 분석을 수행하여 증착 온도에 따른 박막 내 조성의 변화를 측정하여 도 1에 나타내었다. 도 1로부터, 125 내지 225℃ 온도 범위 내에서 본 발명에 따른 원자층 화학증착이 원활히 수행되며, 증착 온도가 증가함에 따라 박막 내 지르코늄 성분비(Zr/(Zr+Si))가 감소하고, 불순물, 즉 탄소 및 염소 각각의 함량이 감소함을 알 수 있다. 이와 같은 결과로부터, 본 발명의 방법에 의하면, 기존의 방법보다 100℃ 이상 낮은 온도에서 원자층 화학증착이 가능할 뿐만 아니라 목적하는 조성을 갖는 박막으로의 조절이 용이하여, 온화한 조건 하에서 우수한 지르코늄 실리케이트 게이트 절연막이 제조됨을 확인할 수 있다.
실시예 2 : 싸이클 수에 따른 박막 두께의 변화 측정
증착 온도를 225℃로 고정한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 지르코늄 실리케이트 박막의 원자층 화학증착을 수행하였다.
형성된 지르코늄 실리케이트 박막에 대해, 싸이클 수에 따른 박막 두께의 변화를 측정하여 도 2에 나타내었다. 도 2로부터, 싸이클 수가 증가함에 따라 박막의 두께가 선형적으로 증가함으로써 원자층 화학증착이 재현성있게 수행됨을 알 수 있다.
실시예 3 : 퍼지기체의 유량에 따른 박막 증착속도의 변화 측정
증착 온도를 225℃로 고정하고 아르곤 퍼지기체의 유량을 변화시킨 것을 제외하고는 상기 실시예 1과 동일한 방법으로 지르코늄 실리케이트 박막의 원자층 화학증착을 수행하였다.
형성된 지르코늄 실리케이트 박막에 대해, 퍼지기체 유량에 따른 싸이클 당 박막의 증착속도의 변화를 측정하여 도 3에 나타내었다. 도 3으로부터, 퍼지기체의 유량이 증가할수록 싸이클 당 증착속도가 증가하다가 다시 감소하였으며, 500sccm 이상의 유량에서는 증착속도가 일정하게 유지됨을 알 수 있다.
비교예 : Science 논문에 개시된 방법을 이용한 원자층 화학증착
원료기체로서 지르코늄 테트라클로라이드(ZrCl4) 및 실리콘 테트라-n-부톡시드(Si(OnBu)4)를 사용하고 증착 온도를 250 및 500℃로 각각 변화시킨 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 지르코늄 실리케이트 박막의 원자층 화학증착을 수행하였다.
형성된 지르코늄 실리케이트 박막에 대해, 박막 내 조성비 및 박막의 증착속도를 측정하여, 그 결과를 하기 표 1에 나타내었다.
구분 증착온도(℃) 증착속도(Å/싸이클) Zr/(Zr+Si) 염소 농도(%)
비교예 500 1.3 0.30 0.8
250 0.7 0.53 8.3
상기 표 1로부터, 기존의 방법을 사용하여 250℃에서 증착을 수행하는 경우에는 본 발명의 방법에 비해 증착속도가 현저히 떨어지고 불순물인 염소의 농도 또한 매우 높아 원자층 화학증착이 거의 불가능함을 알 수 있다.
본 발명의 방법에 따르면, 기존의 방법보다 획기적으로 낮은 온도에서 재현성있게 불순물의 혼입이 적은, 목적하는 조성의 금속 실리케이트 박막을 제조할 수 있으며, 이와 같이 제조된 금속 실리케이트 박막은 게이트 절연막으로서 다양한 반도체 소자에 유용하게 적용될 수 있다.

Claims (8)

  1. 원자층 화학증착법에 의한 금속 실리케이트 박막의 제조에 있어서, 원료기체로서 금속 알콕시드 및 실리콘 할라이드를 사용하는 것을 특징으로 하는, 금속 실리케이트 박막의 제조방법.
  2. 제 1 항에 있어서,
    금속 알콕시드가 지르코늄, 알루미늄, 하프늄 또는 비스무스의 탄소 원자 1 내지 5개의 알콕시드화물인 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    금속 알콕시드가 지르코늄 테트라-t-부톡시드(Zr(OtBu)4)인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    실리콘 할라이드가 SiCl4-xHx(이때, x는 0, 1, 2 또는 3이다)인 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    실리콘 할라이드가 실리콘 테트라클로라이드(SiCl4)인 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    원료기체를 100 내지 300℃의 온도에서 증착시키는 것을 특징으로 하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항의 방법에 따라 제조된 금속 실리케이트 박막.
  8. 제 7 항의 금속 실리케이트 박막을 게이트 절연막으로서 포함하는 반도체 소자.
KR10-2002-0010396A 2002-02-27 2002-02-27 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법 KR100425533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010396A KR100425533B1 (ko) 2002-02-27 2002-02-27 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010396A KR100425533B1 (ko) 2002-02-27 2002-02-27 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법

Publications (2)

Publication Number Publication Date
KR20030070947A KR20030070947A (ko) 2003-09-03
KR100425533B1 true KR100425533B1 (ko) 2004-03-30

Family

ID=32222753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0010396A KR100425533B1 (ko) 2002-02-27 2002-02-27 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법

Country Status (1)

Country Link
KR (1) KR100425533B1 (ko)

Also Published As

Publication number Publication date
KR20030070947A (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
US6572923B2 (en) Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
KR100323628B1 (ko) 비스(t-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법
Senzaki et al. Atomic layer deposition of hafnium oxide and hafnium silicate thin films using liquid precursors and ozone
US20060228888A1 (en) Atomic layer deposition of high k metal silicates
KR101042133B1 (ko) 열화학 증착에 의한 질화규소막 및 옥시질화규소막의 제조방법
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
KR100443085B1 (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
US7084080B2 (en) Silicon source reagent compositions, and method of making and using same for microelectronic device structure
KR100496265B1 (ko) 반도체 소자의 박막 형성방법
George et al. Atomic layer controlled deposition of SiO2 and Al2O3 using ABAB… binary reaction sequence chemistry
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
JP4387723B2 (ja) ビスマス−チタン−シリコン酸化物、ビスマス−チタン−シリコン酸化物薄膜及びその製造法
KR100480500B1 (ko) 절연막의 저온 증착법
WO2005093126A1 (en) Method for forming dielectric or metallic films
JP2001355070A (ja) 酸化物薄膜を製造する方法
KR20110138274A (ko) 혼합 금속 산화물
EP1479790B1 (en) Cvd deposition of hf and zr containing oxynitride films
KR100425533B1 (ko) 반도체 소자용 금속 실리케이트 게이트 절연막의 제조방법
US6774038B2 (en) Organometal complex and method of depositing a metal silicate thin layer using same
KR100547282B1 (ko) 반도체 소자용 하프늄 실리케이트 게이트 절연막의 제조방법
KR100576739B1 (ko) 원자층 화학 증착법에 의한 금속 실리 알루미네이트박막의 제조방법
JP2007324595A (ja) 金属ケイ酸塩膜堆積用のケイ素源としてのジエチルシラン
KR100760962B1 (ko) 금속-알킬아마이드과 금속-알콕사이드 전구체 조합을사용한 원자층 화학 증착법을 이용한 하프늄 실리케이트박막 제조
Rahtu Atomic layer deposition of high permittivity oxides: Film growth and in situ studies
KR100365038B1 (ko) 다상 납게르마네이트막 및 퇴적 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee