KR100415756B1 - 레이저를 사용하는 반도체소자의 제조방법 - Google Patents

레이저를 사용하는 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100415756B1
KR100415756B1 KR10-2001-0041563A KR20010041563A KR100415756B1 KR 100415756 B1 KR100415756 B1 KR 100415756B1 KR 20010041563 A KR20010041563 A KR 20010041563A KR 100415756 B1 KR100415756 B1 KR 100415756B1
Authority
KR
South Korea
Prior art keywords
laser beam
semiconductor substrate
photoresist pattern
interlayer insulating
delete delete
Prior art date
Application number
KR10-2001-0041563A
Other languages
English (en)
Other versions
KR20030006023A (ko
Inventor
김용기
노은수
김대진
류제길
김현중
Original Assignee
주식회사 한택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 한택 filed Critical 주식회사 한택
Priority to KR10-2001-0041563A priority Critical patent/KR100415756B1/ko
Publication of KR20030006023A publication Critical patent/KR20030006023A/ko
Application granted granted Critical
Publication of KR100415756B1 publication Critical patent/KR100415756B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

레이저 빔을 사용하여 포토레지스트 패턴 및 폴리머를 제거하는 방법을 제공한다. 이 방법은 반도체기판 상에 물질막을 형성하고, 상기 물질막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 물질막을 건식 식각한다. 이어서, 상기 건식 식각된 물질막을 갖는 반도체기판의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 물질막을 건식 식각하는 동안 발생한 폴리머를 완전히 제거한다.

Description

레이저를 사용하는 반도체소자의 제조방법{Method of fabricating semiconductor device using a laser}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 레이저를 사용하는 반도체소자의 제조방법에 관한 것이다.
반도체소자, 즉 반도체 집적회로는 트랜지스터, 커패시터 및 저항체와 같은 단일소자(discrete device)를 포함한다. 이에 더하여, 반도체소자는 상기 단일소자들을 서로 연결시키기 위한 배선을 포함한다.
지금까지 반도체소자의 배선으로 알루미늄 배선 또는 알루미늄 합금 배선이 널리 사용되어 왔다. 그러나, 알루미늄을 포함하는 금속배선은 전자천이(electromigration) 특성과 같은 신뢰성 측면에서 한계를 가질뿐만 아니라, 낮은 용융점을 보이는 문제점을 갖는다. 따라서, 반도체소자의 집적도가 증가함에따라, 우수한 신뢰성, 높은 용융점 및 낮은 비저항을 갖는 금속배선이 절실히 요구되고 있다. 이러한 금속배선으로 구리 배선이 매우 유력한 후보로 각광받고 있다.
그러나, 기존의 사진/식각공정을 사용하여 구리막을 패터닝하기가 어렵다. 이에 따라, 최근에 다마신 공정을 사용하여 구리배선을 형성하는 기술이 제안된 바 있다.
도 1 내지 도 3은 종래의 구리배선을 형성하기 위한 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(1) 상에 층간절연막(3)을 형성한다. 상기 층간절연막은 우수한 평탄화 특성 및 낮은 유전상수를 갖는 절연체막으로 형성한다. 이러한 층간절연막으로는 언도우프트 산화막(USG; undope silicate glass), SOG막, BPSG막, PSG막, 저유전체막(Low-k dielectric layer) 또는 BSG막 등으로 형성할 수 있다. 상기 층간절연막(3) 상에 포토레지스트 패턴(5)을 형성한다. 상기 포토레지스트 패턴(5)은 상기 층간절연막의 소정영역을 노출시키는 개구부를 갖는다.
도 2를 참조하면, 상기 포토레지스트 패턴(5)을 식각 마스크로 사용하여 상기 층간절연막(3)을 건식식각하여 상기 반도체기판(1)의 소정영역을 노출시키는 그루브(7)을 형성한다. 상기 그루브(7)는 콘택홀에 해당할 수도 있다. 이때, 상기 그루브(7)의 측벽 및 바닥에 폴리머(5a)가 흡착된다. 다음에, 상기 포토레지스트 패턴(5)을 애슁 공정 및 습식 세정공정을 사용하여 제거한다. 상기 애슁 공정은 통상적인 산소 플라즈마 공정에 해당하고, 상기 습식 세정공정은 황산 세정공정에 해당한다. 여기서, 상기 산소 플라즈마 공정 및 황산 세정공정을 실시할지라도, 상기 그루브(7)의 측벽에 흡착된 폴리머(5a)는 완전히 제거되지 않을 뿐만 아니라 상기 층간절연막(3)의 상부면에는 포토레지스트 잔여물(photo resist residue; 5b)이 잔존할 수 있다. 또한, 상기 산소 플라즈마 공정을 실시하는 동안 상기 층간절연막(3) 내의 탄소 결합은 산소원자에 의해 파괴되어 층간절연막(3)의 특성을 변화시킨다.
도 3을 참조하면, 상기 포토레지스트 패턴(5)이 제거된 결과물 전면에 구리막을 증착한다. 상기 층간절연막(3)의 상부면이 노출될 때까지 상기 구리막을 화학기계적 연마 공정을 사용하여 평탄화시킨다. 이에 따라, 상기 그루브(7) 내에 구리배선(9) 형성된다.
상술한 바와 같이 종래의 기술에 따르면, 산소 플라즈마 공정에 기인하여 상기 층간절연막(3) 내에 파괴된 탄소결합이 잔존한다. 이에 따라, 상기 구리 배선(9) 내의 구리원자들이 상기 층간절연막(3) 내부로 용이하게 확산될 수 있다.결과적으로, 상기 층간절연막(3)의 특성이 변화될 수 있다. 또한, 상기 구리배선(9) 및 상기 반도체기판(1) 사이에 폴리머(5a)가 잔존하여 이들 사이의 콘택불량(contact fail)이 발생할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 레이저를 사용하여 포토레지스트 패턴 및 폴리머를 완전히 제거할 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
도 1 내지 도 3은 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 4는 본 발명에 사용되는 레이저 세정장비의 개략도이다.
도 5는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 웨이퍼 및 레이저 빔의 평면도이다.
도 6은 도 5의 Ⅰ-Ⅰ'에 따라 취해진 레이저 빔의 단면 프로파일이다.
도 7 내지 도 10은 본 발명의 일 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
상기 기술적 과제를 이루기 위하여 본 발명은 레이저를 사용하는 건식 세정방법을 제공한다. 이 방법은 반도체기판 상에 물질막 형성하는 것과 상기 물질막 상에 포토레지스트 패턴을 형성하는 것을 포함한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 물질막을 건식 식각한다. 이때, 상기 건식 식각공정을 실시하는 동안 상기 포토레지스트 패턴은 식각 가스와 반응하여 폴리머를 발생시킨다. 상기 폴리머는 상기 건식식각된 물질막의 측벽 및 바닥에 흡착된다. 상기 건식 식각된 물질막을 갖는 반도체기판의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 폴리머를 완전히 제거한다.
상기 물질막은 절연체막 또는 도전막에 해당한다. 상기 레이저 빔은 소정의 폭 및 소정의 길이를 갖는 라인 빔 형태를 갖는다. 바람직하게는, 상기 레이저 빔의 길이는 상기 반도체기판의 직경보다 크다. 따라서, 상기 레이저 빔을 고정시키고 상기 반도체기판을 상기 레이점 빔을 가로지르는 방향으로 이동시킴으로써 상기레이저 빔을 상기 반도체기판의 전면에 조사시킬 수 있다. 이때, 상기 반도체기판이 상기 레이저 빔의 폭만큼 이동하는 동안, 상기 레이저 빔은 1회 내지 250회 주기적으로 턴온/턴오프되는 것이 바람직하다. 상기 레이저 빔을 조사하는 동안 상기 포토레지스트 패턴 및 폴리머는 상기 레이저 빔의 에너지에 의해 열적으로 팽창함은 물론 광화학적으로(photochemically) 반응하여 증발된다. 따라서, 상기 레이저 빔이 조사되는 영역 상에 질소 가스와 같은 불활성 가스가 분출되는 노즐 및 진공 펌프와 연결된 배기관(exhaust line)을 설치하여 상기 포토레지스트 패턴 및 폴리머를 효율적으로 제거할 수 있다.
본 발명의 일 실시예에 따르면, 레이저 건식 세정기술을 사용하여 배선을 형성하는 방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 그루브를 형성한다. 이때, 건식식각 공정 동안 폴리머가 생성된다. 이 폴리머는 상기 그루브의 측벽 및 바닥에 흡착된다. 상기 그루브를 갖는 반도체기판의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 폴리머를 완전히 제거한다.
이에 더하여, 상기 그루브 내에 다마신 공정을 사용하여 금속배선을 형성한다.
본 발명의 다른 실시예에 따르면, 레이저 건식 세정기술을 사용하여 커패시터를 형성하는 방법을 제공한다. 이 방법은 반도체기판 상에 희생절연막을 형성하는 것을 포함한다. 상기 희생절연막을 패터닝하여 상기 반도체기판의 소정영역을노출시키는 스토리지 노드 홀을 형성한다. 상기 스토리지 노드 홀을 갖는 반도체기판의 전면에 도전막을 콘포말하게 형성한다. 상기 도전막에 의해 둘러싸여진 상기 스토리지 노드 홀 내에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 희생절연막의 상부면 상의 상기 도전막을 선택적으로 건식식각하여 상기 스토리지 노드 홀의 측벽 및 바닥을 덮는 스토리지 노드를 형성한다. 이때, 상기 스토리지 노드의 상부 측벽 상에 폴리머가 흡착된다. 상기 스토리지 노드가 형성된 결과물의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 폴리머를 완전히 제거한다.
이에 더하여, 상기 포토레지스트 패턴 및 폴리머가 제거된 결과물의 전면에 유전체막 및 플레이트 전극을 차례로 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명에 사용되는 레이저 세정장비의 개략도이고, 도 5는 레이저빔 및 반도체기판을 보여주는 평면도이다. 또한, 도 6은 도 5의 Ⅰ-Ⅰ'에 따른 레이저 빔의 단면 프로파일이다.
도 4, 도 5 및 도 6을 참조하면, 레이저 발생기(11)로부터 제1 레이저 빔(13)이 생성되어 방사된다. 상기 제1 레이저 빔(13)은 157nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는다. 예를 들면, 상기 레이저 발생기(11) 내의 레이저 소스가 ArF인 경우에 상기 제1 레이저 빔(13)은 193nm의 파장을 갖고, 상기 레이저 소스가 KrF인 경우에 상기 제1 레이저 빔(13)은 248nm의 파장을 갖는다. 또한, 상기 레이저 소스가 XeCl인 경우에는 상기 제1 레이저 빔(13)은 308nm의 파장을 갖고, 상기 레이저 소스가 XeF인 경우에 상기 제1 레이저 빔(13)은 351nm의 파장을 갖는다. 일반적으로, 상기 제1 레이저 빔(13)의 단면 프로파일은 가우시안 분포(Gaussian distribution)를 갖는다. 상기 제1 레이저 빔(13)은 균일화 모듈(homogenization module; 15)에 의해 펄스 형태의 세기 프로파일(intensity profile)을 갖는 제2 레이저 빔(17)으로 변형되는 것이 바람직하다. 또한, 상기 제2 레이저 빔(17)은 소정의 폭(W) 및 소정의 길이(L)를 갖는 라인 빔 형태인 것이 바람직하다. 이와는 달리, 상기 제2 레이저 빔(17)은 정사각형의 형태일 수도 있다. 다시 말해서, 상기 제2 레이저 빔(17)은 그것의 폭 및 길이 내에서만 균일한 세기(uniform intensity; H)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것이 바람직하다.
상기 제2 레이저 빔(17)은 X-Y 스테이지(19)의 상부면에 조사된다. 상기 X-Y 스테이지(19)는 주 제어기(main controller; 23)에 의해 제어된다. 즉, 상기 스테이지(19)는 주 제어기(23)로부터 출력되는 신호에 의해 X 방향 및/또는 Y 방향으로 이동된다. 또한, 상기 X-Y 스테이지(19) 상에는 반도체기판(21), 예컨대 반도체 웨이퍼가 로딩된다. 결과적으로, 상기 제2 레이저 빔(17)을 고정시키고 상기 스테이지(19)를 X 축과 평행한 방향을 따라 이동시킴으로써 상기 반도체기판(21)의 전면에 상기 제2 레이저 빔(17)을 조사시킬 수 있다. 상기 제2 레이저 빔(17)의 길이(L)는 상기 반도체기판(21)의 직경보다 큰 것이 바람직하다. 또한, 상기 제2 레이저 빔(17)의 입사각도(incident angle)는 45°내지 90°인 것이 바람직하다. 즉, 상기 제2 레이저 빔(17) 및 상기 반도체기판(21) 사이의 각도는 45°내지 90°인 것이 바람직하다.
한편, 상기 레이저 발생기(11)는 상기 주 제어기(23)에 의해 제어된다. 즉, 상기 주 제어기(23)는 상기 제1 레이저 빔(13)의 에너지 밀도 및 펄스의 주기를 제어한다.
이에 더하여, 상기 제2 레이저 빔(17)이 조사되는 영역의 주변에 노즐(29) 및 배기관(exhaust line; 31)을 설치하는 바람직하다. 상기 배기관(31)은 진공펌프(33)와 접속된다. 상기 노즐(29)을 통하여 질소 가스와 같은 불활성 가스가 분출된다. 따라서, 상기 제2 레이저 빔(17)을 조사하는 동안 상기 반도체기판(21)의 표면으로부터 발생되는 파티클들은 상기 노즐(29)을 통하여 분출되는 질소가스에 의해 상기 반도체기판(21)의 표면으로부터 이탈되고 이러한 파티클들은 상기 배기관(31)을 통하여 외부로 배출된다.
도 7 내지 도 10은 본 발명의 일 실시예에 따른 배선 형성방법을 설명하기위한 단면도들이다.
도 7을 참조하면, 반도체기판(51) 상에 하부 층간절연막(54) 및 상부 층간절연막(58)을 차례로 형성한다. 상기 하부 층간절연막(54)은 하부 절연막(53) 및 식각저지막(55)을 차례로 적층시키어 형성하는 것이 바람직하다. 또한, 상기 상부 층간절연막(58)은 상부 절연막(57) 및 화학기계적 연마 저지막(59)을 차례로 적층시키어 형성하는 것이 바람직하다. 상기 식각저지막(55)은 상기 상부 절연막(57)에 대하여 식각 선택비를 갖는 절연체막, 예컨대 실리콘 질화막으로 형성하는 것이 바람직하다. 또한, 상기 화학기계적 연마 저지막(59)은 화학기계적 연마 공정에 대한 선택비가 높은 절연체막, 예컨대 실리콘질화막으로 형성하는 것이 바람직하다. 상기 하부 절연막(53) 및 상기 상부 절연막(57)은 실리콘 산화막, 예컨대 언도우프트 산화막(USG), BPSG막, BSG막, PSG막, 저유전체막(Low-k dielectric layer) 또는 SOG막 등으로 형성할 수 있다.
상기 하부 층간절연막(54) 및 상기 상부 층간절연막(58)을 통상의 방법을 사용하여 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 홀을 형성한다. 이때, 상기 홀의 측벽 및 바닥에 폴리머(50)가 흡착될 수 있다. 다음에, 상기 홀 내에 통상의 방법을 사용하여 콘택 플러그(60)를 형성한다. 상기 콘택 플러그(60)는 도우핑된 폴리실리콘막으로 형성할 수 있다. 다음에, 상기 콘택 플러그(60)를 갖는 반도체기판 상에 포토레지스트 패턴(61)을 형성한다. 상기 포토레지스트 패턴(61)은 상기 콘택 플러그(60) 및 이와 인접한 상기 상부 층간절연막(58)을 노출시키는 개구부를 갖는다.
도 8을 참조하면, 상기 포토레지스트 패턴(61)을 식각 마스크로 사용하여 상기 노출된 상부 층간절연막(58)을 건식식각하여 그루브(G)를 형성한다. 이에 따라, 상기 그루브(G) 내에서 상기 콘택 플러그(60)의 상부가 상대적으로 돌출된다. 상기 그루브(G)를 형성하기 위한 건식 식각공정동안 폴리머(61a)가 생성된다. 이러한 폴리머(61a)는 상기 그루브(G)의 측벽 및 바닥에 흡착된다. 또한, 상기 폴리머(61a)는 상기 콘택 플러그(60)의 돌출부의 표면에도 흡착될 수 있다.
도 9를 참조하면, 상기 콘택 플러그(60)를 선택적으로 제거한다. 이에 따라, 상기 반도체기판(51)의 소정영역을 노출시키는 콘택홀(C)의 측벽 및 바닥이 노출된다. 상기 콘택홀(C)의 측벽 및 바닥에는 여전히 상기 폴리머(50)가 잔존할 수 있다. 상기 콘택 플러그(60)가 제거된 결과물의 전면에 레이저 빔(17)을 조사하여 상기 포토레지스트 패턴(61) 및 폴리머(50, 61a)를 완전히 제거한다. 상기 레이저 빔(17)을 조사하는 방법은 도 4에 도시된 레이저 세정장비를 사용하여 실시하는 것이 바람직하다. 구체적으로, 상기 그루브(G)가 형성된 반도체기판(21)을 상기 스테이지(도 4의 19) 상에 로딩한다. 다음에, 상기 레이저 발생기(도 4의 11) 및 상기 균일화 모듈(15)을 사용하여 균일화된 레이저 빔, 즉 상기 제2 레이저 빔(도 4의 17)을 발생시킨다. 상기 스테이지(19)를 이동시키어 상기 제2 레이저 빔(17)을 상기 반도체기판(21)의 전면에 스캐닝시킨다. 상기 제2 레이저 빔(17)은 도 5 및 도 6에서 설명된 바와 같이 소정의 폭(W) 및 소정의 길이(L)를 갖는 라인 빔 형태인 것이 바람직하다. 또한, 상기 제2 레이저 빔(17)의 입사각도(incident angle)는 45°내지 90°인 것이 바람직하다.
상기 제2 레이저 빔(17)을 상기 반도체기판(21) 상에 조사하는 동안 상기 포토레지스트 패턴(61) 및 폴리머(50, 61a)는 열적으로 팽창되고 광화학적으로 반응되어 반도체기판과의 접착력을 상실한다. 따라서, 상기 제2 레이저 빔(17)을 반도체기판(21) 상에 조사하는 동안 상기 노즐(29)을 통하여 질소 가스를 분출시킨다. 이에 따라, 상기 포토레지스트 패턴(61) 및 상기 폴리머(50, 61a)는 여러 입자 형태로 변형되어 반도체기판의 표면으로부터 이탈된다. 이러한 입자들은 상기 배기관(도 4의 31)을 통하여 외부로 배출된다.
상기 제2 레이저 빔(17)은 157nm, 193nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는 것이 바람직하다. 또한, 상기 제2 레이저 빔(17)은 10mJ/㎠ 내지 500mJ/㎠의 에너지 밀도를 갖는 것이 바람직하다. 이에 더하여, 상기 제2 레이저 빔(17)은 0.1㎜ 내지 5.0㎜의 폭을 갖는 것이 바람직하다. 더 나아가서, 상기 제2 레이저 빔(17)의 길이는 상기 반도체기판(51, 21)의 직경보다 큰 것이 바람직하다.
상기 제2 레이저 빔(17)을 상기 반도체기판(21)의 전면에 조사하기 위하여 상기 반도체기판(21)을 상기 제2 레이저 빔(17)을 가로지르는 방향을 따라 이동시키는 것이 바람직하다. 또한, 상기 제2 레이저 빔(17)은 펄스 레이저(pulsed laser)인 것이 바람직하다. 여기서, 상기 반도체기판(21)이 상기 제2 레이저 빔(17)의 폭만큼 이동하는 동안 상기 제2 레이저 빔(17)은 1 내지 250회 주기적으로 턴온/턴오프되는 것이 바람직하다. 예를 들어, 상기 반도체기판(21)이 상기 제2 레이저 빔(17)의 폭(도 5의 W)만큼 이동하는 동안 상기 제2 레이저 빔(17)이 3회 턴온/턴오프되는 경우에는 상기 반도체기판(21)의 모든 영역은 상기 제2 레이저빔(17)에 3회 노출된다. 따라서, 상기 반도체기판(21)이 상기 제2 레이저 빔(17)에 노출되는 횟수는 상기 제2 레이저 빔(17)의 펄스의 주기, 상기 제2 레이저 빔(17)의 폭 및 상기 반도체기판(21)의 스캐닝 속도를 적절히 조절함으로써 결정될 수 있다. 또한, 상기 제2 레이저 빔(17)은 진공 내에서 조사될 수도 있다.
도 10을 참조하면, 상기 포토레지스트 패턴(61) 및 폴리머(50, 61a)가 완전히 제거된 결과물을 상기 스테이지(19)로부터 언로딩시킨다. 다음에, 상기 상부 층간절연막(58) 상에 상기 콘택홀(C) 및 그루브(G)를 채우는 도전막, 예컨대 구리막을 형성한다. 상기 상부 층간절연막(58)의 상부면이 노출될때까지 상기 구리막을 평탄화시키어 상기 콘택홀(C) 및 그루브(G) 내에 구리배선(63)을 형성한다. 상기 평탄화 공정은 화학기계적 연마 공정을 사용하여 실시하는 것이 바람직하다. 이때, 상기 화학기계적 연마 저지막(59)은 상기 화학기계적 연마 공정에 대하여 선택비를 가지므로 상기 상부 절연막(57)이 연마되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따르면, 구리배선(63)을 형성하기 전에 콘택홀(C) 및 그루브(G)의 바닥들 및 측벽들에 잔존하는 폴리머와 아울러 포토레지트 패턴(61)을 레이저 빔을 사용하여 완전히 제거할 수 있다. 이에 따라, 상기 구리배선(63) 및 반도체기판(51) 사이의 콘택저항을 개선시킬 수 있다. 또한, 종래기술과는 달리 레이저 빔을 사용하여 상기 포토레지스트 패턴(61) 및 폴리머를 제거하므로 상기 층간절연막들의 물성(property)이 변화되는 것을 방지할 수 있다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 커패시터 형성방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 반도체기판(71)의 소정영역에 소자분리막(73)을 형성하여 활성영역을 한정한다. 상기 활성영역 및 소자분리막(73)의 상부를 가로지르는 복수개의 절연된 워드라인들(75)을 형성한다. 상기 워드라인들(75) 사이의 활성영역에 불순물을 주입하여 소오스/드레인 영역들(77s, 77d)을 형성한다. 여기서, 상기 드레인 영역(77d)은 상기 워드라인들(75) 사이의 활성영역에 형성되어 서로 이웃한 한 쌍의 셀 트랜지스터들을 공유한다. 이에 따라, 상기 드레인 영역(77d)은 공통 드레인 영역이라 불리운다. 상기 소오스/드레인 영역들(77s, 77d)이 형성된 결과물의 전면에 층간절연막(82)을 형성한다. 상기 층간절연막(82)은 절연막(79) 및 식각저지막(81)을 차례로 적층시키어 형성하는 것이 바람직하다. 상기 절연막(79) 내에는 상기 워드라인들(75)을 가로지르는 비트라인(83)이 형성된다. 상기 비트라인(83)은 상기 공통 드레인 영역(77d)과 전기적으로 연결된다. 상기 절연막(79)은 실리콘 산화막으로 형성하는 것이 바람직하고, 상기 식각저지막(81)은 실리콘 질화막으로 형성하는 것이 바람직하다.
상기 층간절연막(82)을 관통하는 스토리지 노드 패드들(84)을 형성한다. 상기 스토리지 노드 패드들(84)의 각각은 상기 소오스 영역(77s)과 전기적으로 접속된다. 상기 스토리지 노드 패드들(84)을 갖는 반도체기판의 전면에 희생절연막(85)을 형성한다. 상기 희생절연막(85)은 실리콘 산화막으로 형성할 수 있다. 상기 희생 절연막(85)을 패터닝하여 상기 스토리지 노드 패드들(84)을 노출시키는 스토리지 노드 홀들을 형성한다. 상기 스토리지 노드 홀들을 갖는 반도체기판의 전면에 도전막(87), 예컨대 도우핑된 폴리실리콘막을 콘포말하게(conformally) 형성한다.이어서, 상기 도전막(87)을 포함하는 반도체기판의 전면에 포토레지스트막을 형성한다. 상기 포토레지스트막을 전면식각하여 상기 희생절연막(85)의 상부면 상의 상기 도전막(87)을 노출시킨다. 이에 따라, 상기 도전막(87)에 의해 둘어싸여진 상기 스토리지 노드 홀 내에 포토레지스트 패턴(89)이 잔존한다.
도 12를 참조하면, 상기 노출된 도전막(87)을 건식식각하여 상기 희생절연막(85)의 상부면을 노출시킨다. 이에 따라, 상기 각 스토리지 노드 홀 내에 격리된 스토리지 노드(87s)가 형성된다. 이때, 상기 포토레지스트 패턴(89)의 일부가 식각될 수 있다. 따라서, 상기 스토리지 노드 홀 내에 리세스된 포토레지스트 패턴(89a)이 형성될 수 있다. 이때, 상기 스토리지 노드(87s)의 내측벽에 폴리머(89b)가 흡착될 수 있다. 다른 방법으로(alternatively), 상기 격리된 스토리지 노드(87s)는 화학기계적 연마 공정을 사용하여 상기 포토레지스트막 및 상기 도전막(87)을 평탄화시킴으로써 형성할 수 있다. 이 경우에, 상기 폴리머(89b)는 발생되지 않는다.
도 13을 참조하면, 상기 스토리지 노드(87s)가 형성된 결과물 상에 레이저 빔(17)을 조사하여 상기 리세스된 포토레지스트 패턴(89a) 및 폴리머(89b)를 완전히 제거한다. 상기 레이저 빔(17)은 도 9에서 설명한 본 발명의 일 실시예와 동일한 방법을 사용하여 조사한다. 이에 따라, 상기 스토리지 노드(87s)의 내측벽 및 바닥이 완전히 노출된다.
계속해서, 도시하지는 않았지만, 상기 결과물의 전면에 유전체막 및 플레이트 전극을 차례로 형성하여 커패시터를 완성한다. 상기 유전체막 및 플레이트 전극을 형성하기 전에 상기 희생절연막(85)을 제거하여 상기 스토리지 노드(87s)의 외측벽을 노출시킬 수도 있다.
상술한 바와 같이 본 발명에 따르면, 애슁공정 및 습식 세정공정을 사용하지 않고, 레이저 빔을 사용하여 포토레지스트 패턴 및 폴리머를 효율적으로 제거할 수 있다. 이에 따라, 공정을 간단화시킬 수 있을 뿐만 아니라 반도체소자의 제조비용을 절감할 수 있다. 이에 더하여, 포토레지스트 패턴 및 폴리머를 완전히 제거되므로 반도체소자의 신뢰성을 개선시킬 수 있다.

Claims (39)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 반도체기판 상에 하부 층간절연막 및 상부 층간절연막을 차례로 형성하는 단계;
    상기 상부 층간절연막 및 상기 하부 층간절연막을 관통하고 상기 반도체기판의 소정영역과 접촉하는 콘택 플러그를 형성하는 단계;
    상기 상부 층간절연막 상에 상기 콘택 플러그 및 상기 콘택 플러그와 인접한 상기 층간절연막의 일 부분을 노출시키는 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 상부 층간절연막을 선택적으로 건식 식각하여 상기 상부 층간절연막 내에 그루브를 형성하는 단계;
    상기 콘택 플러그를 제거하여 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택 홀이 형성된 반도체기판의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 그루브를 형성하기 위한 건식 식각공정을 실시하는 동안 발생한 폴리머를 완전히 제거하는 단계를 포함하는 반도체소자의 배선 형성방법.
  14. 제 13 항에 있어서,
    상기 레이저 빔은 소정의 폭 및 소정의 길이를 갖는 라인 빔 형태 또는 정사각형 형태인 것을 특징으로 하는 반도체소자의 배선 형성방법.
  15. 제 14 항에 있어서,
    상기 레이저 빔을 조사하는 단계는
    상기 레이저 빔 및 상기 반도체기판을 정렬시키어 상기 레이저 빔의 양 단내에 상기 반도체기판을 위치시키는 단계; 및
    상기 레이저 빔을 상기 반도체기판의 하단부에서부터 상단부까지 스캐닝시키는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  16. 제 14 항에 있어서,
    상기 레이저 빔은 157nm, 193nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  17. 제 14 항에 있어서,
    상기 레이저 빔은 10mJ/㎠ 내지 500mJ/㎠의 에너지 밀도를 갖는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  18. 제 14 항에 있어서,
    상기 레이저 빔은 0.1㎜ 내지 5.0㎜의 폭을 갖는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  19. 제 14 항에 있어서,
    상기 레이저 빔의 길이는 상기 반도체기판의 직경보다 큰 것을 특징으로 하는 반도체소자의 배선 형성방법.
  20. 제 15 항에 있어서,
    상기 레이저 빔을 스캐닝시키는 단계는 상기 레이저 빔을 고정시킨 후에 상기 반도체기판을 상기 레이저 빔을 가로지르는 방향을 따라 이동시키어 실시하는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  21. 제 20 항에 있어서,
    상기 레이저 빔은 상기 반도체기판이 상기 레이저 빔의 폭만큼 이동하는 동안 1 내지 250회 주기적으로 턴온/턴오프되는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  22. 제 14 항에 있어서,
    상기 레이저 빔은 상기 레이저 빔의 폭 및 길이 내에서만 균일한 세기(uniform intensity)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것을 특징으로 하는 반도체소자의 배선 형성방법.
  23. 제 13 항에 있어서,
    상기 레이저 빔을 조사하는 단계 후에,
    상기 콘택홀 및 상기 그루브를 채우는 금속배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  24. 제 13 항에 있어서,
    상기 레이저 빔을 조사하는 단계는 진공 내에서 실시하는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  25. 제 13 항에 있어서,
    상기 레이저 빔의 입사각도는 45°내지 90°인 것을 특징으로 하는 반도체소자의 배선 형성방법.
  26. 반도체기판 상에 희생절연막을 형성하는 단계;
    상기 희생절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계;
    상기 스토리지 노드 홀을 갖는 반도체기판의 전면에 도전막을 콘포말하게 형성하는 단계;
    상기 도전막에 의해 둘러싸여진 상기 스토리지 노드 홀 내에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 도전막을 건식 식각하여 상기 스토리지 노드 홀의 측벽 및 바닥을 덮는 스토리지 노드를 형성함과 동시에 상기 희생절연막의 상부면을 노출시키는 단계; 및
    상기 스토리지 노드가 형성된 결과물의 전면에 레이저 빔을 조사하여 상기 포토레지스트 패턴 및 상기 스토리지 노드를 형성하기 위한 건식식각을 실시하는동안 발생한 폴리머를 완전히 제거하는 단계를 포함하는 커패시터 형성방법.
  27. 제 26 항에 있어서,
    상기 레이저 빔은 소정의 폭 및 소정의 길이를 갖는 라인 빔 형태 또는 정사각형 형태인 것을 특징으로 하는 커패시터 형성방법.
  28. 제 27 항에 있어서,
    상기 레이저 빔을 조사하는 단계는
    상기 레이저 빔 및 상기 반도체기판을 정렬시키어 상기 레이저 빔의 양 단 내에 상기 반도체기판을 위치시키는 단계; 및
    상기 레이저 빔을 상기 반도체기판의 하단부에서부터 상단부까지 스캐닝시키는 것을 특징으로 하는 커패시터 형성방법.
  29. 제 27 항에 있어서,
    상기 레이저 빔은 157nm, 193nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는 것을 특징으로 하는 커패시터 형성방법.
  30. 제 27 항에 있어서,
    상기 레이저 빔은 10mJ/㎠ 내지 500mJ/㎠의 에너지 밀도를 갖는 것을 특징으로 하는 커패시터 형성방법.
  31. 제 27 항에 있어서,
    상기 레이저 빔은 0.1㎜ 내지 5.0㎜의 폭을 갖는 것을 특징으로 하는 커패시터 형성방법.
  32. 제 27 항에 있어서,
    상기 레이저 빔은 상기 반도체기판의 직경보다 큰 길이를 갖는 것을 특징으로 하는 커패시터 형성방법.
  33. 제 28 항에 있어서,
    상기 레이저 빔을 스캐닝시키는 단계는 상기 레이저 빔을 고정시킨 후에 상기 반도체기판을 상기 레이저 빔을 가로지르는 방향을 따라 이동시키어 실시하는 것을 특징으로 하는 커패시터 형성방법.
  34. 제 33 항에 있어서,
    상기 레이저 빔은 상기 반도체기판이 상기 레이저 빔의 폭만큼 이동하는 동안 1 내지 250회 주기적으로 턴온/턴오프되는 것을 특징으로 하는 커패시터 형성방법.
  35. 제 27 항에 있어서,
    상기 레이저 빔은 상기 레이저 빔의 폭 및 길이 내에서만 균일한 세기(uniform intensity)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것을 특징으로 하는 커패시터 형성방법.
  36. 제 26 항에 있어서,
    상기 포토레지스트 패턴 및 상기 폴리머가 완전히 제거된 결과물의 전면에 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 형성방법.
  37. 제 36 항에 있어서,
    상기 유전체막 및 플레이트 전극을 형성하기 전에,
    상기 희생절연막을 제거하여 상기 스토리지 노드의 외측벽을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 커패시터 형성방법.
  38. 제 26 항에 있어서,
    상기 레이저 빔을 조사하는 단계는 진공 내에서 실시하는 것을 특징으로 하는 커패시터 형성방법.
  39. 제 26 항에 있어서,
    상기 레이저 빔의 입사각도는 45°내지 90°인 것을 특징으로 하는 커패시터형성방법.
KR10-2001-0041563A 2001-07-11 2001-07-11 레이저를 사용하는 반도체소자의 제조방법 KR100415756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041563A KR100415756B1 (ko) 2001-07-11 2001-07-11 레이저를 사용하는 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041563A KR100415756B1 (ko) 2001-07-11 2001-07-11 레이저를 사용하는 반도체소자의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0057289A Division KR100437648B1 (ko) 2003-08-19 2003-08-19 레이저를 사용하는 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030006023A KR20030006023A (ko) 2003-01-23
KR100415756B1 true KR100415756B1 (ko) 2004-01-24

Family

ID=27714466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041563A KR100415756B1 (ko) 2001-07-11 2001-07-11 레이저를 사용하는 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100415756B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835512B1 (ko) * 2002-12-30 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 장치 및 방법
DE102006060770A1 (de) * 2006-12-21 2008-07-03 Qimonda Ag Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende Halbleiterstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697172A (ja) * 1992-09-16 1994-04-08 Kawasaki Steel Corp 半導体装置の洗浄方法
JPH10116830A (ja) * 1996-10-08 1998-05-06 Sony Corp 配線形成方法
JPH10172942A (ja) * 1996-12-05 1998-06-26 Morita Kagaku Kogyo Kk 半導体装置用洗浄液及びそれを用いた半導体装置の製造方法
KR20010060045A (ko) * 1999-12-31 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법
KR20020048610A (ko) * 2000-12-18 2002-06-24 박종섭 반도체소자의 감광막 제거 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697172A (ja) * 1992-09-16 1994-04-08 Kawasaki Steel Corp 半導体装置の洗浄方法
JPH10116830A (ja) * 1996-10-08 1998-05-06 Sony Corp 配線形成方法
JPH10172942A (ja) * 1996-12-05 1998-06-26 Morita Kagaku Kogyo Kk 半導体装置用洗浄液及びそれを用いた半導体装置の製造方法
KR20010060045A (ko) * 1999-12-31 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법
KR20020048610A (ko) * 2000-12-18 2002-06-24 박종섭 반도체소자의 감광막 제거 방법

Also Published As

Publication number Publication date
KR20030006023A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
KR100494955B1 (ko) 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
CN110660732A (zh) 集成电路装置的形成方法
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US7492032B2 (en) Fuse regions of a semiconductor memory device and methods of fabricating the same
US10170307B1 (en) Method for patterning semiconductor device using masking layer
US7476625B2 (en) Method for fabricating semiconductor device
KR100611776B1 (ko) 반도체 소자 제조 방법
KR20050063851A (ko) 반도체소자 제조 방법
KR100415756B1 (ko) 레이저를 사용하는 반도체소자의 제조방법
US20050280035A1 (en) Semiconductor device and method for fabricating the same
US20060019489A1 (en) Method for forming storage node contact of semiconductor device
KR100437648B1 (ko) 레이저를 사용하는 반도체소자의 제조방법
US6514873B1 (en) Method for fabricating semiconductor device
JP3815889B2 (ja) 多層配線の形成方法
TWI833601B (zh) 基底的處理方法
US20240004300A1 (en) Method of processing a substrate
US20240008266A1 (en) Method of fabricating bit line contacts
US11682558B2 (en) Fabrication of back-end-of-line interconnects
US20030045091A1 (en) Method of forming a contact for a semiconductor device
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR20000050505A (ko) 반도체 장치의 콘택홀 형성 방법
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
US20090134519A1 (en) Semiconductor device
KR100249018B1 (ko) 접촉홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091209

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee