JPH10172942A - 半導体装置用洗浄液及びそれを用いた半導体装置の製造方法 - Google Patents

半導体装置用洗浄液及びそれを用いた半導体装置の製造方法

Info

Publication number
JPH10172942A
JPH10172942A JP34258096A JP34258096A JPH10172942A JP H10172942 A JPH10172942 A JP H10172942A JP 34258096 A JP34258096 A JP 34258096A JP 34258096 A JP34258096 A JP 34258096A JP H10172942 A JPH10172942 A JP H10172942A
Authority
JP
Japan
Prior art keywords
weight
hydrofluoric acid
layer
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34258096A
Other languages
English (en)
Other versions
JP3488030B2 (ja
Inventor
Mitsuo Miyamoto
光雄 宮本
Shoichi Ishida
彰一 石田
Hitoshi Sakamoto
等 坂本
Toru Watari
徹 亘
Hideto Goto
日出人 後藤
Koichi Mizobuchi
孝一 溝渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Morita Kagaku Kogyo Co Ltd
Texas Instruments Japan Ltd
Original Assignee
Morita Kagaku Kogyo Co Ltd
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morita Kagaku Kogyo Co Ltd, Texas Instruments Japan Ltd filed Critical Morita Kagaku Kogyo Co Ltd
Priority to JP34258096A priority Critical patent/JP3488030B2/ja
Publication of JPH10172942A publication Critical patent/JPH10172942A/ja
Application granted granted Critical
Publication of JP3488030B2 publication Critical patent/JP3488030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detergent Compositions (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【解決手段】シリコン基板1上に形成したBPSG層2
をレジストマスク層3によってドライエッチングで所定
パターンに加工してBPSG層2にコンタクトホール2a
を形成する。前記ドライエッチング後にレジストマスク
層3を除去した状態で前記ドライエッチングによる加工
領域を、15〜40重量%のフッ化アンモニウムと0.04〜0.
3 重量%のフッ化水素酸を含有するバッファードフッ酸
に、200ppm以下の界面活性剤と7重量%以下の過酸化水
素水とを加えた洗浄液によって処理する。 【効果】上記洗浄液を使用することにより、上記シリコ
ン基板上に形成されたコンタクトホールやバイアホール
のようなホールの拡張を防止して、設定通りのサイズに
形成しつつ、堆積ポリマーや自然酸化膜及びダメージ層
を十二分に除去出来る。コンタクト抵抗の減少、配線間
の短絡防止、配線の被着性、設備の汚染防止等を実現す
る事が出来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程に用いる洗浄液及びそれを用いた半導体装置の製造
方法に関するものである。
【0002】
【従来の技術、発明が解決しようとする課題】半導体装
置、例えば、大規模集積回路(ULSI)にあっては、
回路素子を形成するに当って要求される加工寸法が0.
5μmオーダーという極めて微細で厳しい値になって来
ている。
【0003】このような微細なパターニングにおいて、
ウェットエッチングを採用した場合には、パターニング
すべき層の表面にレジスト膜を所定形状に形成してエッ
チングする際に等方エッチング特性を示すため、深さ方
向のエッチングと同時に横方向にもエッチングが進行
し、いわゆるアンダーカットを生じてしまう。このた
め、所定寸法を得ることが困難であり、目的とする加工
精度を実現出来ない事がある。
【0004】これに対して、ドライエッチングでは、パ
ターニングすべき層の深さ方向のエッチング量に比べて
横方向のエッチング量が極めて僅かであるので、上記の
ような厳しい加工精度が要求される微細なパターニング
に好適である。
【0005】ところが、ドライエッチングでは、エッチ
ングの進行に伴い、エッチングに用いるガスの成分を始
めレジストを含む被パターニング層の構成成分やエッチ
ング装置の構成部品である金属成分(例えば、鉄、クロ
ム、ニッケル等)を含む堆積物(以下、堆積ポリマーと
いう)が生成され、これがエッチング領域、例えば、コ
ンタクトホール及びその周囲に堆積する(図7、図8、
図9の図面符号9a、9b参照)。
【0006】このような堆積ポリマーは耐エッチング性
があるためコンタクトホール等に堆積すると、コンタク
トホールはもはやエッチングされる事なく、その拡大が
防止される。すなわち、堆積ポリマーを利用した異方性
エッチングが可能となり、コンタクトホールの加工精度
が保持される事になる。
【0007】このように、堆積ポリマーを利用して異方
性エッチングが可能であるが、エッチング後には堆積ポ
リマーは不要なものとなり、十二分に除去する必要があ
る。
【0008】従来、堆積ポリマーを除去するには、プラ
ズマアッシングや硫酸/過酸化水素水混合液(濃硫酸と
30%過酸化水素水とを例えば約3:1に混合した洗浄
液)を用いる方法が採用されているが、これらの方法で
は上記堆積ポリマーを除去する事が出来ず、残存してし
まう。
【0009】しかも、ドライエッチングで所定パターン
に加工するために利用したレジストマスクも不要とな
り、除去する必要がある。上述したように、従来、レジ
スト膜を除去するのに、プラズマアッシングや硫酸/過
酸化水素水混合液を用いる方法が採用されているが、上
記したように堆積ポリマーが残存する事に加えて、コン
タクトホールの底部に露出したシリコン基板(あるいは
ポリシリコン)の表面にレジスト除去工程中自然酸化膜
〔図8(c) の図面符号84で示す〕が概ね30Å程度生
成してしまう。
【0010】また、ドライエッチングの際、コンタクト
ホール底部のシリコン基板(あるいはポリシリコン)表
面にダメージ層が生じる。このダメージ層も除去する必
要があり、通常は上記の自然酸化膜除去前にD.R.E.(Dam
age Removal Etching:この技術は既存の技術である) と
いうドライエッチング技術によりシリコン基板を50〜
100Å程度エッチングする事によってダメージ層を除
去する。
【0011】このように、0.5μmオーダーの領域に
入ったULSI製造工程において、特にパターニングの
ためのドライエッチングから配線のための成膜工程に至
る間で、堆積ポリマーや自然酸化膜及びダメージ層を残
したままデバイスを製作すると、以下のような問題点を
生じてしまう。
【0012】ドライエッチング後に生成する堆積ポリマ
ーの残存により、コンタクトホール部が狭域化、もしく
は、次積層膜との接触面積の縮小化が予想される。この
ようになった場合には、層間接触不十分による高抵抗化
を招く恐れがある(図9、図11参照)。
【0013】堆積ポリマー中にドライエッチング装置の
構成部品である金属不純物等が含まれたりすると、半導
体装置の信頼性が低下するのみならず、後処理工程にお
いて堆積ポリマー中の金属成分が放出され、例えば、電
気炉や洗浄装置等の半導体生産設備などが汚染される事
がある。
【0014】コンタクトホール底部に曝されたシリコン
基板の表面や、ポリシリコンの表面に、レジスト除去工
程を通過する事で自然酸化膜が成長し、この状態を放置
するとシリコン基板と配線として用いる導電層との接触
が不十分となり、コンタクト抵抗が増大する恐れがある
(図6参照)。
【0015】上記理由から、堆積ポリマーや自然酸化膜
は十二分に除去する必要があるが、使用する洗浄液の洗
浄力(例えば、エッチング速度)及び処理時間等を慎重
に選択しなければならない。例えば、低濃度フッ化水素
酸水溶液を用いる事で、堆積ポリマーや自然酸化膜を除
去する事は可能であるが、処理時間の延長に伴いコンタ
クトホールやバイアホールの側壁も洗浄除去され、それ
らのホールが設定されたサイズよりも拡張される事にな
る(図1、図2参照)。
【0016】また、現行においては、コンタクトホール
底部の自然酸化膜除去前に、コンタクトホール底部のシ
リコン基板やポリシリコンの表面にドライエッチングに
より生じるダメージ層をD.R.E.というドライエッチング
技術により除去しているが、その工程が増えるという事
はたとえ一工程といえども製造工程の煩雑さを招く結果
となり、コスト低減が叫ばれる今日にあって、その方向
性を異にしている。
【0017】本発明の目的は、上記問題点を解消し、コ
ンタクトホールやバイアホールのごときホールの拡張を
防止して設定通りのサイズに形成しつつ、堆積ポリマー
や自然酸化膜及びダメージ層を同時に除去出来、コンタ
クト抵抗の減少、配線間の短絡防止、配線の被着性向
上、設備の汚染防止等を実現出来る半導体装置用の洗浄
液とそれを用いた半導体装置の製造方法を提供する事に
ある。
【0018】
【課題を解決するための手段】本発明者等は、鋭意検討
を重ねた結果、フッ化アンモニウムとフッ化水素酸とを
基本成分とする処理液において、これらの成分の配合比
を特定範囲に選択し、さらに、少量の界面活性剤と過酸
化水素水とを混合すれば、例えば、20℃の液温で洗浄
する事によって、本発明の目的を達成する事が出来る事
を見い出し、本発明を完成させるに至ったものである。
【0019】すなわち、本発明は下層(例えば、シリコ
ン基板)上に形成した被加工層(例えば、BPSG〔Bo
ron Phosophorus Silicate Glass〕層等の絶縁膜層)を
レジストマスクによってドライエッチングで所定パター
ンに加工して所定パターンのコンタクトホールを形成す
る際に、コンタクトホール周辺に生成する堆積ポリマー
やこのホール底部のシリコン基板上にレジスト剥離工程
を経る事により生成する自然酸化膜、さらに、このホー
ルをドライエッチングにより形成する際、シリコン基板
に生じるダメージ層をコンタクトホールのサイズ拡張を
極力抑制(コンタクトホール拡張量は200Å以下に抑
制)した上で除去すると同時に、シリコン基板やポリシ
リコンに対して異常浸食しない湿式洗浄方法を確立する
ものである。また、この洗浄方法の確立により、半導体
装置の製造方法において工程の簡略化をも図るものであ
る。
【0020】すなわち、先に出願(特願平7−2977
37号)した通り、15重量%〜40重量%のフッ化ア
ンモニウムと0.04重量%〜0.3重量%のフッ化水
素酸とを含有する処理液を使って堆積ポリマー及び自然
酸化膜の除去を行う。フッ化アンモニウム単独では、各
種シリコン酸化膜に対するエッチング速度はきわめて乏
しく、反応性には富まないが、微量な遊離フッ酸が存在
する事により、各種シリコン酸化膜に対しある程度制御
可能なエッチング効果が得られるようになる。さらに、
この処理液は、各種シリコン酸化膜のエッチング選択比
を小さくし得るという特長を有する(以下、この処理液
をバッファードフッ酸という)(図1〜図5参照)。
【0021】これを元に、まずバッファードフッ酸を作
製し、次に、シリコン基板やポリシリコンへの異常な浸
食を防止する意味において、次式の構造を有する200
ppm以下の界面活性剤を加える(図10参照)。 R−(O−Cn 2nm COOH R−(O−Cn 2nm NH2 R−(O−Cn 2nm OH (式中、Rは炭素数1〜10の飽和炭化水素基、nは
1、2もしくは3、mは1もしくは2を表す。)
【0022】続いて、ダメージ層を除去する手法とし
て、薬液が持つシリコン酸化膜へのエッチング効果を利
用する。すなわち、ダメージ層が存在するシリコン基板
表面を酸化しながらエッチングする。これには、酸化と
エッチングとが同時、もしくは交互に生じる必要があ
り、この点に関し、7重量%以下の過酸化水素水を添加
する事で対処する(図11参照)。
【0023】上記理由から、15重量%〜40重量%の
フッ化アンモニウムと0.04重量%〜0.3重量%の
フッ化水素酸からなるバッファードフッ酸に、200p
pm以下の界面活性剤と7重量%以下の過酸化水素水と
を加えた洗浄液を用いる事により、BPSGとHTO
(High Temperature Oxide)の両膜によって構成されて
いるコンタクトホールやバイアホールの処理時間内にお
ける拡張を200Å以下にする事が可能となった(図4
参照)。
【0024】また、ドライエッチングにより生成した堆
積ポリマーやダメージ層、レジスト除去工程によって生
成したコンタクトホール底部の自然酸化膜を処理時間内
に同時除去する事が可能となった事から、シリコン基板
と配線間のコンタクト抵抗を低減出来る事が判明した
(図6参照)。
【0025】さらに、一つの洗浄液でコンタクトホール
周辺部の堆積ポリマーやコンタクトホール底部の自然酸
化膜及びダメージ層を同時に除去しつつ、コンタクトホ
ール部の拡張量を最小限に制御可能という四項目を同時
に満足する洗浄技術を確立した事により、半導体装置の
製造において工程の煩雑さを改善する事が出来た(図
9、図6参照)。
【0026】図6に、ドライエッチング後の洗浄液の違
いによりコンタクトホールやバイアホールでコンタクト
抵抗が異なる様子を比較して示す。未洗浄、バッファー
ドフッ酸による洗浄、D.R.E.+バッファードフッ酸によ
る洗浄、本発明による洗浄処理の各場合で示したもので
あるが、本発明による洗浄液を用いる事により加工領域
のD.R.E.を用いずともコンタクト抵抗を低減する事が出
来る。
【0027】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基いて詳細に説明する。以下に示す例は、いずれも、
例えば64MB(メガビット)のダイナミックRAMを
組み込んだULSIのごとき半導体装置に本発明を適用
したものである。図8は、単結晶シリコン基板1上のB
PSG層2にコンタクトホール2aを形成して半導体装
置を製造する方法を主要工程順に示すものである。
【0028】まず、図8(a) に示すように、シリコン基
板1上に厚さ0.1μmのノンドープCVD(Chemical
Vapor Deposition )酸化膜層(例えば、HTO層等)
14及び厚さ1μmのBPSG層2を通常の成膜技術に
よって形成し、その上にノボラック樹脂からなるレジス
トマスク層3を通常のレジスト塗布方法によって形成し
た後、レジストマスク層3をプロジェクション法等で所
定のパターンに露光後、通常の現像処理によって開口4
aを形成する。
【0029】このパターニングが終了した時点で、レジ
ストマスク層3をマスクとしてドライエッチングを行
い、図8(b) に示すように、開口4a下のノンドープC
VD酸化膜層14及びBPSG層2にコンタクトホール
2aを形成する。この場合、開口4a、コンタクトホー
ル2aには、側壁面から上端周辺にかけて、エッチング
ガス8とレジストマスク層3とBPSG層2とノンドー
プCVD酸化膜層14とにより生じた堆積ポリマー9a
が付着する。
【0030】次いで、図8(c) に示すように、レジスト
マスク層3を従来と同様にプラズマアッシング及び硫酸
/過酸化水素水混合液により剥離除去する。しかし、こ
の除去後には、コンタクトホール2aの側面に堆積ポリ
マー層9aが残り、かつ、コンタクトホール2aの上
端、周囲のBPSG層2の表面にも堆積ポリマー層9b
が付着する。そして、コンタクトホールの底部にはレジ
ストマスク除去時に自然酸化膜84が生成する。
【0031】前記自然酸化膜84は、レジストマスク層
3の除去時に生成し、その膜厚はシリコン基板1上にお
いて約30Å程度に達する事が知られている。更に、コ
ンタクトホール2a底部にはドライエッチングによるダ
メージ層が生成していることから、従来技術では図8
(c) の状態で化学的ドライエッチング(D.R.E.)によりシ
リコン基板1を50〜100Å程度エッチングし、前記
ダメージ層84を除去する。
【0032】上記したように、従来技術ではダメージ層
を除去した後、堆積ポリマー9及び自然酸化膜84を洗
浄液により除去していたが、後述する洗浄液を用いた処
理によって図8(d) に示すようにこれらの堆積ポリマー
9及び自然酸化膜84、更にダメージ層を一括除去し、
コンタクトホール2aを形成する。
【0033】次いで、図8(e) に示すように、コンタク
トホール2aを含む全面に導電層10(例えば、タング
ステン層)を成膜する。導電層10は、エッチングによ
って所定パターンにパターニングし、所定の配線に加工
する。
【0034】図8(d) に示す場合において、BPSG層
2の洗浄処理によるエッチング速度は30〜50Å/m
in程度である事が判った。このようなエッチング速度
から、洗浄処理作業の制御が容易となり、膜厚損失を極
力抑制出来るようになった。
【0035】コンタクトホール形成後のBPSG層2の
表面を示すと、図7及び図9のようになっている。図7
(a) は図8(d) の時点(堆積ポリマー除去後)での走査
型電子顕微鏡による2次電子像の模式図を、図9(C) は
その2次電子像のスケッチをそれぞれ示している。ま
た、図7(b) は図8(c) の時点(堆積ポリマー除去前)
での走査型電子顕微鏡による2次電子像の模式図を示し
ている。
【0036】図7(b) 、図9(A) 及び(B) では、BPS
G層2の表面に堆積ポリマー9bが付着しているのが観
察されるのに対し、本発明に基づく洗浄処理後の図7
(a) 、さらには図9(C) では堆積ポリマーは認められな
い。従って、前記洗浄処理によって堆積ポリマーが完全
に除去されているのが理解出来る。なお、図9(A) はプ
ラズマアッシング後の状態、図9(B) は硫酸/過酸化水
素水混合液による洗浄後の状態を示す。
【0037】上述したドライエッチングによるパターニ
ングで形成されるホール又は開口の側面は、ドライエッ
チングの異方性により、パターニングする層の表面から
の傾斜がわずかであり、また、後述する洗浄処理による
堆積ポリマー9a及び9b、自然酸化膜84、ダメージ
層の除去時のコンタクトホール側壁面のエッチング量も
わずかである。従って、コンタクトホール2aの径D
は、設計上の径に比べてきわめてわずかしか異なってお
らず、64MB DRAMのような超高密度パターンを
有する半導体装置においては設計上の数値に対する配線
の線幅損失やコンタクトホールの径(または幅)の増大
が200Å以下という厳しい制約に対し十分に対応する
事が出来る。
【0038】上述したドライエッチングは次の条件で行
う事が出来る。ドライエッチングは、指向性の強いリア
クティブ・イオン・エッチング(R.I.E.)が好適であ
り、R.I.E.装置において、CHF3 やCF4 をエッチン
グガスとして用い、ガス圧を1.33Paとし、周波数
13.56Mhz、電力800Wで行う。エッチングに
要する時間は2分であってもよい。
【0039】このドライエッチングの過程では、図8
(c) に示したように、ホール又は開口の側壁面に堆積ポ
リマー層9が生成されるので、この堆積ポリマー層の耐
エッチング性によってコンタクトホールの径方向のエッ
チングが阻止されてコンタクトホール2aは高精度に保
たれる。堆積ポリマー層9は、X線による分析の結果、
C、O、Si、Fの組成であった。
【0040】上記堆積ポリマー、自然酸化膜及びダメー
ジ層の除去は次のようにして行う事が出来る。図8(c)
の状態で39.8重量%のフッ化アンモニウム(NH4
F)と0.1重量%のフッ化水素酸(HF)を含有する
バッファードフッ酸に、60ppmの界面活性剤と5重
量%の過酸化水素水を加えた洗浄液、すなわち、本発明
に基づく処理液を用いて室温で240秒間処理し、上記
堆積ポリマー9a及び9bと同時に上述した自然酸化膜
84及びダメージ層をウェットエッチングで除去する。
【0041】このように、本発明による洗浄液で処理す
る事によって、図6(但し、コンタクトホール径は0.
4μm)に示すように、未洗浄のものに比べてコンタク
ト抵抗が大幅に低下し、堆積ポリマー、自然酸化膜及び
ダメージ層がそれぞれ十二分に除去されている事が明ら
かである。また、化学的ドライエッチング(D.R.E.)と
バッファードフッ酸によるウェットエッチングの双方を
組み合わせた処理と比べても、本発明による洗浄液を用
いた処理で、同程度にコンタクト抵抗を減少出来る事が
明らかである。なお、図6の洗浄処理施行については、
40重量%のフッ化アンモニウムと0.07重量%のフ
ッ化水素酸を含有するバッファードフッ酸を用いた処理
を示す。
【0042】次に、図1〜図5に基いて、上記バッファ
ードフッ酸の組成に応じて得られた性能評価について説
明する。なお、図10は、バッファードフッ酸への界面
活性剤の添加によって得られたポリシリコンの浸食防止
効果を説明するためのグラフである。また、図11は、
バッファードフッ酸への過酸化水素水の添加によって得
られたポリシリコンのエッチング促進効果を説明するた
めのグラフである。
【0043】図1は、バッファードフッ酸中のフッ化水
素酸の濃度による自然酸化膜の除去に要する時間をフッ
化アンモニウムの各種濃度ごとに示すデータである。こ
れによれば、バッファードフッ酸のフッ化水素酸の濃度
を本発明に基いて0.04〜0.3重量%と特定する事
によって、数分以内と短時間(30秒以上であれば、工
程制御が可能である)にホール内の自然酸化膜を除去す
る事が出来る。
【0044】図2及び図3は、バッファードフッ酸中の
フッ化水素酸の濃度によるエッチング選択比(BPSG
/熱酸化膜)及びコンタクトホール拡張量をフッ化アン
モニウムの各濃度ごとにそれぞれ示すデータである。こ
れによれば、バッファードフッ酸のフッ化水素酸の濃度
を本発明に基いて0.04〜0.3重量%と特定する事
によって、熱酸化膜に対するBPSGのエッチングレー
ト比(エッチング選択比)が10:1以下(特に、3:
1以下)と小さめに抑えられたものとなり、酸化膜除去
時に堆積ポリマーの除去を十分に行えると共に、BPS
G膜のコンタクトホールの拡張量も制御出来る事が明ら
かである。
【0045】バッファードフッ酸のフッ化水素酸の濃度
が0.04重量%未満であると、自然酸化膜の除去に要
する時間が著しく長くなり、上記エッチング選択比も急
に大きくなり易いので、コンタクトホールの拡張量が大
きくなってしまう。図4は、バッファードフッ酸中のフ
ッ化水素酸含有量とエッチングレートをBPSG膜及び
HTO膜(比較的高温で生成されたノンドープCVD酸
化膜)について示したものである。またフッ化水素酸の
濃度が0.3重量%を越えると、自然酸化膜の除去は迅
速に実現出来るが、図4に示すように、BPSG膜(図
8において、図面符号2で示す)下のノンドープCVD
酸化膜(BPSG膜中の不純物を半導体基板中に拡散さ
せないための堆積膜、例えば、HTO膜〔図8におい
て、図面符号14で示す〕)等のエッチングレートがB
PSG膜のエッチングレートを上回ることとなり、コン
タクトホール下部にアンダーカットが生じ、次工程での
成膜に支障を来す原因を発生させる事となる(図4参
照)。
【0046】図5は、バッファードフッ酸中のフッ化ア
ンモニウムの濃度によるコンタクトホール拡張量をフッ
化水素酸の各種濃度ごとに示すデータである。これによ
れば、フッ化アンモニウムの濃度を15重量%〜40重
量%、フッ化水素酸の濃度を0.04重量%〜0.3重
量%と特定する事によって、コンタクトホールの拡張量
を200Å以下と小さく抑える事が出来る事が分かる。
バッファードフッ酸のフッ化アンモニウムの濃度が15
重量%未満であると、コンタクトホールの拡張量が急に
増加する(図2、図3、図5参照)。
【0047】図1〜図5に基いて作製されたバッファー
ドフッ酸は、コンタクトホールの加工時に生じた堆積ポ
リマーを十分に除去出来ると同時に、それらのホールサ
イズの拡張を極力抑制出来(仮に、拡張が生じても、そ
の損失量は線幅で200Å以下に出来る)、自然酸化膜
も同時にかつ十二分に除去する事が出来る。しかし、上
記のバッファードフッ酸はシリコン基板、特に、ポリシ
リコンに対して異常浸食する恐れがあり、このポリシリ
コンの異常浸食に対しては、以下の構造を有する界面活
性剤を少量添加する事で対処し得る。 R−(O−Cn 2nm COOH R−(O−Cn 2nm NH2 R−(O−Cn 2nm OH (式中、Rは炭素数1〜10の飽和炭化水素基、nは
1、2もしくは3、mは1もしくは2を表す。)
【0048】図10には、本発明によるバッファードフ
ッ酸(NH4 F=39.8重量%、HF=0.1重量
%)中に含まれる界面活性剤の濃度によるポリシリコン
のエッチングレートの変化を示す。界面活性剤の添加に
より、ポリシリコンのエッチングレートが低下し、ポリ
シリコンの浸食を抑制出来る事が分かる。界面活性剤を
200ppm以上添加してもその浸食防止効果は一定と
なり、それ以上は加える必要はない。また、バッファー
ドフッ酸に200ppm以下の界面活性剤を加えると、
表面張力も約1/2に低下させる事が出来、コンタクト
ホールの微細部の洗浄処理工程の制御が容易になる事も
明らかである。
【0049】図12に、その具体例を示す。図12は、
図8(d) の工程まで進んだ状態で、全形成膜を除去した
後のポリシリコン表面の走査型電子顕微鏡による2次電
子像の模式図であり、同図(a) は図1〜図5に基いて作
製されたバッファードフッ酸(NH4 F=39.8重量
%、HF=0.1重量%)を用いて洗浄した場合を、同
図(b) はこのバッファードフッ酸に60ppmの界面活
性剤を添加したものを用いて洗浄した場合を比較して示
す。界面活性剤を添加したバッファードフッ酸の方が、
ポリシリコンに対する異常浸食の抑制効果が十分に達成
されており、Worm-Hole (コンタクトホール開口部に微
細なパーティクルが付着したり、部分的に浸食が発生し
たりする状態)の発生頻度が皆無になる事が分かる。
【0050】また、表1に、ホール径が0.4μmのコ
ンタクトホールの歩留まりを示す。そのうち、(a) は、
ドライエッチングによりコンタクトホール形成後にバッ
ファードフッ酸(NH4 F=39.8重量%、HF=
0.1重量%)を用いて洗浄した場合を、(b) はこのバ
ッファードフッ酸に60ppmの界面活性剤を添加した
ものを用いて洗浄した場合を比較して示す。界面活性剤
の添加により、コンタクトホールの歩留まりが改善され
た事が明らかとなった。
【0051】
【表1】
【0052】上述したように、200ppm以下の界面
活性剤を加えたバッファードフッ酸の性能としては、シ
リコンの各種酸化物に対して適度のエッチング力とエッ
チング選択比を有する事で、堆積ポリマーや自然酸化膜
を同時除去出来、コンタクトホールの拡張量も極力小さ
く出来るが、シリコン基板やポリシリコンに対しては界
面活性剤の作用によりエッチング力を持たない。従っ
て、シリコン基板もポリシリコン表面のダメージ層を除
去するための手段としては、酸化剤として過酸化水素水
の添加で対処する。
【0053】図11には、本発明による処理液(NH4
F=39.8重量%、HF=0.1重量%、界面活性剤
=60ppm)中に含まれる過酸化水素水の濃度による
ノンドープCVD酸化膜(例えば、HTO)とポリシリ
コンのエッチングレートの変化を示す。過酸化水素水の
添加により、ポリシリコンのエッチングレートが増加
し、ダメージ層の除去が可能となる。なお、この場合、
界面活性剤を添加してある事により、シリコン基板やポ
リシリコンに対する異常浸食(例えば、Worm-Hole )は
十分に抑制される。しかし、過酸化水素水の添加量が7
重量%を越えると、ポリシリコンのエッチングレートが
HTO膜のエッチングレートを上回り、コンタクトホー
ル底部のノンドープCVD酸化膜下層のポリシリコン表
面にアンダーカットが生じ、次工程での成膜に支障を来
す原因を発生させる事となる。
【0054】以上、本発明の実施の形態について詳細に
説明したが、本発明はその技術思想を逸脱しない範囲内
で種々変更可能である。本発明によるバッファードフッ
酸は、上述した例のように加工領域にシリコン基板が存
在する場合以外にも、例えば、下地がポリシリコンであ
る場合にも使用する事が出来、その時にも上述した場合
と同様の効果がある。また、加工される層はBPSGを
主体とする絶縁層のみならず、PSG(リンドープドシ
リケートガラス)やBSG(ボロンドープドシリケート
ガラス)等であってもよい。さらには、ノンドープCV
D酸化膜、例えば、HTO膜やTEOS膜であってもよ
い。レジストマスクは単層であってもよいし、多層を使
用する事も出来る。配線材料としては、ポリシリコン、
ポリサイド(Tiポリサイド、Wポリサイド)や金属材
料(Ti、W、それらの素材からなる合金、窒化チタン
等)が用いられるが、それら以外の適当な材料を使用す
る事も出来る。
【0055】今回調製されたバッファードフッ酸に使用
したフッ化アンモニウム以外のアルカリ性水溶液とし
て、例えば、水酸化アンモニウムのような無機性アルカ
リ水溶液や、TMAH(テトラメチルアンモニウムハイ
ドロオキサイド)、コリン等の有機性アルカリ水溶液等
を用いる事により、上述したような特性を期待する事も
可能である。シリコンのエッチングレートを速めるため
に、酸化剤として添加する薬液としては、過酸化水素水
以外に硝酸のような酸化剤を用いる事も出来、これらの
場合にも同様の効果を期待する事が出来る。
【0056】さらに、本発明による洗浄液が使用可能な
工程としては、コンタクト、BL(ビットライン)コン
タクト、及び、下層金属膜に耐フッ化水素酸金属膜(例
えば、チタン・タングステン合金、窒化チタン等)を使
用している場合のバイアホールについても、効果的な結
果を得る事が出来る。
【0057】
【発明の効果】本発明は、上述したごとく15重量%〜
40重量%フッ化アンモニウムと0.04重量%〜0.
3重量%のフッ化水素酸からなるバッファードフッ酸
に、200ppm以下の界面活性剤と7重量%以下の過
酸化水素水とを添加した洗浄液を使用する事により、6
4MBのダイナミックRAM製造工程に含まれる各ホー
ル形成、及び、それに付随する膜形成の工程において、
堆積ポリマー層、自然酸化膜層、及び、シリコン基板の
ダメージ層を、コンタクトサイズの拡張を抑制しつつ、
一つの洗浄液で同時に除去する事がはじめて可能となっ
た。
【0058】また、上述したように、堆積ポリマー、自
然酸化膜層、及び、シリコン基板のダメージ層が一つの
洗浄液で十分に除去されるため、コンタクトの低抵抗化
と工程の煩雑さの改善を達成する事が出来る。
【図面の簡単な説明】
【図1】本発明によるバッファードフッ酸中のフッ化水
素酸による自然酸化膜除去時間の変化を示すグラフであ
る。
【図2】本発明によるバッファードフッ酸及びそうでな
いバッファードフッ酸中のフッ化水素酸濃度によるエッ
チング選択比の変化を示すグラフである。
【図3】本発明によるバッファードフッ酸及びそうでな
いバッファードフッ酸中のフッ化水素酸濃度によるコン
タクトホール拡張量の変化を示すグラフである。
【図4】本発明によるバッファードフッ酸中のフッ化ア
ンモニウム濃度を固定し、フッ化水素酸の濃度を変化さ
せた場合のBPSG及びHTOのエッチングレートの変
化を示すグラフである。
【図5】本発明によるバッファードフッ酸及びそうでな
いバッファードフッ酸中のフッ化アンモニウム濃度によ
るコンタクトホール拡張量の変化を示すグラフである。
【図6】各種洗浄処理によるコンタクト抵抗の変化を比
較して示すグラフである。
【図7】本発明による洗浄液を用いてコンタクトホール
を形成した絶縁層表面の電子顕微鏡による2次電子像の
模式図であり、同図(a) は堆積ポリマー除去後を、同図
(b) は堆積ポリマー除去前を示す。
【図8】コンタクトホールを形成する過程を示す拡大断
面図である。
【図9】各種処理によるコンタクトホール領域の走査型
電子顕微鏡による2次電子像を比較して示すスケッチで
ある。
【図10】本発明によるバッファードフッ酸に含まれる
界面活性剤の濃度によるポリシリコンのエッチングレー
トの変化を示すグラフである。
【図11】本発明によるバッファードフッ酸に含まれる
過酸化水素水によるHTOとポリシリコンのエッチング
レートの変化を示すグラフである。
【図12】図8(d) の工程まで進んだ状態で、全形成膜
除去後のポリシリコン表面の走査型電子顕微鏡による2
次電子像の模式図であり、同図(a) はバッファードフッ
酸を用いて洗浄した場合を、(b) は界面活性剤を添加し
たバッファードフッ酸を用いて洗浄した場合を比較して
示す。
【符号の説明】
1─シリコン基板、2─BPSG層、2a,4a─コン
タクトホール、3─レジストマスク層、8─エッチング
ガス、9,9a,9b─堆積ポリマー層、10─配線、
14─ノンドープCVD酸化膜層、84─自然酸化膜
(ダメージ層)。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI C11D 7/18 C11D 7/18 H01L 21/308 H01L 21/308 G (72)発明者 石田 彰一 大阪府大阪市淀川区東三国3丁目12番10号 森田化学工業株式会社内 (72)発明者 坂本 等 大阪府大阪市淀川区東三国3丁目12番10号 森田化学工業株式会社内 (72)発明者 亘 徹 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 後藤 日出人 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 溝渕 孝一 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】15重量%〜40重量%のフッ化アンモニ
    ウムと0.04重量%〜0.3重量%のフッ化水素酸か
    らなるバッファードフッ酸に、200ppm以下の界面
    活性剤と7重量%以下の過酸化水素水とを含有すること
    を特徴とする半導体装置用洗浄液。
  2. 【請求項2】前記界面活性剤が以下の構造を有する有機
    化合物であり、少なくともその1種以上を含有すること
    を特徴とする請求項1記載の半導体装置用洗浄液。 R−(O−Cn 2nm COOH R−(O−Cn 2nm NH2 R−(O−Cn 2nm OH (式中、Rは炭素数1〜10の飽和炭化水素基、nは
    1、2もしくは3、mは1もしくは2を表す。)
  3. 【請求項3】半導体基板上に形成され、導電層からなる
    下層上に形成した絶縁層からなる被加工層をレジストマ
    スクによって所定パターンにドライエッチングで加工
    し、このドライエッチング後の前記被加工層を残す工程
    を含み、前記ドライエッチング後に前記レジストマスク
    を除去した状態で、15重量%〜40重量%のフッ化ア
    ンモニウムと0.04重量%〜0.3重量%のフッ化水
    素酸からなるバッファードフッ酸に、200ppm以下
    の界面活性剤と7重量%以下の過酸化水素水とを含有す
    る洗浄液によって前記ドライエッチングによる加工領域
    を処理する工程を含むことを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】ドライエッチングに用いるエッチングガス
    とレジストマスク層と被加工物とにより生じた堆積物
    と、ドライエッチングにより下層表面に生じたダメージ
    層と、前記レジストマスクの除去時に下層の表面に生じ
    た酸化物とを、15重量%〜40重量%のフッ化アンモ
    ニウムと0.04重量%〜0.3重量%のフッ化水素酸
    からなるバッファードフッ酸に、200ppm以下の界
    面活性剤と7重量%以下の過酸化水素水とを含有する洗
    浄液によって除去する工程を含むことを特徴とする半導
    体装置の製造方法。
JP34258096A 1996-12-05 1996-12-05 半導体装置の製造方法 Expired - Fee Related JP3488030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34258096A JP3488030B2 (ja) 1996-12-05 1996-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34258096A JP3488030B2 (ja) 1996-12-05 1996-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10172942A true JPH10172942A (ja) 1998-06-26
JP3488030B2 JP3488030B2 (ja) 2004-01-19

Family

ID=18354869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34258096A Expired - Fee Related JP3488030B2 (ja) 1996-12-05 1996-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3488030B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287972B1 (en) * 1999-03-04 2001-09-11 Philips Semiconductor, Inc. System and method for residue entrapment utilizing a polish and sacrificial fill for semiconductor fabrication
US6355568B1 (en) * 2000-05-26 2002-03-12 United Microelectronics Corp. Cleaning method for copper dual damascene process
KR100347083B1 (ko) * 1998-10-05 2002-08-03 닛본 덴기 가부시끼가이샤 반도체장치 제조방법
JP2002261069A (ja) * 2001-02-28 2002-09-13 Tadahiro Omi 電子部材洗浄液及び電子部材洗浄方法
KR100415756B1 (ko) * 2001-07-11 2004-01-24 주식회사 한택 레이저를 사용하는 반도체소자의 제조방법
KR100416657B1 (ko) * 2001-06-26 2004-01-31 동부전자 주식회사 반도체 소자의 콘택홀 제조방법
JP2005033187A (ja) * 2003-06-20 2005-02-03 Tokyo Electron Ltd 処理方法及び処理システム
JP2007165514A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 半導体装置の製造方法
CN100383927C (zh) * 2001-11-15 2008-04-23 东京毅力科创株式会社 衬底的处理方法和处理设备
JP2013053500A (ja) * 2011-08-31 2013-03-21 Serving Co Ltd フローリング等木質建材のリニューアル工法
JP2014225673A (ja) * 2014-06-12 2014-12-04 国立大学法人東北大学 マイクロ空室の内壁面処理方法
US10020222B2 (en) 2013-05-15 2018-07-10 Canon, Inc. Method for processing an inner wall surface of a micro vacancy

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347083B1 (ko) * 1998-10-05 2002-08-03 닛본 덴기 가부시끼가이샤 반도체장치 제조방법
US6287972B1 (en) * 1999-03-04 2001-09-11 Philips Semiconductor, Inc. System and method for residue entrapment utilizing a polish and sacrificial fill for semiconductor fabrication
US6355568B1 (en) * 2000-05-26 2002-03-12 United Microelectronics Corp. Cleaning method for copper dual damascene process
JP2002261069A (ja) * 2001-02-28 2002-09-13 Tadahiro Omi 電子部材洗浄液及び電子部材洗浄方法
KR100416657B1 (ko) * 2001-06-26 2004-01-31 동부전자 주식회사 반도체 소자의 콘택홀 제조방법
KR100415756B1 (ko) * 2001-07-11 2004-01-24 주식회사 한택 레이저를 사용하는 반도체소자의 제조방법
CN100383927C (zh) * 2001-11-15 2008-04-23 东京毅力科创株式会社 衬底的处理方法和处理设备
JP2005033187A (ja) * 2003-06-20 2005-02-03 Tokyo Electron Ltd 処理方法及び処理システム
JP4694150B2 (ja) * 2003-06-20 2011-06-08 東京エレクトロン株式会社 処理方法及び処理システム
US8778205B2 (en) 2003-06-20 2014-07-15 Tokyo Electron Limited Processing method and processing system
JP2007165514A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 半導体装置の製造方法
JP2013053500A (ja) * 2011-08-31 2013-03-21 Serving Co Ltd フローリング等木質建材のリニューアル工法
US10020222B2 (en) 2013-05-15 2018-07-10 Canon, Inc. Method for processing an inner wall surface of a micro vacancy
JP2014225673A (ja) * 2014-06-12 2014-12-04 国立大学法人東北大学 マイクロ空室の内壁面処理方法

Also Published As

Publication number Publication date
JP3488030B2 (ja) 2004-01-19

Similar Documents

Publication Publication Date Title
US5348619A (en) Metal selective polymer removal
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP3287406B2 (ja) 半導体装置の製造方法
US6436723B1 (en) Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device
JPH10172942A (ja) 半導体装置用洗浄液及びそれを用いた半導体装置の製造方法
US5254213A (en) Method of forming contact windows
CN107078043A (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
JP4263995B2 (ja) フォトレジストポリマー除去用洗浄剤組成物及びフォトレジストパターン洗浄方法
KR20020073393A (ko) 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법
JP4263996B2 (ja) 半導体素子の製造方法及びフォトリソグラフィー方法
JP2639369B2 (ja) 半導体装置の製造方法
JP2004260189A (ja) 洗浄液及びこれを利用した基板の洗浄方法
JP2983356B2 (ja) 半導体素子の製造方法
US6077777A (en) Method for forming wires of semiconductor device
JP4408830B2 (ja) 半導体装置の製造方法
JPH09115875A (ja) 半導体装置の製造方法及びこの方法に用いる処理液
JP4646346B2 (ja) 電子デバイスの製造方法
JPH11340183A (ja) 半導体装置用洗浄液およびそれを用いた半導体装置の製 造方法
JP3725811B2 (ja) 半導体装置の製造方法
JP3704030B2 (ja) 半導体装置の製造方法
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
JPH08186120A (ja) 半導体装置の製造方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP2000311885A (ja) 金属積層配線を有する半導体装置およびその製造方法
US6548231B1 (en) Enhanced passivation scheme for post metal etch clean process

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030908

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees