KR100412301B1 - 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치 - Google Patents

Abstract

본 발명은 계층적 제어 시스템 체계하에서 하부 계층의 임의의 제어기에서 고장이 발생하더라도 장치의 용량을 감소시킴 없이 정격 용량으로 운전할 수 있도록 하는 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치를 제공하고자 한다.

본 발명에 따른 이중화 제어방법은 시스템 전체를 총괄적으로 제어하는 통합제어기와, 그 통합제어기 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기를 구비하는 계층적 제어 시스템의 제어방법에 있어서, 복수의 단위 제어기로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 단계; 수신된 심장박동 신호 및 점호펄스 신호 중 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기의 건전성 여부를 판단하는 단계; 및 판단 결과, 각 단위 제어기가 모두 건전한 경우에는 각 단위 제어기로부터 입력된 점호펄스 신호를 각 해당 단위 제어기쪽으로 다시 송출하고, 임의의 단위 제어기가 고장인 경우에는, 건전한 단위 제어기로부터 입력된 점호펄스 신호를 고장인 단위 제어기쪽으로도 동시에 송출하며, 각 단위 제어기가 모두 고장일 때에는 각 단위 제어기쪽으로의 점호펄스 신호의 송출을 차단하는 단계를 포함한다.

Description

계층적 제어 시스템에서의 이중화 제어방법 및 그 장치{Dual control method in hierarchical control system and apparatus thereof}

본 발명은 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치에 관한 것으로서, 특히 대용량 직류 송전시스템과 같은 대규모 전력변환장치의 계층적 제어 시스템 체계하에서 하부 계층의 임의의 제어기에서 고장이 발생하더라도 장치의 용량을 감소시킴 없이 정격 용량으로 운전할 수 있도록 하는 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치에 관한 것이다.

일반적으로, 대용량 직류 송전시스템과 같은 대규모 전력변환장치는 단일 제어기의 고장에 의해 시스템 전체의 운전이 정지되는 사고를 방지하기 위해 계층적인 제어기 구조를 채택하고 있다. 즉, 하위 계층의 제어기들은 별도의 제어처리장치 및 입출력장치를 갖추고 독립적으로 운전하게 함으로써, 이들 중의 하나가 고장이 나면 그 해당 장치만 운전 정지하고, 건전한 장치는 계속해서 운전되도록 하는것이다. 그러나, 이와 같은 경우 장치의 용량이 감소된 상태에서 운전하게 된다.

전자교환기 등에서 사용되는 동일한 제어기 내에서의 이중화 제어기술과 관련한 내용이 국내 출원번호 특허1993-0027684호(이중화 프로세서 보드의 이중화 제어방법 및 그 장치), 출원번호 특허1996-0041620호(이중화 제어시스템의 동기제어장치), 출원번호 특허1998-0052802호(소프트웨어 비정상 동작상태 감지 및 절체 기능을 갖는 프로세서 이중화 제어장치)에 개시되어 있다. 이들에 개시된 기술 내용은 동일한 제어기 내에서 주처리보드 수준에서 이중화하고 이들의 운전상태를 상호 감시하여 항상 건전한 프로세서가 최종적인 제어 출력을 내도록 하는 방법을 취하고 있다. 즉, 연산장치인 주프로세서를 이중화하여 이들의 건전성만 감시하고, 고장시에 예비의 프로세서로 절체됨으로써 전체 시스템의 가동률이나 신뢰도를 제고하고자 하는 것이다. 그러나, 이와 같은 방식은 두 프로세서 사이에 상호 의존적으로 동작하거나, 별도의 복잡한 회로구성으로 구현되므로, 자체의 신뢰도가 문제시된다. 또한, 절체하기 위해서는 상당한 시간이 필요하고, 절체의 과정이 복잡하며, 계층적 제어기 구조에서는 적용하기가 어려운 단점이 있다.

본 발명은 이상과 같은 종래 이중화 제어기술에서의 문제점을 해소하기 위하여 창출된 것으로서, 계층적 제어 시스템 체계하에서 하부 계층의 임의의 제어기에서 고장이 발생하더라도 장치의 용량을 감소시킴 없이 정격 용량으로 운전할 수 있도록 하는 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치를 제공함에 그 목적이 있다.

도 1은 계층적 제어 구조가 적용된 일반적인 양극성 대용량 직류 송전 시스템의 개략적인 시스템 구성도.

도 2는 도 1의 시스템에 있어서의 하부 계층의 독립적인 전력변환장치의 개략적인 구성도.

도 3은 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어장치의 개략적인 구성도.

도 4는 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어방법에 활용되는 단위 제어기가 출력하는 심장박동(HB) 신호 및 고장 검출신호의 파형도.

도 5는 도 1의 시스템에 있어서의 단위 제어기의 전원 고장시 발생하는 과도적인 오동작 신호의 파형도.

도 6은 도 1의 시스템에 있어서의 단위 제어기의 전원 투입시 발생하는 과도적인 오동작 신호의 파형도.

도 7은 도 1의 시스템에 있어서의 단위 제어기의 고장상태 검출을 위한 상태머신을 이용한 논리 알고리즘을 도식화하여 보여주는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100...통합제어기 101,102...단위 제어기

103...컨버터 점호 유니트 104...싸이리스터 제어 유니트

105∼108...정류기 109∼112...변압기

113...3상 교류 전원 300...(본발명)이중화 제어장치

301,302...광수신 회로부 303...논리소자

상기의 목적을 달성하기 위하여 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어방법은,

시스템 전체를 총괄적으로 제어하는 하나의 통합제어기와, 그 통합제어기 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기를 구비하는 계층적 제어 시스템의 제어방법에 있어서,

상기 복수의 단위 제어기로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 단계;

상기 수신된 심장박동 신호 및 점호펄스 신호 중 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기의 건전성 여부를 판단하는 단계; 및

상기 판단 결과, 각 단위 제어기가 모두 건전한 경우에는 각 단위 제어기로부터 입력된 점호펄스 신호를 각 해당 단위 제어기쪽으로 다시 송출하고, 임의의 단위 제어기가 고장인 경우에는, 건전한 단위 제어기로부터 입력된 점호펄스 신호를 고장인 단위 제어기쪽으로도 동시에 송출하며, 각 단위 제어기가 모두 고장일 때에는 각 단위 제어기쪽으로의 점호펄스 신호의 송출을 차단하는 단계를 포함하는 점에 그 특징이 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어장치는,

시스템 전체를 총괄적으로 제어하는 하나의 통합제어기와, 그 통합제어기 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기를 구비하는 계층적 제어 시스템의 상기 복수의 단위 제어기와 전기적으로 접속되어, 각 단위 제어기로부터의 심장박동 신호와 점호펄스 신호를 입력받아 상응하는 처리를 수행한 후 상기 계층적 제어 시스템의 해당 장치쪽으로 점호펄스 신호를 다시 송출하는 것으로서,

상기 각 단위 제어기로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 복수의 광수신 회로부; 및

상기 복수의 광수신 회로부를 통해 수신된 심장박동 신호 및 점호펄스 신호를 입력받아 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기의 건전성 여부를 판단하고, 그 판단 결과 각 단위 제어기가 건전한 경우에는 각 단위 제어기로부터 입력된 점호펄스 신호를 각 해당 단위 제어기쪽으로 다시 송출하고, 임의의 제어기가 고장인 경우에는, 건전한 단위 제어기로부터 입력된 점호펄스 신호를 고장인 단위 제어기쪽으로도 동시에 송출하는 논리소자를 포함하여 구성된 점에 그 특징이 있다.

여기서, 바람직하게는 상기 논리소자로부터 출력된 신호를 증폭하여 송출하기 위한 게이트신호 증폭기가 논리소자의 후단에 더 마련된다.

또한, 상기 논리소자는 프로그래밍이 가능한 논리소자로서 그 내부에는 상기 심장박동 신호의 주기를 측정하는 것에 의해 해당 단위 제어기의 건전성 여부를 판단하는 논리 알고리즘이 프로그램화되어 저장된다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

여기서, 본 발명의 실시예에 대한 설명을 하기에 앞서, 본 발명에 대한 이해를 돕기 위해 본 발명이 적용되는 계층적 제어 구조의 대용량 직류 송전 시스템에대해 먼저 설명해 보기로 한다.

도 1은 계층적 제어 구조가 적용된 일반적인 양극성 대용량 직류 송전 시스템의 개략적인 시스템 구성도이고, 도 2는 도 1의 직류 송전 시스템에 있어서의 하부 계층의 독립적인 전력변환장치의 개략적인 구성도이다.

도 1 및 도 2를 참조하면, 양극성 대용량 직류 송전 시스템은 대지를 접지로 하고, 양극과 음극에 직류를 인가함으로써 송전단에서 수전단으로 전력을 송전할 수 있는 장치이다. 양극의 전류와 음극의 전류의 크기는 같고 방향만 반대가 되면, 대지 즉, 접지를 통해 흐르는 전류는 영(zero)이 된다. 이러한 시스템 구성은 단극 혹은 양극성으로 송전이 가능하다. 교류를 직류로 변환하는 각 정류기(SCR)(105 ∼108)는 각각의 단위 제어기(101)(102)를 가지고 있으며, 이들의 상위에 통합제어기(100)가 구성되어 있다. 양극과 음극의 전력변환장치는 동일한 입출력을 가지고 있으며, 그 기능 또한 동일하다. 그럼에도 불구하고 이러한 구조를 갖는 것은 독립적으로 운전함으로써 한 쪽 브리지가 고장이 나도 접지선로를 이용하여 나머지 한 브리지는 운전이 가능하도록 하기 위해서이다.

한편, 상위 시스템인 통합제어기(100)로부터의 운전 명령에 따라 각 단위 제어기(101)(102)는 정류기(105∼108)의 점호 펄스를 발생한다. 이때, 직류 송전 시스템은 3상 전원(113)으로부터 교류 전원을 받게 되고, 정류기(105∼108)는 변압기 (109∼112)를 통해 각각 델타(△) 및 와이(Y) 결선으로 전압을 받게 되므로, 운전 명령이 같은 경우 동일한 시점에서 점호 펄스를 발생하게 된다.

이상과 같은 점호 펄스를 발생하기 위해 각 단위 제어기(101)(102)는 도 2에도시된 바와 같이, 2개의 타이머 보드(204)(205)를 구비하고 있다. 이 타이머 보드 (204)(205)는 전원 전압의 제로크로스 신호와 단위 제어기(101)(102)에서의 점호지연각 출력으로부터 각 정류기(105∼108)에 인가되는 점호 신호를 발생하게 된다. 그리고, 이 점호 신호는 증폭기를 거쳐서 정류기(105∼108)를 점호함으로써 원하는 직류 출력전압을 얻게 된다.

단위 제어기(101)(102)의 주연산 CPU(201)는 자체의 고장이 없고, 내부의 소프트웨어가 주어진 주기 내에 정상적으로 실행되면, 반복적으로 논리 하이(H) 또는 로우(L) 신호를 발생한다. 이 신호를 심장박동(Heart Beat:이하 HB)신호라고 한다. 이 신호는 타이머 보드(204)(205)의 포트를 통해 출력되며, 제어 시스템의 외부에서 광전송기(206)(207)에 의해 광신호로 변환되어 후술되는 본 발명의 이중화 제어장치로 전송된다. 도 1 및 도 2에서, 참조번호 103은 컨버터 점호유니트(CFU: Converter Firing Unit), 104는 싸이리스터 제어유니트(TCU: Thyristor Control Unit), 200은 데이터-어드레스 버스, 202는 A/D 보드, 203은 DIO 보드를 각각 나타낸다.

도 3은 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어장치의 개략적인 구성도이다.

도 3을 참조하면, 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어장치(300)는, 시스템 전체를 총괄적으로 제어하는 하나의 통합제어기(100)(도 1 참조)와, 그 통합제어기(100) 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기(101)(102)를 구비하는 계층적 제어 시스템의 상기 복수의 단위 제어기(101)(102)와 전기적으로 접속되어, 각 단위 제어기(101)(102)로부터의 심장박동 신호와 점호펄스 신호를 입력받아 상응하는 처리를 수행한 후 상기 계층적 제어 시스템의 해당 장치쪽으로 점호펄스 신호를 다시 송출하는 것으로서, 상기 각 단위 제어기 (101)(102)로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 복수의 광수신 회로부(301)(302); 및 그 복수의 광수신 회로부(301)(302)를 통해 수신된 심장박동 신호 및 점호펄스 신호를 입력받아 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기(101)(102)의 건전성 여부를 판단하고, 그 판단 결과 각 단위 제어기(101)(102)가 건전한 경우에는 각 단위 제어기(101)(102)로부터 입력된 점호펄스 신호를 각 해당 단위 제어기(101)(102)쪽으로 다시 송출하고, 임의의 제어기(예를 들면, 참조번호 101의 제어기)가 고장인 경우에는, 건전한 단위 제어기(102)로부터 입력된 점호펄스 신호를 고장인 단위 제어기(101)쪽으로도 동시에 송출하는 논리소자(303)를 포함하여 구성된다.

여기서, 상기 광수신 회로부(301)(302)는 저항(301r)(302r)과 트랜지스터 (301t)(302t)로 구성된다. 그리고, 비록 본 도면에는 도시되지 않았지만, 바람직하게는 상기 논리소자(303)로부터 출력된 신호를 증폭하여 송출하기 위한 게이트신호증폭기가 논리소자(303)의 후단에 더 마련된다. 여기서, 이와 같은 논리소자(303)로는 자체 프로그램이 가능한 EPLD(Erasable Programmable Logic Device)가 사용되며, 그 내부에는 상기 심장박동 신호의 주기를 측정하는 것에 의해 해당 단위 제어기의 건전성 여부를 판단하는 논리 알고리즘이 프로그램화되어 저장된다. 도 3에서 참조번호 304, 305는 광케이블을 나타낸다.

그러면, 이상과 같은 구성을 갖는 본 발명에 따른 계층적 제어 시스템에서의 이중화 제어장치(300)의 동작에 대해 설명해 보기로 한다.

먼저, 이중화 제어장치(300)의 광수신 회로부(301)(302)는 각 단위 제어기 (101)(102)로부터의 광신호화된 심장박동(HB) 신호 및 점호펄스 신호를 수신하여 전기신호로 변환하고, 이를 논리소자(303) 측으로 송출한다. 그러면, 논리소자 (303)는 HB 신호의 주기를 측정하여 각 단위 제어기(101)(102)의 건전성 여부를 판단하고, 그 판단 결과에 따라 각 단위 제어기(101)(102)로부터 입력된 점호펄스를 선택하여 출력하게 된다. 이때, 각 단위 제어기(101)(102)가 모두 건전한 경우에는 각 단위 제어기(101)(102)로부터 입력된 점호펄스 신호를 각 해당 단위 제어기 (101)(102)쪽으로 다시 송출하고, 임의의 단위 제어기(예컨대, 참조번호 101의 제어기)가 고장인 경우에는, 건전한 단위 제어기(102)로부터 입력된 점호펄스 신호를 고장인 단위 제어기(101)쪽으로도 동시에 송출한다. 그리고, 각 단위 제어기 (101)(102)가 모두 고장일 때에는 각 단위 제어기(101)(102)쪽으로의 점호펄스 신호의 송출을 차단한다.

이렇게 하여 논리소자(303)로부터 점호펄스가 출력되면, 그 출력은 논리소자 (303) 후단에 연결된 게이트신호 증폭기(미도시)에 의해 증폭된 후 각 정류기(105∼108)의 게이트 단자로 입력된다. 이에 의해 임의의 제어기가 고장나더라도 각 정류기(105∼108)는 동일한 직류를 발생할 수 있게 되고, 따라서 시스템의 용량을 감소시킴없이 정격 용량으로 운전을 계속할 수 있게 된다. 또한, 이때 고장난 제어기와는 광신호로만 연결되므로, 전기적으로 아무런 간섭없이 고장난 제어기의 전원을차단하고 수리를 할 수 있게 된다.

한편, 이상과 같은 일련의 과정에 있어서, 각 단위 제어기(101)(102)의 타이머 보드(204)(205)는 주연산 CPU(201)가 정상적일 때 입출력, 제어연산 등을 정상적으로 수행하면, 도 4에 도시된 바와 같이, 이전 값을 반전하는 HB 신호(400)를 발생한다. 이 신호는 CPU(201)의 고장, 내부 소프트웨어의 비정상적인 실행, 타이머 보드의 고장, 전원장치의 고장 등 각종 고장이 발생하거나, 자체 진단에 의한 고장검출시에 강제로 신호를 출력하지 않는 등, 이상이 있을 경우에는 더 이상 현재의 신호를 반전하지 못하고, 이전의 상태를 유지하게 된다.

이때, 상기 HB 신호(400)를 선택하게 되는 이중화 제어장치(300)의 논리회로는 다음과 같은 과정으로 신호를 검사하여 고장 유무를 판단하게 된다. 우선, 이 고장 판별논리는 다음의 몇 가지 예외적인 경우에도 정상적으로 동작하도록 설계되어 있다.

먼저, 도 5 및 도 6에 도시된 바와 같이, 단위 제어기(101)(102)의 전원을 투입하거나 차단할 때, 하드웨어가 정상적으로 동작하지 않고 과도적으로 이상 펄스(500,600)를 발생할 경우가 있는데, 이를 정상으로 판정하지 않아야 한다. 이는 특히 고장 수리 후에 다시 전원을 투입할 경우, 원래의 제어기로 복귀가 정상적으로 이루어지도록 하는데 중요한 요소이다. 도 5 및 도 6은 각각 제어전원을 차단, 투입할 때의 오동작 파형을 보여주고 있다. 참조번호 501과 601은 각 경우에 있어 제어기에서 발생하는 점호신호이고, 참조번호 502, 602는 각각 이때의 점호펄스 유효 검출신호이다. 참조번호 500과 600에서 보는 바와 같이 전원 제거 후 0(zero)전압으로 감소되는 과정이나 투입 후에 전원이 정상적으로 유지되는 과도 순간에 고장신호를 발생하는 오동작이 나타나 있다.

다음에는, 노이즈가 침입하여 원치 않는 HB 신호(400)가 발생되거나 실시간 운영체제를 채택하고 있는 CPU(201)의 소프트웨어 타스크(task)가 자체의 우선 순위에 의해 약간의 시차를 가지고 HB 신호(400)를 발생하는 경우이다. 이 경우 전체 시스템의 운전상에 지장은 없지만 이중화 제어장치(300)가 이를 오류로 판단하여 불필요하게 출력신호를 스위칭함으로써 안정적인 운전을 방해할 수 있다.

이상과 같은 예외적인 경우에도 고장 판별논리가 정상적으로 동작하여 고장을 검출할 수 있도록 하기 위해, 두 단계를 거쳐 HB 신호(400)로부터 고장을 검출할 수 있도록 설계되어 있다.

1) 전원투입시

먼저, 이중화 제어장치(300)는 이미 전원이 인가되어 있는 상태이므로, HB 신호(400)는 논리 H(하이)로 유지되어 있는 상태에서 단위 제어기(101)(102)의 전원을 투입하면, 초기에 정상적인 운전이 개시되기 전에는 논리 L(로우)로 출력이 나오게 된다. 이때, 한 번의 상태 천이(H에서 L)가 발생되므로, 일정 시간 동안 단위 제어기(400)를 정상으로 판정하게 되는 문제가 발생된다. 이러한 문제에 대해 종래 방식에서는 전원의 상태를 검출하는 별도의 보조회로 등을 통하여 문제를 해결했지만, 본 발명에서는 별도의 회로없이 다음과 같이 해결한다.

단위 제어기(101)(102)의 전원이 차단되어 있을 때는 광수신 회로부(301) (302)의 동작(빛이 없을 때 논리 H 유지)에 의해 항상 논리 H로 유지되며, 전원 인가시에는 CPU(201)의 초기화 동작에 의해 논리 L(406)로 되는 점에 착안하여 일정 시간 동안 논리 H로 유지되다가 다시 논리 L로 천이되면 이를 검출하여 제어기 (101)(102)가 고장 상태에서 회복된 초기 단계로 판단하여 정상적인 운전이 되기 이전까지는 계속 고장상태를 유지하게 한다. 이러한 알고리즘은 전원의 차단 뿐만이 아니라 보드의 고장 등 다른 상황에 대해서도 동일하게 적용된다. 즉, 전원 투입 후 일정 시간 경과 후 HB 신호(400)가 L로 강하하면(406), 이 지점에서 일정 시간 동안은 고장 검출을 하지 않다가 이 시간 이후 지점(407)에서 HB 신호(400)를 유효하게 함으로써 정상적으로 고장을 검출하게 하는 것이다.

2) 전원차단시

운전중이거나 정지중에 제어기(101)(102)의 전원이 차단되거나 고장이 발생할 경우, 상기 도 5에서 볼 수 있는 바와 같이, 논리 L에서 논리 H로 천이하는 과정에서 이상 펄스(500)가 발생하게 된다. 이것은 전원 전압이 강하하면서 내부의 논리회로 등이 비정상적으로 동작하는 경우이다. 종래의 방식은 전술한 바와 같이 전원 전압의 검출을 위해 별도의 보조회로를 부가하여 이 문제를 해결했지만, 본 발명에서는 별도의 회로없이 다음과 같이 해결한다.

HB 신호(400)는 일정한 주기, 예를 들어 100ms마다 출력하도록 프로그램되어 있고, 고장상태 검출회로는 약간의 마진을 부여하여 120ms 정도(405)를 초과하면 고장으로 검출하도록 설계한다. 따라서, 일단 한 번 HB 신호(400)가 인가되면 그 다음에 입력될 HB 신호(400)의 간격을 예측할 수 있다. 예를 들면, 90ms(404)에서 120ms(405)의 범위를 벗어난 HB 신호(400)는 정상적이 아닌 HB 신호(400)로 판정하는 것이다. 디지털 시스템에서 제어 전원이 차단되면 CPU(201) 등은 5V에서 약간 떨어진 지점에서 리셋되나 입출력회로는 낮은 전압까지 그 동작이 계속된다. 완전히 그 동작을 상실할 때까지는 수백 ms의 시간이 소요되게 된다. 이 시간은 HB 신호(400)의 발생 간격보다 훨씬 길기때문에 이를 이용하여 오동작없이 검출이 가능하게 되는 것이다.

이렇게 결정된 유효한 HB 신호(401)로부터 제어기(101)(102)의 고장을 검출하는 알고리즘은 도 7에 도시된 바와 같다. 이 알고리즘은 상태머신(state machine) 기법을 적용하여 설계되었으며, 어떠한 경우에도 동일한 시점에서 동일한 상태가 발생하지 않는 특징이 있다. 따라서, 확실하게 고장을 검출할 수 있게 된다.

도 7을 참조하면, 유효한 HB 신호(401)를 입력으로 하는 판별 논리에 있어서, 초기상태(700)는 입력 HB의 상태에 따라 H 에러상태(701) 혹은 L 에러상태 (702)로 천이하게 된다. 이 상태에서 자기 상태를 유지하면 그 상태에서 머물게 되고, 반대의 상태로 천이되면 에러 상태에서 벗어나 각각 상태 H 상태(704) 혹은 L 상태(703)로 이전함으로써 에러 상태를 벗어난다. 이 상태에서 일정 기간 벗어나지 못하면 판별기(705)(706)에서 에러 상태로 판정하게 된다. 반대로, 일정 시간 이전에 다른 상태로 천이되면 타이머 클리어 상태(707)(708)를 거쳐 다른 상태로 천이하게 된다. 여기서, 최종적인 고장의 판단은 아래의 논리로 구성된다.

고장상태 = ERR_L OR ERR_H

이상과 같은 본 발명에 의하면, 다음과 같은 장점 및 효과를 얻을 수 있다.

첫째, 계층적 구조의 대규모 제어 시스템에 있어서 동일 계층의 한 제어기가 고장나도 정격에 해당하는 출력을 계속 낼 수 있어 시스템의 가동율과 신뢰도를 높일 수 있다.

둘째, 광(빛)으로 펄스신호를 받고 독립적인 전원으로 구성되므로, 고장 검출 대상 기기의 전원 고장, 하드웨어 혹은 소프트웨어적인 고장에 관계없이 항상 제어기의 운전 상태를 정확히 검출할 수 있다.

셋째, 간단한 하드웨어와 논리 게이트를 이용한 논리의 구성으로 자체 신뢰도가 매우 높다.

넷째, 감시 대상이 되는 제어기의 성능에 영향을 미치지 않을 정도의 간단한 검출신호 출력을 이용하므로, 하드웨어나 소프트웨어적인 오버헤드가 적다.

따라서, 이와 같은 본 발명이 HVDC 등의 대규모 전력변환장치나 발전소의 발전기 여자제어장치, 자기부상열차의 부상제어장치 등에 적용될 경우 적용 시스템의 신뢰도와 가동율을 한층 향상시킬 수 있다.

Claims (4)

1. 시스템 전체를 총괄적으로 제어하는 하나의 통합제어기와, 그 통합제어기 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기를 구비하는 계층적 제어 시스템의 제어방법에 있어서,

   상기 복수의 단위 제어기로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 단계;

   상기 수신된 심장박동 신호 및 점호펄스 신호 중 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기의 건전성 여부를 판단하는 단계; 및

   상기 판단 결과, 각 단위 제어기가 모두 건전한 경우에는 각 단위 제어기로부터 입력된 점호펄스 신호를 각 해당 단위 제어기쪽으로 다시 송출하고, 임의의 단위 제어기가 고장인 경우에는, 건전한 단위 제어기로부터 입력된 점호펄스 신호를 고장인 단위 제어기쪽으로도 동시에 송출하며, 각 단위 제어기가 모두 고장일 때에는 각 단위 제어기쪽으로의 점호펄스 신호의 송출을 차단하는 단계를 포함하는 것을 특징으로 하는 계층적 제어 시스템에서의 이중화 제어방법.
2. 시스템 전체를 총괄적으로 제어하는 하나의 통합제어기와, 그 통합제어기 하부에 계층적 구조로 각각 마련되는 복수의 단위 제어기를 구비하는 계층적 제어 시스템의 상기 복수의 단위 제어기와 전기적으로 접속되어, 각 단위 제어기로부터의심장박동 신호와 점호펄스 신호를 입력받아 상응하는 처리를 수행한 후 상기 계층적 제어 시스템의 해당 장치쪽으로 점호펄스 신호를 다시 송출하는 것으로서,

   상기 각 단위 제어기로부터의 심장박동 신호 및 점호펄스 신호를 각각 수신하는 복수의 광수신 회로부; 및

   상기 복수의 광수신 회로부를 통해 수신된 심장박동 신호 및 점호펄스 신호를 입력받아 심장박동 신호의 주기 측정에 의해 상기 각 단위 제어기의 건전성 여부를 판단하고, 그 판단 결과 각 단위 제어기가 건전한 경우에는 각 단위 제어기로부터 입력된 점호펄스 신호를 각 해당 단위 제어기쪽으로 다시 송출하고, 임의의 제어기가 고장인 경우에는, 건전한 단위 제어기로부터 입력된 점호펄스 신호를 고장인 단위 제어기쪽으로도 동시에 송출하는 논리소자를 포함하여 구성된 것을 특징으로 하는 계층적 제어 시스템에서의 이중화 제어장치.
3. 제 2항에 있어서,

   상기 논리소자의 후단에는 논리소자로부터 출력된 신호를 증폭하여 송출하기 위한 게이트신호 증폭기가 더 마련되어 있는 것을 특징으로 하는 계층적 제어 시스템에서의 이중화 제어장치.
4. 제 2항에 있어서,

   상기 논리소자는 프로그래밍이 가능한 논리소자로서 그 내부에는 상기 심장박동 신호의 주기를 측정하는 것에 의해 해당 단위 제어기의 건전성 여부를 판단하는 논리 알고리즘이 프로그램화되어 저장되어 있는 것을 특징으로 하는 계층적 제어 시스템에서의 이중화 제어장치.