KR100404843B1 - Addressing Method and Apparatus of Plasma Display Panel - Google Patents
Addressing Method and Apparatus of Plasma Display Panel Download PDFInfo
- Publication number
- KR100404843B1 KR100404843B1 KR10-2001-0028754A KR20010028754A KR100404843B1 KR 100404843 B1 KR100404843 B1 KR 100404843B1 KR 20010028754 A KR20010028754 A KR 20010028754A KR 100404843 B1 KR100404843 B1 KR 100404843B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- auxiliary
- data
- voltage
- discharge
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
- G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 데이터 드라이버의 출력전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 어드레싱 방법 및 장치에 관한 것이다.The present invention relates to a method and an apparatus for addressing a plasma display panel which can lower the output voltage of a data driver.
본 발명의 어드레싱 방법은 주사전극과 유지전극 및 데이터전극과, 상기 데이터전극과 유전체층을 사이에 두고 중첩된 보조전극을 포함하는 다수의 방전셀들을 어드레싱하는 플라즈마 디스플레이 패널의 어드레싱 방법에 있어서, 상기 다수의 방전셀들에 포함되는 보조전극들에 동시에 보조전압을 충전시켜 유지시키는 단계와; 상기 보조전극에서 유지되는 보조전압, 상기 데이터전극에 상기 보조전압과 동일극성으로 인가되는 데이터전압 및 상기 주사전극에 공급되는 주사전압을 이용하여 상기 다수의 방전셀들을 어드레싱하는 단계와; 상기 다수의 방전셀들에 대한 어드레싱이 완료되면 상기 보조전극에서 유지된 보조전압을 동시에 방전시키는 단계를 포함한다.An addressing method of the present invention is a method of addressing a plasma display panel, wherein the plurality of discharge cells including a scan electrode, a sustain electrode, a data electrode, and an auxiliary electrode overlapping the data electrode and the dielectric layer are interposed therebetween. Simultaneously charging and maintaining the auxiliary voltages of the auxiliary electrodes included in the discharge cells of the battery; Addressing the plurality of discharge cells using an auxiliary voltage held by the auxiliary electrode, a data voltage applied to the data electrode in the same polarity as the auxiliary voltage, and a scan voltage supplied to the scan electrode; And simultaneously discharging the auxiliary voltage held by the auxiliary electrode when the addressing of the plurality of discharge cells is completed.
이러한 구성에 의하여, 보조전극에 보조전압을 인가한 후 데이터전극에 데이터전압을 인가하여 방전공간에 인가되는 실제 데이터전압을 종래와 같이 그대로 유지하면서 데이터전극에 공급되는 전압을 낮출 수 있게 된다. 이에 따라, 데이터 드라이버의 출력전압을 낮출 수 있으므로 내압이 작은 데이터 드라이버를 사용할 수 있게 되어 회로 비용을 절감할 수 있게 된다.With this configuration, the voltage supplied to the data electrode can be lowered while maintaining the actual data voltage applied to the discharge space by applying the auxiliary voltage to the auxiliary electrode and then applying the data voltage to the data electrode. Accordingly, since the output voltage of the data driver can be lowered, a data driver having a small breakdown voltage can be used, thereby reducing the circuit cost.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 데이터 드라이버의 출력전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 어드레싱 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to an addressing method and apparatus for a plasma display panel capable of reducing an output voltage of a data driver.
최근, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다), 전계방출 표시장치(Field Emission Display; 이하 "FED"라 한다) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 한다)등의 평면 표시장치가 활발히 개발되고 있다. PDP는 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 이점을 가진다. 이러한 이점들로 인하여 PDP에 대한 연구가 활발히 진행되고 있다.Recently, a liquid crystal display (hereinafter referred to as "LCD"), a field emission display (hereinafter referred to as "FED") and a plasma display panel (hereinafter referred to as "PDP") Flat display devices such as the like have been actively developed. The PDP emits a phosphor by 147 nm ultraviolet rays generated when the He + Xe or Ne + Xe inert mixed gas is discharged, thereby displaying an image including characters or graphics. Such a PDP is not only thin and large in size, but also simple in structure, and has a high luminance and high luminous efficiency as compared to other flat display devices. Due to these advantages, research on PDP is being actively conducted.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type PDP.
도 1 및 도 2를 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(12Y) 및 서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 데이터전극(20X)을 구비한다.1 and 2, a discharge cell of a conventional three-electrode AC surface discharge type PDP is formed on a scan electrode 12Y and a sustain electrode 12Z formed on an upper substrate 10, and on a lower substrate 18. The formed data electrode 20X is provided.
주사전극(12Y)과 서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode 12Y and the sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge, and increases discharge efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.
데이터전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 데이터전극(20X)은 주사전극(12Y)과 서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 데이터전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광선이 인접한 방전셀에 누설되는 것을 방지한다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the data electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The data electrode 20X is formed in the direction crossing the scan electrode 12Y and the sustain electrode 12Z. The partition wall 24 is formed in parallel with the data electrode 20X to prevent ultraviolet rays and visible rays generated by the discharge from leaking to the adjacent discharge cells.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색, 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)과 하부기판(18)및 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe or Ne + Xe for discharging is injected into the discharge space of the discharge cell provided between the upper substrate 10, the lower substrate 18, and the partition wall 24.
이러한 구조의 PDP 셀은 데이터전극(20X)과 주사전극(12Y) 사이의 대향방전에 의해 선택된 후 주사전극(12Y) 및 서스테인전극(12Z) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.The PDP cell of this structure is selected by the counter discharge between the data electrode 20X and the scan electrode 12Y, and then maintains the discharge by the surface discharge between the scan electrode 12Y and the sustain electrode 12Z. In the PDP cell, the fluorescent material 26 emits light by ultraviolet rays generated during sustain discharge, so that visible light is emitted outside the cell. As a result, the PDP having cells displays an image. In this case, the PDP implements a gray scale required for displaying an image by adjusting the discharge sustain period of the cell, that is, the number of sustain discharges, according to the video data.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임의 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다.The three-electrode AC surface discharge type PDP is driven by dividing the number of emission of one frame into several subfields to realize gray level of an image.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브 필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브 필드의 리셋기간 및 어드레스 기간은 각 서브 필드마다 동일한 반면에 서스테인 기간은 각 서브 필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브 필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.Each subfield is further divided into a reset period for generating discharge uniformly, and a sustain period for implementing gradation according to an address period for selecting a discharge cell and the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. In addition, each of the eight subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized.
도 3 내지 도 4d는 한 서브필드에서 도 1과 같은 3전극 교류 면방전형 PDP에 공급되는 구동 파형과 구동 파형에 의해 벽전하가 생성되는 과정을 나타낸 것이다.3 to 4D illustrate a process in which wall charges are generated by driving waveforms and driving waveforms supplied to a three-electrode AC surface discharge type PDP as shown in FIG. 1 in one subfield.
도 3을 참조하면, 리셋기간에는 주사전극(12Y)에 상승 램프파형과 하강 램프파형이 연속적으로 공급된다. 상승 램프파형이 공급되는 (a)기간에서는 주사전극(12Y)과 서스테인전극(12Z) 사이에 미약한 방전을 일으키게 함으로 인해 도 4a와 같이 주사전극(12Y)과 서스테인전극(12Z)상의 상부 유전체층(14)에 벽전하가 축적되게 한다. 이때 램프전압을 서서히 상승시키면 벽전하의 양이 증가하게 된다. 이어서, 하강 램프파형이 도 4b와 같이 공급되고, 서스테인전극(12Z)에 소정의 전압이 공급되는 (b)기간은 셀내의 벽전하를 적당량 소거시켜 구동회로의 동작 마진을 충분히 확보하게 한다. 이때 램프전압을 서서히 하강시킴으로 인해 벽전하를 감소시킬 수 있다. 그리고, 도 3의 (c)기간은 도 4c와 같이 방전 공간내에 일정 양의 벽전하가 존재하게 하여 어드레스 기간을 준비하게 된다. 이와 같이, 리셋기간에는 주사전극(12Y)에 램프파형을 공급함으로써 비표시기간인 리셋기간의 방전에 의해 수반되는 가시광을 가능한 적게하여 콘트라스트비를 향상시킴과 아울러, 패널 전체에 균일한 벽전하를 형성하여 어드레스 방전에 필요한 구동전압을 낮추고 있다.Referring to FIG. 3, the rising ramp waveform and the falling ramp waveform are continuously supplied to the scan electrode 12Y during the reset period. In the period (a) in which the rising ramp waveform is supplied, a weak discharge is generated between the scan electrode 12Y and the sustain electrode 12Z, so that the upper dielectric layer (on the scan electrode 12Y and the sustain electrode 12Z, as shown in FIG. 14) allow wall charges to accumulate. At this time, if the ramp voltage is gradually increased, the amount of wall charge increases. Subsequently, during the period (b) in which the falling ramp waveform is supplied as shown in FIG. 4B and a predetermined voltage is supplied to the sustain electrode 12Z, an appropriate amount of wall charges in the cell is erased to sufficiently secure an operating margin of the driving circuit. At this time, the wall charge can be reduced by gradually lowering the lamp voltage. In the period (c) of FIG. 3, a predetermined amount of wall charges exist in the discharge space as shown in FIG. 4C to prepare the address period. In this way, by supplying the ramp waveform to the scan electrode 12Y in the reset period, the visible light accompanying the discharge in the reset period, which is the non-display period, is reduced as much as possible to improve the contrast ratio and to provide uniform wall charge throughout the panel. The drive voltage required for address discharge is reduced.
어드레스기간에는 데이터전극(20X)들에 정극성의 데이터펄스(data)가 공급되며, 이 데이터펄스(data)에 동기되게끔 주사전극(12Y)에 부극성의 스캔펄스(Scan)가 순차적으로 공급된다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔펄스(Scan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전을 일으킨다. 이 어드레스방전으로 도 4d와 같이 셀 내에서는 유시방전에 필요한 충분한 벽전하가 형성된다.In the address period, the positive data pulse data is supplied to the data electrodes 20X, and the negative scan pulse Scan is sequentially supplied to the scan electrode 12Y in synchronization with the data pulse data. . Then, the cell to which the data pulse is supplied generates an address discharge by adding the voltage corresponding to the voltage difference between the data pulse and the scan pulse and the internal wall voltage accumulated by the wall charge in the cell. . This address discharge forms sufficient wall charges necessary for instant discharge in the cell as shown in FIG. 4D.
서스테인 기간에는 주사전극(12Y)들과 서스테인전극(12Z)에 교번적으로 서스테인펄스(SUSP)가 공급된다. 그러면 어드레스 방전에 의해 선택된 셀들은 매 서스테인 펄스(SUSP) 공급시 서스테인 방전을 일으키게 된다. 휘도 상대비에 따른 서스테인 방전이 모두 일어난 후에는 공통 서스테인전극(12Z)에 램프파 형태의 작은 소거신호(erase)가 공급되어 셀 내부의 벽전하가 모두 소거된다.In the sustain period, sustain pulses SUSP are alternately supplied to the scan electrodes 12Y and the sustain electrodes 12Z. Then, the cells selected by the address discharge cause sustain discharge upon every sustain pulse SUPS supply. After all the sustain discharges according to the luminance relative ratio have occurred, a small erase signal (erase) in the form of a ramp wave is supplied to the common sustain electrode 12Z to erase all wall charges in the cell.
이와 같이 종래의 PDP 구동방법에서는 리셋기간 등을 이용하여 데이터전압을 많이 낮추고 있다. 그럼에도 불구하고 데이터전압은 70V이상의 고전압을 필요로하고 있기 때문에 고전압을 공급하기 위한 회로 비용이 크다는 문제점이 있다.As described above, in the conventional PDP driving method, the data voltage is greatly reduced by using the reset period. Nevertheless, since the data voltage requires a high voltage of 70V or more, a circuit cost for supplying a high voltage is high.
이러한 문제점을 해결하기 위하여 도 5와 같이 보조전극을 채용한 4전극 PDP의 구조가 제안되어졌다.In order to solve this problem, a structure of a four-electrode PDP using an auxiliary electrode has been proposed as shown in FIG. 5.
도 5를 참조하면, 종래의 4전극 교류 면방전형 PDP의 방전셀은 상부기판(40) 상에 형성되어진 주사전극(42Y) 및 서스테인전극(42Z)과, 하부기판(48) 상에 형성되어진 데이터전극(50X) 및 보조전극(50A)을 구비한다.Referring to FIG. 5, the discharge cells of the conventional four-electrode AC surface discharge type PDP include the scan electrodes 42Y and the sustain electrodes 42Z formed on the upper substrate 40, and the data formed on the lower substrate 48. An electrode 50X and an auxiliary electrode 50A are provided.
보조전극(50A)은 데이터전극(50X)과 나란한 방향으로 형성되어 어드레스 방전시 어드레스전극(50X)과 함께 보조방전을 일으킨다. 보조전극(50A)이 형성되는 것을 제외하고는 다른 구성 및 특징들은 도 1에 도시된 3전극 교류 면방전형 PDP와 동일하다. 즉, 주사전극(42Y)과 서스테인전극(42Z)이 나란하게 형성된 상부기판(40)에는 상부 유전체층(44)과 보호막(46)이 적층된다. 상부 유전체층(44)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(46)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(44)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(46)으로는 통상 산화마그네슘(MgO)이 이용된다.The auxiliary electrode 50A is formed in a direction parallel to the data electrode 50X to cause an auxiliary discharge together with the address electrode 50X during address discharge. Except that the auxiliary electrode 50A is formed, other configurations and features are the same as those of the three-electrode AC surface discharge type PDP shown in FIG. That is, the upper dielectric layer 44 and the passivation layer 46 are stacked on the upper substrate 40 on which the scan electrode 42Y and the sustain electrode 42Z are formed side by side. The wall charges generated during the plasma discharge are accumulated in the upper dielectric layer 44. The passivation layer 46 prevents damage to the upper dielectric layer 44 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 46, magnesium oxide (MgO) is usually used.
데이터전극(50X) 및 보조전극(50A)이 나란하게 형성된 하부기판(48) 상에는 하부 유전체층(52), 격벽(54)이 형성되며, 하부 유전체층(52)과 격벽(54) 표면에는 형광체(56)가 도포된다. 데이터전극(50X) 및 보조전극(50A)은 주사전극(42Y) 및 서스테인전극(42Z)과 교차되는 방향으로 형성된다. 격벽(54)은 데이터전극(50X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(56)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(40,48)과 격벽(54) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The lower dielectric layer 52 and the partition wall 54 are formed on the lower substrate 48 having the data electrode 50X and the auxiliary electrode 50A side by side, and the phosphor 56 on the surfaces of the lower dielectric layer 52 and the partition wall 54. ) Is applied. The data electrode 50X and the auxiliary electrode 50A are formed in the direction crossing the scan electrode 42Y and the sustain electrode 42Z. The partition wall 54 is formed in parallel with the data electrode 50X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 56 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 40 and 48 and the partition wall 54.
도 6은 종래의 4전극 교류 면방전 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극라인에 공급되는 구동파형을 나타낸 파형도이다.FIG. 6 is a waveform diagram showing a driving waveform supplied to each electrode line of the PDP in each subfield in the conventional method of driving a four-electrode AC surface discharge PDP.
도 6을 참조하면, 리셋기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 서스테인전극라인(Z)에 공급되는 방전펄스로 주사전극라인(Y)과 서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 데이터전극라인(X)에 공급된다. 이때, 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 방전셀에서 어드레스 방전이 일어날 때 데이터전극라인(X)과 평행한 보조전극라인(A)에 보조펄스(-Va)가 공급된다. 보조펄스(-Va)가 공급된 방전셀에서는 데이터전극라인(X)과 보조전극라인(A) 간에 보조방전이 일어나 방전셀 내에 하전입자들을 생성한다. 보조방전에 의해 생성된 하전입자들은 어드레스 방전을 돕게된다. 이에 따라, 어드레스 방전시 데이터펄스(Vd)의 펄스폭(Td)을 1.2㎲에 가깝게 단축시킬 수 있다.Referring to FIG. 6, during the reset period, the discharge cells are initialized and discharge is generated between the scan electrode line Y and the sustain electrode line Z by the discharge pulses supplied to the sustain electrode line Z to assist the address discharge. Priming charged particles and wall charges are formed in the discharge cells. In the address period, scan pulses (-Vs) are sequentially applied to the scan electrode lines (Y) of the PDP, and data pulses (Vd) are supplied to each data electrode line (X) in synchronization with the scan pulses (-Vs). do. At this time, an address discharge occurs in the discharge cell in which the data pulse Vd and the scan pulse (-Vs) exist at the same time. When the address discharge occurs in the discharge cell, the auxiliary pulse (-Va) is supplied to the auxiliary electrode line A parallel to the data electrode line (X). In the discharge cell supplied with the auxiliary pulse (-Va), an auxiliary discharge occurs between the data electrode line X and the auxiliary electrode line A to generate charged particles in the discharge cell. The charged particles generated by the secondary discharge help the address discharge. As a result, the pulse width Td of the data pulse Vd at the address discharge can be shortened to about 1.2 kW.
따라서, 본 발명의 목적은 데이터 드라이버의 출력전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 어드레싱 방법 및 장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide an addressing method and apparatus for a plasma display panel which can lower an output voltage of a data driver.
도 1은 종래 기술에 따른 교류 3전극 플라즈마 디스플레이 패널을 나타내는 사시도.1 is a perspective view showing an AC three-electrode plasma display panel according to the prior art.
도 2는 도 1에 도시된 하부기판을 나타내는 단면도.2 is a cross-sectional view showing the lower substrate shown in FIG.
도 3은 도 1에 도시된 교류 3전극 플라즈마 디스플레이 패널에 인가되는 구동파형도.FIG. 3 is a driving waveform diagram applied to the AC three-electrode plasma display panel shown in FIG. 1.
도 4a 내지 도 4d는 도 3에 도시된 구동파형도에 의해 플라즈마 디스플레이 패널에 생성되는 벽전하를 나타내는 도면.4A to 4D are diagrams showing wall charges generated in the plasma display panel by the driving waveform diagram shown in FIG.
도 5는 종래 기술에 따른 교류 4전극 플라즈마 디스플레이 패널을 나타내는 사시도.5 is a perspective view showing an AC four-electrode plasma display panel according to the prior art.
도 6은 도 5에 도시된 PDP의 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타내는 파형도.FIG. 6 is a waveform diagram showing driving waveforms supplied to respective electrode lines of a plasma display panel for each subfield in the driving method of the PDP shown in FIG. 5; FIG.
도 7은 본 발명에 따른 교류 4전극 플라즈마 디스플레이 패널을 도시한 사시도.7 is a perspective view of an alternating current 4-electrode plasma display panel according to the present invention;
도 8은 도 7에 도시된 하부기판을 나타내는 단면도.8 is a cross-sectional view illustrating the lower substrate of FIG. 7.
도 9는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동하기 위한 구동부를 나타내는 도면.9 is a view showing a driver for driving a plasma display panel according to a first embodiment of the present invention.
도 10은 본 발명에 따른 교류 4전극 플라즈마 디스플레이 패널에 인가되는 구동파형도.10 is a driving waveform diagram applied to an AC four-electrode plasma display panel according to the present invention;
도 11은 본 발명에 제2 실시 예에 따른 플라즈마 디스플레이 패널을 구동하기 위한 구동부를 나타내는 도면.11 is a view showing a driving unit for driving a plasma display panel according to a second embodiment of the present invention.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10,40,70 : 상부기판 12Y,42Y,72Y : 주사전극10,40,70: Upper substrate 12Y, 42Y, 72Y: Scanning electrode
12Z,42Z,72Z : 서스테인전극 14,44,74 : 상부 유전체층12Z, 42Z, 72Z: Sustain electrode 14, 44, 74: Upper dielectric layer
16,46,76 : 보호층 18,48,68 : 하부기판16,46,76: protective layer 18,48,68: lower substrate
20X,50X,60X : 데이터전극 22,52,67A,67B : 유전체층20X, 50X, 60X: Data electrodes 22, 52, 67A, 67B: Dielectric layer
24,54,64 : 격벽 26,56,66 : 형광체24,54,64: bulkhead 26,56,66: phosphor
50A,60A : 보조전극 80 : 데이터전극 구동부50A, 60A: Auxiliary electrode 80: Data electrode driver
82 : 보조전극 구동부82: auxiliary electrode driver
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스프레이 패널의 어드레싱 방법은 주사전극과 유지전극 및 데이터전극과, 상기 데이터전극과 유전체층을 사이에 두고 중첩된 보조전극을 포함하는 다수의 방전셀들을 어드레싱하는 플라즈마 디스플레이 패널의 어드레싱 방법에 있어서, 상기 다수의 방전셀들에 포함되는 보조전극들에 동시에 보조전압을 충전시켜 유지시키는 단계와; 상기 보조전극에서 유지되는 보조전압, 상기 데이터전극에 상기 보조전압과 동일극성으로 인가되는 데이터전압 및 상기 주사전극에 공급되는 주사전압을 이용하여 상기 다수의 방전셀들을 어드레싱하는 단계와; 상기 다수의 방전셀들에 대한 어드레싱이 완료되면 상기 보조전극에서 유지된 보조전압을 동시에 방전시키는 단계를 포함한다.In order to achieve the above object, an addressing method of a plasma display panel according to the present invention addresses a plurality of discharge cells including a scan electrode, a sustain electrode and a data electrode, and an auxiliary electrode overlapping the data electrode and the dielectric layer. An addressing method of a plasma display panel, comprising: simultaneously charging and maintaining an auxiliary voltage on auxiliary electrodes included in the plurality of discharge cells; Addressing the plurality of discharge cells using an auxiliary voltage held by the auxiliary electrode, a data voltage applied to the data electrode in the same polarity as the auxiliary voltage, and a scan voltage supplied to the scan electrode; And simultaneously discharging the auxiliary voltage held by the auxiliary electrode when the addressing of the plurality of discharge cells is completed.
본 발명에 따른 플라즈마 디스플레이 패널의 어드레싱 장치는 주사전극과 유지전극 및 데이터전극과, 상기 데이터전극과 유전체층을 사이에 두고 중첩된 보조전극을 포함하는 다수의 방전셀들을 다수의 방전셀들을 어드레싱하는 플라즈마 디스플레이 패널의 어드레싱 장치에 있어서, 상기 데이터 전극에 데이터전압을 인가하기 위한 데이터전극 구동부와; 상기 다수의 방전셀들에 대한 어드레싱 이전에 상기 다수의 방전셀들에 포함되는 보조전극들에게 동시에 상기 데이터전압과 동일극성의 보조전압을 충전시켜 그 어드레싱 동안 유지시킨 후, 상기 다수의 방전셀들의 어드레싱이 종료되면 상기 보조전극들에 유지된 보조전압을 동시에 방전시키기 위한 보조전극 구동부를 구비한다.An addressing apparatus for a plasma display panel according to the present invention includes a plasma addressing a plurality of discharge cells including a plurality of discharge cells including a scan electrode, a sustain electrode, a data electrode, and an auxiliary electrode overlapping the data electrode and the dielectric layer. An addressing apparatus for a display panel, comprising: a data electrode driver for applying a data voltage to the data electrode; Before the addressing of the plurality of discharge cells, the auxiliary electrodes included in the plurality of discharge cells are simultaneously charged with the auxiliary voltage having the same polarity as the data voltage and maintained during the addressing. When addressing is completed, an auxiliary electrode driver for simultaneously discharging auxiliary voltages held by the auxiliary electrodes is provided.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 7 to 11.
도 7은 본 발명에 따른 4전극 교류 면방전형 PDP 방전셀을 나태내는 사시도이다.7 is a perspective view showing a four-electrode AC surface discharge type PDP discharge cell according to the present invention.
도 7 및 도 8을 참조하면, 본 발명에 따른 방전셀은 상부기판(70) 상에 형성되어진 주사전극(72Y) 및 서스테인전극(72Z)과, 하부기판(68) 상에 형성되어진 데이터전극(60X) 및 보조전극(60A)을 구비한다.7 and 8, a discharge cell according to the present invention includes a scan electrode 72Y and a sustain electrode 72Z formed on an upper substrate 70, and a data electrode formed on the lower substrate 68. 60X) and auxiliary electrode 60A.
상부기판(70)에는 주사전극(72Y)과 서스테인전극(72Z)이 나란하게 형성되고 , 그 위에 상부 유전체층(74)과 보호막(76)이 적층된다. 상부 유전체층(74)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(76)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(74)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(76)으로는 통상 산화마그네슘(MgO)이 이용된다.The scan electrode 72Y and the sustain electrode 72Z are formed side by side on the upper substrate 70, and the upper dielectric layer 74 and the passivation layer 76 are stacked thereon. The wall charges generated during the plasma discharge are accumulated in the upper dielectric layer 74. The passivation layer 76 prevents damage to the upper dielectric layer 74 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 76, magnesium oxide (MgO) is usually used.
하부기판(68) 상에는 유전체층(67A,67B)을 사이에 두고 데이터전극(60X) 및 보조전극(60A)이 적층되어 형성된다.The data electrode 60X and the auxiliary electrode 60A are stacked on the lower substrate 68 with the dielectric layers 67A and 67B interposed therebetween.
이러한, 보조전극(60A) 및 데이터전극(60X)은 상이한 층에 상호 중첩되게 형성되어 캐패시터를 형성한다.The auxiliary electrode 60A and the data electrode 60X are formed to overlap each other in different layers to form a capacitor.
유전체층((67A,67B) 상에는 격벽(64) 및 가시광을 방출하기 위한 형광체(66)가 형성된다.On the dielectric layers 67A and 67B, the partition 64 and phosphor 66 for emitting visible light are formed.
데이터전극(60X) 및 보조전극(60A)은 주사전극(72Y) 및 서스테인전극(72Z)과 교차되는 방향으로 형성된다. 격벽(64)은 데이터전극(60X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(66)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(68,70)과 격벽(64) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The data electrode 60X and the auxiliary electrode 60A are formed in the direction crossing the scan electrode 72Y and the sustain electrode 72Z. The partition 64 is formed in parallel with the data electrode 60X to prevent the ultraviolet rays and the visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 66 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 68 and 70 and the partition wall 64.
이와 같은, 본 발명에 따른 PDP에서는 방전공간과 보조전극(60A) 및 데이터전극(60X)이 서로 직렬 캐패시터로 연결된다. 이에 따라, 어드레스 기간에서 먼저 보조 데이터전압을 인가하여 보조전극전압이 데이터전극 전압이 더해져 인가되게 한다. 이에 따라, 방전공간에는 실제 데이터전압은 그대로 유지하면서 도시하지 않은 데이터 드라이버의 출력전압을 낮출 수 있게 된다.As described above, in the PDP according to the present invention, the discharge space, the auxiliary electrode 60A, and the data electrode 60X are connected to each other by a series capacitor. Accordingly, the auxiliary data voltage is first applied in the address period so that the auxiliary electrode voltage is added with the data electrode voltage. Accordingly, the output voltage of the data driver (not shown) can be lowered while maintaining the actual data voltage in the discharge space.
도 9는 도 8에 도시된 데이터보조전극(60A)과 데이터전극(60X)을 구동하기 위한 구동부를 도시한다.FIG. 9 illustrates a driving unit for driving the data auxiliary electrode 60A and the data electrode 60X shown in FIG. 8.
도 9를 참조하면, 구동부는 데이터전극(60X)과 접속된 데이터전극 구동부(80)와, 보조전극(60A)과 제1 다이오드(D1) 및 제2 다이오드(D2)를 통해 접속된 보조전극 구동부(82)로 구성된다.Referring to FIG. 9, the driver includes a data electrode driver 80 connected to the data electrode 60X, and an auxiliary electrode driver connected through the auxiliary electrode 60A, the first diode D1, and the second diode D2. It consists of 82.
데이터전극 구동부(80)는 어드레스 기간에서 데이터펄스(Vdata)를 데이터전극(60X)에 공급하는 역할을 한다. 보조전극 구동부(82)는 어드레스 기간에서 데이터전극(60X)에 공급되는 데이터펄스(Vdata)보다 먼저 보조전압을 공급하는 역할을 한다.The data electrode driver 80 supplies a data pulse Vdata to the data electrode 60X in an address period. The auxiliary electrode driver 82 supplies the auxiliary voltage before the data pulse Vdata supplied to the data electrode 60X in the address period.
제1 다이오드(D1)는 제1 스위치(SW1)의 온ㆍ오프에 의해 보조전극 구동부(82)로부터의 보조전압을 보조전극(60A)에 공급한다. 제2 다이오드(D2)는 제2 스위치(SW2)의 온ㆍ오프에 의해 보조전극(60A)에 공급된 보조전압(Vb)을 방전시킨다.The first diode D1 supplies the auxiliary voltage from the auxiliary electrode driver 82 to the auxiliary electrode 60A by turning on and off the first switch SW1. The second diode D2 discharges the auxiliary voltage Vb supplied to the auxiliary electrode 60A by turning on and off the second switch SW2.
도 10을 참조하면, 도 9에 도시된 PDP에 공급되는 구동파형도가 도시되어 있다.Referring to FIG. 10, a driving waveform diagram supplied to the PDP shown in FIG. 9 is shown.
리셋기간에는 주사전극(72Y)에 상승 램프파형과 하강 램프파형이 연속적으로 공급된다. 상승 램프파형은 주사전극(72Y)과 서스테인전극(72Z) 사이에 미약한 방전을 일으키게 함으로 인해 주사전극(72Y)과 서스테인전극(72Z)상의 상부 유전체층(44)에 벽전하가 축적되게 한다. 하강 램프파형은 셀내의 벽전하를 적당량 소거시켜 구동회로의 동작 마진을 충분히 확보하게 한다. 이 때, 보조전극(60A)에는 보조전극 구동부(82)로부터 어드레스 기간동안 보조전압(Vb)이 인가된다.In the reset period, the rising ramp waveform and the falling ramp waveform are continuously supplied to the scan electrode 72Y. The rising ramp waveform causes a slight discharge between the scan electrode 72Y and the sustain electrode 72Z, causing wall charges to accumulate in the upper dielectric layer 44 on the scan electrode 72Y and the sustain electrode 72Z. The falling ramp waveform erases an appropriate amount of wall charges in the cell to ensure sufficient operating margin of the driving circuit. At this time, the auxiliary voltage Vb is applied to the auxiliary electrode 60A during the address period from the auxiliary electrode driver 82.
이를 상세히 하면, 보조전극(60A)에 인가되는 보조전압(Vb)은 제1 스위치(SW1)가 온하여 제1 다이오드(D1)을 통해 보조전극(60A)에 공급되면, 데이터전극(60X)과 보조전극(60A) 양단에는 전하를 축적하게 된다. 그 후에 데이터전극 구동부(80)로부터 데이터전극(60X)에 낮은 데이터펄스(Vdata)를 인가하게 되면 실제 방전공간에서 공급되는 데이터전압의 세기는 보조전압과 데이터펄스(Vdata)의 합이 된다. 이렇게 데이터전극(60X)에 정극성의 데이터펄스(Vdata)가 공급될 때 주사전극(72Y)에는 이 데이터펄스(Vdata)에 동기되게끔 부극성의 스캔펄스(Vscan)가 공급된다.In detail, when the auxiliary voltage Vb applied to the auxiliary electrode 60A is supplied to the auxiliary electrode 60A through the first diode D1 when the first switch SW1 is turned on, the data electrode 60X and the auxiliary voltage Vb are applied to the auxiliary electrode 60A. Charges are accumulated across the auxiliary electrode 60A. Subsequently, when a low data pulse Vdata is applied from the data electrode driver 80 to the data electrode 60X, the intensity of the data voltage supplied from the actual discharge space becomes the sum of the auxiliary voltage and the data pulse Vdata. When the positive data pulse Vdata is supplied to the data electrode 60X as described above, the scan electrode 72Y is supplied with the negative scan pulse Vscan to be synchronized with the data pulse Vdata.
그러면, 데이터펄스(Vdata)와 보조전압(Vb)이 더해져 공급되는 셀은 데이터펄스(Vdata)와 스캔펄스(Vscan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전을 일으킨다.Then, the cell supplied with the addition of the data pulse Vdata and the auxiliary voltage Vb is a voltage corresponding to the voltage difference between the data pulse Vdata and the scan pulse Vscan and the internal wall voltage accumulated by the wall charge in the cell. This addition causes an address discharge.
서스테인 기간에는 보조전극(60A)에 공급된 보조전압(Vb)은 제2 스위치(SW2)가 온하여 제2 다이오드(D2)를 통해 방전시킴으로써, 보조전극(60A)의 전압은 그라운드전압이 된다.In the sustain period, the auxiliary voltage Vb supplied to the auxiliary electrode 60A turns on the second switch SW2 and discharges through the second diode D2, so that the voltage of the auxiliary electrode 60A becomes the ground voltage.
이와 같이, 어드레스 기간에서 보조전압(Vb)만큼 데이터전극(60X)에 인가되는 데이터펄스(Vdata)를 낮게 공급하여도 방전공간에서의 전압은 보조전압(Vb)과 데이터펄스(Vdata)의 합이 되므로 충분한 어드레스 방전을 일으킬 수 있다.As such, even when the data pulse Vdata applied to the data electrode 60X is supplied as low as the auxiliary voltage Vb in the address period, the voltage in the discharge space is equal to the sum of the auxiliary voltage Vb and the data pulse Vdata. Therefore, sufficient address discharge can be caused.
도 11은 본 발명의 제2 실시 예에 따른 PDP의 보조전극(60A)과 데이터전극(60X)을 구동하기 위한 구동부를 도시한다.FIG. 11 illustrates a driving unit for driving the auxiliary electrode 60A and the data electrode 60X of the PDP according to the second embodiment of the present invention.
도 11을 참조하면, 구동부는 데이터전극(60X)과 접속된 데이터전극 구동부(80)와, 보조전극(60A)과 공통으로 접속된 보조전극 구동부(82)와, 보조전극(60A)과 보조전극 구동부(82) 사이에 병렬 접속된 제1 및 제2 다이오드(D1,D2)를 구비한다.Referring to FIG. 11, the driver includes a data electrode driver 80 connected to the data electrode 60X, an auxiliary electrode driver 82 connected in common to the auxiliary electrode 60A, an auxiliary electrode 60A, and an auxiliary electrode. The first and second diodes D1 and D2 connected in parallel between the driver 82 are provided.
데이터전극 구동부(80)는 어드레스 기간에서 데이터펄스(Vdata)를 데이터전극(60X)에 공급하는 역할을 한다. 보조전극 구동부(82)는 어드레스 기간에서 데이터전극(60X)에 공급되는 데이터펄스(Vdata)보다 먼저 보조전압(Vb)을 공급하는 역할을 한다.The data electrode driver 80 supplies a data pulse Vdata to the data electrode 60X in an address period. The auxiliary electrode driver 82 supplies the auxiliary voltage Vb before the data pulse Vdata supplied to the data electrode 60X in the address period.
제1 다이오드(D1)는 제1 스위치(SW1)의 온ㆍ오프에 의해 보조전극 구동부(82)로부터의 보조전압(Vb)을 보조전극(60A)에 공급한다. 제2 다이오드(D2)는 제2 스위치(SW2)의 온ㆍ오프에 의해 보조전극(60A)에 공급된 보조전압(Vb)을 방전시킨다.The first diode D1 supplies the auxiliary voltage Vb from the auxiliary electrode driver 82 to the auxiliary electrode 60A by turning on and off the first switch SW1. The second diode D2 discharges the auxiliary voltage Vb supplied to the auxiliary electrode 60A by turning on and off the second switch SW2.
이를 상세히 하면, 보조전극(60A)에 인가되는 보조전압(Vb)은 제1 스위치(SW1)가 온하여 제1 다이오드(D1)를 통해 보조전극(60A)에 공급되면, 데이터전극(60X)과 보조전극(60A) 양단에는 전하를 축적하게 된다. 그 후에 데이터전극 구동부(80)로부터 데이터전극(60X)에 낮은 데이터펄스(Vdata)를 인가하게 되면 실제 방전공간에서 공급되는 전압의 세기는 보조전압(Vb)과 데이터펄스(Vdata)의 합이 된다. 그러면, 데이터펄스(Vdata)와 보조전압(Vb)이 더해져 공급되는 셀은 데이터펄스(Vdata)와 스캔펄스(Vscan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전을 일으킨다.In detail, when the auxiliary voltage Vb applied to the auxiliary electrode 60A is supplied to the auxiliary electrode 60A through the first diode D1 when the first switch SW1 is turned on, the data electrode 60X and the auxiliary voltage Vb are applied to the auxiliary electrode 60A. Charges are accumulated across the auxiliary electrode 60A. Subsequently, when a low data pulse Vdata is applied from the data electrode driver 80 to the data electrode 60X, the intensity of the voltage supplied in the actual discharge space becomes the sum of the auxiliary voltage Vb and the data pulse Vdata. . Then, the cell supplied with the addition of the data pulse Vdata and the auxiliary voltage Vb is a voltage corresponding to the voltage difference between the data pulse Vdata and the scan pulse Vscan and the internal wall voltage accumulated by the wall charge in the cell. This addition causes an address discharge.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 구동장치에서는 유전체층을 사이에 두고 데이터전극과 중첩되게 형성된 보조전극에 보조전압을 인가한 후 데이터전극에 데이터전압을 인가하여 방전공간에 인가되는 실제 데이터전압을 종래와 같이 그대로 유지하면서 데이터전극에 공급되는 전압을 낮출 수 있게 된다. 이에 따라, 데이터 드라이버의 출력전압을 낮출 수 있으므로 내압이 작은 데이터 드라이버를 사용할 수 있게 되어 회로 비용을 절감할 수 있게 된다.As described above, in the method and driving apparatus for a plasma display panel according to the present invention, an auxiliary voltage is applied to an auxiliary electrode formed to overlap a data electrode with a dielectric layer interposed therebetween, and then a data voltage is applied to the data electrode to discharge space. The voltage supplied to the data electrode can be lowered while maintaining the actual data voltage applied as it is. Accordingly, since the output voltage of the data driver can be lowered, a data driver having a small breakdown voltage can be used, thereby reducing the circuit cost.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0028754A KR100404843B1 (en) | 2001-05-24 | 2001-05-24 | Addressing Method and Apparatus of Plasma Display Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0028754A KR100404843B1 (en) | 2001-05-24 | 2001-05-24 | Addressing Method and Apparatus of Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089826A KR20020089826A (en) | 2002-11-30 |
| KR100404843B1 true KR100404843B1 (en) | 2003-11-07 |
Family
ID=27706332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0028754A KR100404843B1 (en) | 2001-05-24 | 2001-05-24 | Addressing Method and Apparatus of Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100404843B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191626A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Driving method of plasma display panel |
| JPH11162356A (en) * | 1997-11-26 | 1999-06-18 | Nec Corp | Plasma display panel and driving thereof |
| KR20000059281A (en) * | 1999-03-02 | 2000-10-05 | 김순택 | A plasma display panel having subsidiary electrodes and a driving method therefor |
| KR20010002917A (en) * | 1999-06-18 | 2001-01-15 | 구자홍 | Plasma display panel |
| JP2001084914A (en) * | 1999-06-18 | 2001-03-30 | Lg Electronics Inc | High-frequency drive plasma display panel, method of manufacturing thereof, and drive device for driving the same |
| KR20010037563A (en) * | 1999-10-18 | 2001-05-15 | 구자홍 | Plasma Display Panel and Method of Driving the Same |
-
2001
- 2001-05-24 KR KR10-2001-0028754A patent/KR100404843B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191626A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Driving method of plasma display panel |
| JPH11162356A (en) * | 1997-11-26 | 1999-06-18 | Nec Corp | Plasma display panel and driving thereof |
| KR20000059281A (en) * | 1999-03-02 | 2000-10-05 | 김순택 | A plasma display panel having subsidiary electrodes and a driving method therefor |
| KR20010002917A (en) * | 1999-06-18 | 2001-01-15 | 구자홍 | Plasma display panel |
| JP2001084914A (en) * | 1999-06-18 | 2001-03-30 | Lg Electronics Inc | High-frequency drive plasma display panel, method of manufacturing thereof, and drive device for driving the same |
| KR20010037563A (en) * | 1999-10-18 | 2001-05-15 | 구자홍 | Plasma Display Panel and Method of Driving the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020089826A (en) | 2002-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452688B1 (en) | Driving method for plasma display panel | |
| KR100475161B1 (en) | Method for driving of plasma display panel | |
| JP3978164B2 (en) | Driving device and driving method for plasma display panel | |
| KR20030015779A (en) | Method of driving plasma display panel | |
| KR100404843B1 (en) | Addressing Method and Apparatus of Plasma Display Panel | |
| KR20030006436A (en) | Driving Method of Plasma Display Panel | |
| KR100385884B1 (en) | Reset Driving Apparatus of Plasma Display Panel | |
| KR100421669B1 (en) | Driving Method of Plasma Display Panel | |
| KR100404838B1 (en) | Driving Method of Plasma Display Panel and Driving Apparatus of Data Electrode in the Same | |
| KR100333414B1 (en) | Plasma Address Electroluminescence Display Apparatus and Driving Method thereof | |
| KR100404848B1 (en) | Plasma display panel and method for driving the same | |
| EP1887545A2 (en) | Sustain driver for a plasma display | |
| KR100421678B1 (en) | Plasma Display Panel | |
| KR100467073B1 (en) | Methdo and apparatus driving of plasma display panel | |
| KR100453172B1 (en) | Method and apparatus for driving plasma display panel | |
| KR20030037219A (en) | Plasma display panel | |
| KR20020025336A (en) | Driving Method of Plasma Display Panel | |
| KR100488457B1 (en) | Method for Driving Plasma Display Panel | |
| KR20060079025A (en) | Driving method of plasma display panel | |
| KR20050029593A (en) | Method and apparatus for plasma display panel | |
| KR100524304B1 (en) | Method and apparatus driving of plasma display panel | |
| KR100677203B1 (en) | Mehtod of Driving Plasma Display Panel with Trigger-sustain Electrodes Structure | |
| KR100336609B1 (en) | Method of Driving Plasma Display Panel | |
| KR100488154B1 (en) | Method and apparatus for driving plasma display panel | |
| KR20030015781A (en) | Plasma Display Panel And Method Of Driving The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |