KR20010002917A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20010002917A KR20010002917A KR1019990022981A KR19990022981A KR20010002917A KR 20010002917 A KR20010002917 A KR 20010002917A KR 1019990022981 A KR1019990022981 A KR 1019990022981A KR 19990022981 A KR19990022981 A KR 19990022981A KR 20010002917 A KR20010002917 A KR 20010002917A
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- electrode line
- display panel
- plasma display
- dielectric layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플라즈마 디스플레이 패널의 방전셀 구조에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a discharge cell structure of a plasma display panel.
플라즈마 디스플레이 패널과 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 플라즈마 디스플레이 패널은 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.Plasma display panels and liquid crystal displays (LCDs) are spotlighted as next generation display devices with the highest practicality among flat panel display devices. In particular, the plasma display panel has a higher luminance and wider viewing angle than a liquid crystal display device, and thus has wide applicability as a large, thin display such as an outdoor advertising tower, a wall display TV, or a theater display.
일반적인 3전극 면방전 방식의 플라즈마 디스플레이 패널은 도 1a에 도시된 것과 같이 서로 대향하여 설치된 상부기판(10)과 하부기판(20)이 서로 합착되어 구성된다. 도 1b는 도 1a에 도시된 플라즈마 디스플레이 패널의 단면구조를 도시한 것으로서, 설명의 편의를 위하여 하부기판(20) 면이 90°회전되어 있다.In the typical three-electrode surface discharge plasma display panel, as shown in FIG. 1A, the upper substrate 10 and the lower substrate 20 installed to face each other are bonded to each other. FIG. 1B illustrates a cross-sectional structure of the plasma display panel illustrated in FIG. 1A, and the lower substrate 20 is rotated by 90 ° for convenience of description.
상부기판(10)은 서로 평행하게 형성된 스캔전극(16, 16')과 서스테인 전극(17, 17'), 그리고 스캔전극(16, 16')과 서스테인 전극(17, 17')을 도포하는 유전층(11), 및 보호막(12)으로 구성되어 있으며, 하부기판(20)은 어드레스전극(22)과, 어드레스전극(22)을 포함한 기판 전면에 형성된 유전체막(21), 어드레스전극(22) 사이의 유전체막(21) 위에 형성된 격벽(23), 그리고 각 방전셀 내의 격벽(23) 및 유전체막(21) 표면에 형성된 형광체(24)로 구성되어 있으며, 상부기판(10)과 하부기판(20) 사이의 공간은 헬륨(He), 크세논(Xe) 등의 불활성 가스가 혼합되어 400 내지 500 Torr 정도의 압력으로 채워져 방전영역을 이루고 있다.The upper substrate 10 is a dielectric layer for coating the scan electrodes 16 and 16 'and the sustain electrodes 17 and 17' formed in parallel with each other, and the scan electrodes 16 and 16 'and the sustain electrodes 17 and 17'. And a protective film 12, wherein the lower substrate 20 is formed between the address electrode 22 and the dielectric film 21 formed on the entire surface of the substrate including the address electrode 22, and the address electrode 22. As shown in FIG. A partition 23 formed on the dielectric film 21 of the dielectric film 21, and a phosphor 23 formed on the surface of the partition wall 23 and the dielectric film 21 in each discharge cell. The upper substrate 10 and the lower substrate 20 The space between) is filled with an inert gas such as helium (He), xenon (Xe), etc. at a pressure of about 400 to 500 Torr to form a discharge region.
스캔전극(16, 16')과 서스테인 전극(17, 17')은 각 방전셀의 광투과율을 높이기 위하여 도 2a와 도 2b에 도시된 것과 같이 투명전극(16, 17) 및, 금속으로 된 버스전극(16', 17')으로 구성되어 있다. 도 2a는 서스테인 전극(17, 17')과 스캔전극(16, 16')의 평면도이며, 도 2b는 서스테인 전극(17, 17')과 스캔전극(16, 16')의 단면도이다. 버스전극(16', 17')은 외부에 설치된 구동 IC로부터 방전전압을 인가받고, 투명전극(16, 17)은 버스전극(16', 17')에 인가된 방전전압을 전달받아 인접한 투명전극(16, 17) 사이에 방전을 일으키는 것이다. 투명전극(16, 17)의 전체 폭은 대략 300 마이크로 미터(㎛) 정도로 산화인듐 또는, 산화주석으로 이루어지고, 버스전극(16', 17')은 크롬(Cr)-구리(Cu)-크롬(Cr)으로 구성된 3층의 박막으로 이루어진다. 이 때, 버스전극(16', 17') 라인의 폭은 대략 투명전극(16, 17) 라인의 1/3 정도의 폭으로 설정된다.The scan electrodes 16 and 16 'and the sustain electrodes 17 and 17' are made of transparent electrodes 16 and 17 and a metal bus as shown in FIGS. 2A and 2B to increase light transmittance of each discharge cell. It consists of electrodes 16 'and 17'. FIG. 2A is a plan view of the sustain electrodes 17 and 17 'and the scan electrodes 16 and 16', and FIG. 2B is a sectional view of the sustain electrodes 17 and 17 'and the scan electrodes 16 and 16'. The bus electrodes 16 'and 17' receive a discharge voltage from an external driving IC, and the transparent electrodes 16 and 17 receive a discharge voltage applied to the bus electrodes 16 'and 17' and are adjacent to each other. It causes discharge between (16, 17). The overall width of the transparent electrodes 16 and 17 is about 300 micrometers (µm) indium oxide or tin oxide, and the bus electrodes 16 'and 17' are made of chromium (Cr) -copper (Cu) -chromium. It consists of three thin films comprised of (Cr). At this time, the width of the bus electrode 16 ', 17' lines is set to approximately one third the width of the transparent electrode 16, 17 line.
이러한 3전극 면방전 방식의 AC형 플라즈마 디스플레이 패널의 동작은 도 3a 내지 도 3d에 도시된 것과 같다.The operation of the three-electrode surface discharge type AC plasma display panel is the same as that shown in FIGS. 3A to 3D.
먼저, 어드레스 전극과 스캔 전극 사이에 구동전압이 인가되면, 도 3a와 같이 어드레스 전극과 스캔 전극 사이에 대향방전이 일어나고, 이 대향방전에 의해 방전셀 내의 불활성가스에서 방출된 전자들 중에 일부가 도 3b에 도시된 것과 같이 보호층 표면에 충돌한다. 이러한 전자의 충돌로 인하여 보호층 표면에서 2차적으로 전자가 방출된다. 그리고, 2차적으로 방출된 전자들은 플라즈마 상태의 가스에 충돌하여 방전을 확산시킨다. 어드레스 전극과 스캔전극 사이의 대향방전이 끝나면, 도 3c에 도시된 것과 같이 어드레스 전극과 스캔전극 위의 보호층 표면에 각각 반대극성의 벽전하가 생성된다.First, when a driving voltage is applied between the address electrode and the scan electrode, a counter discharge occurs between the address electrode and the scan electrode as shown in FIG. 3A, and some of the electrons discharged from the inert gas in the discharge cell are lost due to the counter discharge. Impinge on the protective layer surface as shown in 3b. Due to the collision of electrons, electrons are secondarily emitted from the surface of the protective layer. The secondary electrons collide with the gas in the plasma state to diffuse the discharge. When the opposite discharge between the address electrode and the scan electrode is completed, wall charges of opposite polarities are generated on the surface of the protective layer on the address electrode and the scan electrode as shown in FIG. 3C.
그리고, 스캔 전극과 서스테인 전극에 서로 극성이 반대인 방전전압이 지속적으로 인가되면서, 동시에 어드레스 전극에 인가되던 구동전압이 차단되면, 도 3d에 도시된 것과 같이 스캔 전극과 서스테인 전극 상호간의 전위차로 인하여 유전층과 보호층 표면의 방전영역에서 면방전이 일어난다. 이러한 대향방전과 면방전으로 인하여 방전셀(cell) 내부에 존재하는 전자들이 방전셀 내부의 불활성 가스에 충돌하게 된다. 그 결과, 방전셀의 불활성 가스가 여기되면서 방전셀 내에 147nm의 파장을 갖는 자외선이 발생한다. 이러한 자외선이 어드레스 전극과 격벽 주위를 둘러싸고 있는 형광체와 충돌하여 플라즈마 디스플레이 패널이 동작하는 것이다.When the discharge voltages having opposite polarities are continuously applied to the scan electrode and the sustain electrode, and the driving voltage applied to the address electrode is blocked at the same time, the potential difference between the scan electrode and the sustain electrode as shown in FIG. Surface discharge occurs in the discharge region on the surface of the dielectric layer and the protective layer. Due to the opposite discharge and the surface discharge, electrons present in the discharge cell collide with the inert gas inside the discharge cell. As a result, ultraviolet rays having a wavelength of 147 nm are generated in the discharge cells while the inert gas of the discharge cells is excited. The ultraviolet rays collide with the phosphor surrounding the address electrode and the partition wall to operate the plasma display panel.
그런데, 종래의 플라즈마 디스플레이 패널은 휘도를 높이기 위하여 방전전압을 높여야 하므로, 방전효율의 향상에 한계가 있다는 문제점이 있다. 그 이유는 휘도를 높이기 위하여 대략 250 내지 330 볼트 내외로 유지되는 어드레스 전극과 스캔전극 간의 전위차와 대략 150 내지 200 볼트 내외로 유지되는 스캔전극과 서스테인 전극 간의 전위차를 더 높이면, 유전체층과 보호막의 절연 상태가 파괴되고, 플라즈마 디스플레이 패널의 수명이 단축되기 때문이다.However, in the conventional plasma display panel, since the discharge voltage must be increased to increase the brightness, there is a problem in that the discharge efficiency is limited. The reason is that if the potential difference between the address electrode and the scan electrode maintained at about 250 to 330 volts and the potential difference between the scan electrode and the sustain electrode maintained at about 150 to 200 volts is increased to increase the luminance, the dielectric state and the protective film are insulated. Is destroyed and the lifetime of the plasma display panel is shortened.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 휘도를 높이고 전력소비가 적은 플라즈마 디스플레이 패널을 제공하는 데에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object thereof is to provide a plasma display panel with high brightness and low power consumption.
도 1a는 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 사시도.1A is a perspective view illustrating a structure of a general plasma display panel.
도 1b는 상기 도 1a에 도시된 플라즈마 디스플레이 패널의 구조를 도시한 단면도.1B is a cross-sectional view showing the structure of the plasma display panel shown in FIG. 1A.
도 2a는 상부기판에 설치된 유지전극의 구조를 도시한 평면도2A is a plan view showing the structure of a sustain electrode installed on an upper substrate;
도 2b는 상부기판에 설치된 유지전극의 구조를 도시한 단면도Figure 2b is a cross-sectional view showing the structure of the sustain electrode provided on the upper substrate
도 3a 내지 도 3d는 기입방전구간에서 방전셀의 동작을 도시한 도면3A to 3D show the operation of the discharge cell in the write discharge section.
도 4는 본 발명에 의한 플라즈마 디스플레이 패널의 일부분을 도시한 도면4 illustrates a portion of a plasma display panel according to the present invention.
도 5a 내지 도 5h는 본 발명에 의한 플라즈마 디스플레이 패널을 제조하는 공정을 도시한 도면5A to 5H illustrate a process of manufacturing a plasma display panel according to the present invention.
도 6은 본 발명에 의한 플라즈마 디스플레이 패널의 구성을 도시한 블록도6 is a block diagram showing a configuration of a plasma display panel according to the present invention.
도 7은 본 발명에 의한 플라즈마 디스플레이 패널을 구동하기 위한 전압펄스를 도시한 파형도7 is a waveform diagram showing a voltage pulse for driving a plasma display panel according to the present invention.
도 8은 크로스 오버 형태의 하부기판을 도시한 도면8 is a view showing a lower substrate of the crossover type;
도 9는 본 발명에 의한 하부기판의 구조를 도시한 도면9 is a view showing the structure of a lower substrate according to the present invention;
도면의 주요부분에 대한 기호설명Symbol description for main parts of drawing
100 : 하부기판 110 : 어드레스 전극라인100: lower substrate 110: address electrode line
111 : 보조전극 120 : 제 1 유전체층111: auxiliary electrode 120: first dielectric layer
130 : 주사 전극라인 140 : 제 2 유전체층130: scan electrode line 140: second dielectric layer
150 : 보호막 160 : 격벽150: shield 160: partition
170 : 형광체 200 : 상부기판170: phosphor 200: upper substrate
210 : 서스테인 전극라인 220 : 상부기판의 유전체층210: sustain electrode line 220: dielectric layer of the upper substrate
300 : 저대역 필터부 400 : 고대역 필터부300: low band filter unit 400: high band filter unit
본 발명의 특징은 어드레스 전극과 스캔전극 간의 방전은 일반적인 교류(AC)전압으로 일으키고, 스캔전극과 서스테인 전극 간의 방전은 고주파 전압으로 일으키는 것이다.A characteristic of the present invention is that the discharge between the address electrode and the scan electrode is caused by a general alternating current (AC) voltage, and the discharge between the scan electrode and the sustain electrode is caused by a high frequency voltage.
본 발명의 또다른 특징은 하이브리드(Hybrid) 형의 플라즈마 디스플레이 패널의 AC 방전을 일으키는 어드레스 전극라인과 주사 전극라인이 서로 같은 평면에 형성되도록 한다.Another feature of the present invention is that the address electrode line and the scan electrode line causing AC discharge of the hybrid plasma display panel are formed on the same plane.
본 발명에 의한 플라즈마 디스플레이 패널의 하판은 하부기판 위에 형성된 어드레스 전극라인과, 어드레스 전극라인에 연결되도록 형성된 복수개의 보조전극과, 어드레스 전극라인과 보조전극을 도포하는 제 1 유전체층과, 어드레스 전극라인에 직교하는 주사 전극라인과, 주사 전극라인을 도포하는 제 2 유전체층과, 제 2 유전체층 위에 격자형으로 형성된 격벽, 그리고 격벽의 측면에 형성된 형광체층을 포함하여 구성되어 있다.The lower panel of the plasma display panel according to the present invention includes an address electrode line formed on the lower substrate, a plurality of auxiliary electrodes formed to be connected to the address electrode line, a first dielectric layer applying the address electrode line and the auxiliary electrode, and an address electrode line. And orthogonal scan electrode lines, a second dielectric layer to which the scan electrode lines are applied, a partition wall formed in a lattice shape on the second dielectric layer, and a phosphor layer formed on the side surface of the partition wall.
상부기판에는 RF 서스테인을 위한 고주파 서스테인 전극과 유전층만이 형성된 간단한 구조이다. 상기 상부기판과 하부기판을 접합하여 배기시킨 후, 방전가스를 주입하여 소자를 완성시킨다.The upper substrate is a simple structure in which only a high frequency sustain electrode and a dielectric layer for RF sustain are formed. After the upper substrate and the lower substrate are bonded and exhausted, a discharge gas is injected to complete the device.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 상세한 구조에 대하여 첨부한 도 4와 도 5a 내지 도 5h를 참조하여 설명하도록 한다.Hereinafter, a detailed structure of the plasma display panel according to the present invention will be described with reference to FIGS. 4 and 5A to 5H.
어드레스 전극라인(110)은 종래의 플라즈마 디스플레이 패널의 경우와 마찬가지로 하부기판(100) 위에 일방향으로 연속하여 형성되어 있다. 어드레스 전극라인(110)은 상용교류전압에 상당하는 저주파 전압펄스를 인가받는다.The address electrode lines 110 are continuously formed in one direction on the lower substrate 100 as in the case of the conventional plasma display panel. The address electrode line 110 receives a low frequency voltage pulse corresponding to a commercial AC voltage.
보조전극(111)은 본 발명의 주요한 특징부 중의 하나로서, 종래의 AC 방전에서의 어드레스 방전과 유사한 방전특성을 갖도록, 각각의 어드레스 전극라인(110)에 연결되어 직교하는 방향으로 형성되어 있다. 그리고, 이러한 보조전극(111)은 추후, 형성될 주사 전극과 평행하도록 형성되므로, 어드레스 방전이 어드레스 전극라인과 주사 전극라인의 교차지점에서만 일어나는 것이 아니고 보조전극과의 평행하는 선상에서 일어난다. 따라서, 어드레싱에 필요한 전압이 낮아지게 된다.The auxiliary electrode 111 is one of the main features of the present invention, and is formed in a direction orthogonal to each address electrode line 110 so as to have discharge characteristics similar to those of the conventional AC discharge. Since the auxiliary electrode 111 is formed to be parallel to the scan electrode to be formed later, the address discharge does not occur only at the intersection of the address electrode line and the scan electrode line, but occurs on a parallel line with the auxiliary electrode. Therefore, the voltage required for addressing becomes low.
제 1 유전체층(120)은 어드레스 전극라인(110)과 보조전극(111)을 도포하도록 하부기판(100) 위에 형성되어 있다. 제 1 유전체층(120)의 재질은 종래의 것과 동일해도 무방하다.The first dielectric layer 120 is formed on the lower substrate 100 to apply the address electrode line 110 and the auxiliary electrode 111. The material of the first dielectric layer 120 may be the same as the conventional one.
주사 전극라인(130)은 제 1 유전체층(120) 위에 어드레스 전극에 직교하도록 형성되어 있다. 이러한 주사 전극라인(130)은 라이팅(writing) 방전 시, 상기 어드레스 전극 사이에 상용교류전압의 주파수에 해당하는 저주파 전압을 인가하여 AC 방전을 일으키며, 서스테인 방전(sustain discharge) 시에는 고주파펄스가 인가되는 상기 고주파 서스테인 전극의 레퍼런스 전극으로 사용되어 고주파방전을 일으키게 된다.The scan electrode line 130 is formed on the first dielectric layer 120 to be perpendicular to the address electrode. The scan electrode line 130 generates an AC discharge by applying a low frequency voltage corresponding to a frequency of a commercial alternating voltage between the address electrodes during a writing discharge, and a high frequency pulse when a sustain discharge is applied. It is used as a reference electrode of the high frequency sustain electrode is to cause a high frequency discharge.
제 2 유전체층(140)은 주사 전극라인(130)을 도포하도록 제 1 유전체층(120) 위에 형성되어 있다. 이 때, 제 2 유전체층(140) 위에는 플라즈마 방전에 의해 유전체층이 손상되는 것을 방지하는 별도의 보호막(150)이 부가적으로 형성될 수도 있다. 이러한 보호막(150)은 산화마그네슘(MgO)로 이루어지는 것이 바람직하다.The second dielectric layer 140 is formed on the first dielectric layer 120 to apply the scan electrode line 130. In this case, an additional passivation layer 150 may be additionally formed on the second dielectric layer 140 to prevent the dielectric layer from being damaged by the plasma discharge. The protective film 150 is preferably made of magnesium oxide (MgO).
제 2 유전체층(140) 위, 혹은 보호막(150) 위에는 격자형으로 구성된 격벽(160)이 형성되어 있다. 이러한 격벽(160)은 어드레스 전극라인(110)과 주사 전극라인(130)의 교차부에 일정한 면적의 방전공간을 이루도록 설치된다. 본 발명의 격벽(160)이 격자형으로 형성되는 이유는 유지방전(sustain discharge) 시에 상부기판(200)과 하부기판(100)의 전극 간에 대향방전이 발생하므로, 일반적인 직선형 격벽(160)으로는 각 방전셀의 방전을 격리시키기 어렵기 때문이다. 따라서, 본 발명의 격벽(160)은 각 방전셀이 독립된 공간으로 이루어지도록 격자형으로 이루어진다. 즉, 본 발명에 의한 플라즈마 디스플레이 패널의 방전셀은 격자형으로 이루어진다.A barrier rib 160 having a lattice shape is formed on the second dielectric layer 140 or on the passivation layer 150. The partition wall 160 is provided to form a discharge space having a predetermined area at the intersection of the address electrode line 110 and the scan electrode line 130. The reason why the partition wall 160 of the present invention is formed in a lattice shape is that a counter discharge occurs between the electrodes of the upper substrate 200 and the lower substrate 100 during a sustain discharge, and thus, a general straight partition 160 is formed. This is because it is difficult to isolate the discharge of each discharge cell. Therefore, the partition wall 160 of the present invention has a lattice shape so that each discharge cell is formed as an independent space. That is, the discharge cells of the plasma display panel according to the present invention have a lattice shape.
그리고, 격벽(160)의 측면에는 플라즈마 방전에 의해 발광하는 형광체층(170)이 형성되고, 이러한 형광체층(170)에 의해 각 방전공간이 플라즈마 디스플레이 패널의 화소의 역할을 수행케 된다. 본 발명의 형광체층(170)이 격벽(160)의 측면에 형성되는 이유는 본 발명의 플라즈마 디스플레이 패널은 유지방전이 상부기판(200)과 하부기판(100) 간의 대향방전이므로, 기판 위에 형광체층(170)이 형성되면 형광체층(170)이 전자에 의해 열화되어 색상이 변질되기 때문이다.In addition, a phosphor layer 170 that emits light by plasma discharge is formed on a side surface of the partition wall 160, and each discharge space serves as a pixel of the plasma display panel by the phosphor layer 170. The reason why the phosphor layer 170 of the present invention is formed on the side surface of the partition wall 160 is that the sustain discharge is the opposite discharge between the upper substrate 200 and the lower substrate 100. This is because when the 170 is formed, the phosphor layer 170 is deteriorated by electrons and the color is changed.
본 발명에 의한 플라즈마 디스플레이 패널의 구동부는 도 6에 도시된 것과 같이 고주파 방전을 일으키는 서스테인 제어부와, AC 방전을 일으키는 어드레스 제어부에 의해 구동제어되며, AC와 RF를 혼용함에 따라 서로 간섭이 일어나는 것을 방지하기 위해 고주파신호와 AC 신호가 각각 다른 구동제어신호에 영향을 미치지 않도록 저대역 필터부(300), 고대역 필터부(400)을 부가하여 구성한다.As shown in FIG. 6, the driving unit of the plasma display panel according to the present invention is driven and controlled by the sustain control unit that generates high frequency discharge and the address control unit that generates AC discharge, and prevents interference with each other by mixing AC and RF. To this end, the low-band filter unit 300 and the high-band filter unit 400 are configured so that the high-frequency signal and the AC signal do not affect each other driving control signal.
이하, 본 발명에 의한 플라즈마 디스플레이 패널을 제조하는 방법은 다음과 같다.Hereinafter, a method of manufacturing a plasma display panel according to the present invention is as follows.
먼저, 도 5a에 도시된 것과 같이 소정의 하부기판(100) 위에 복수개의 어드레스 전극라인(110)을 형성한다. 그리고, 도 5b에 도시된 것과 같이 각각의 어드레스 전극라인(110)에 일정한 간격으로 여러 개의 보조전극(111)을 형성한다. 그 후, 도 5c에 도시된 것과 같이 어드레스 전극라인(110)과 보조전극(111)을 도포하도록 제 1 유전체층(120)을 형성한다.First, as illustrated in FIG. 5A, a plurality of address electrode lines 110 is formed on a predetermined lower substrate 100. As shown in FIG. 5B, a plurality of auxiliary electrodes 111 are formed in each address electrode line 110 at regular intervals. Thereafter, as shown in FIG. 5C, the first dielectric layer 120 is formed to apply the address electrode line 110 and the auxiliary electrode 111.
제 1 유전체층(120)으로 어드레스 전극라인(110)과 보조전극(111)을 도포한 후, 도 5d에 도시된 것과 같이 제 1 유전체층(120) 위에 주사 전극라인(130)을 형성한다. 이 때, 주사 전극라인(130)은 어드레스 전극라인(110)에 직교하도록 형성된다.After applying the address electrode line 110 and the auxiliary electrode 111 to the first dielectric layer 120, the scan electrode line 130 is formed on the first dielectric layer 120 as shown in FIG. 5D. In this case, the scan electrode line 130 is formed to be orthogonal to the address electrode line 110.
그 후, 도 5e에 도시된 것과 같이 주사 전극라인(130)을 도포하도록 제 2 유전체층(140)을 형성한다. 이 때, 제 2 유전체층(140) 위에 도 5f에 도시된 것과 같이 보호막(150)을 추가로 형성할 수도 있다. 이러한 보호막(150)은 상술한 바와 같이 방전셀의 방전에 의해 발생된 전자가 유전체층에 충돌하는 것을 방지하는 역할과 전자의 충돌에 의한 2차전자의 발생을 촉진시키는 역할을 수행한다. 따라서, 보호막(150)은 플라즈마 방전전자에 의해 2차전자가 용이하게 발생되는 산화마그네슘(MgO)와 같은 물질로 형성되는 것이 바람직하다.Thereafter, as shown in FIG. 5E, the second dielectric layer 140 is formed to apply the scan electrode line 130. In this case, the passivation layer 150 may be further formed on the second dielectric layer 140 as illustrated in FIG. 5F. As described above, the passivation layer 150 prevents electrons generated by the discharge of the discharge cell from colliding with the dielectric layer and promotes generation of secondary electrons due to the collision of electrons. Accordingly, the protective film 150 may be formed of a material such as magnesium oxide (MgO) in which secondary electrons are easily generated by plasma discharge electrons.
제 2 유전체층(140) 위 혹은, 보호막(150) 위에 도 5g에 도시된 것과 같은 격벽(160)을 형성하고, 격벽(160)의 측면에 형광체층(170)을 도포하면, 도 5h에 도시된 것과 같이 본 발명에 의한 플라즈마 디스플레이 패널의 하부기판(100)이 완성된다.When the partition wall 160 as shown in FIG. 5G is formed on the second dielectric layer 140 or on the passivation layer 150, and the phosphor layer 170 is applied to the side surface of the partition wall 160, the layer shown in FIG. As described above, the lower substrate 100 of the plasma display panel according to the present invention is completed.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 동작원리에 대하여 첨부된 도 7과 도 8, 그리고 도 9를 참조하여 설명하도록 한다.Hereinafter, the operation principle of the plasma display panel according to the present invention will be described with reference to FIGS. 7, 8, and 9.
먼저, 플라즈마 디스플레이 패널의 어드레스 전극라인(110)과 주사 전극라인(130)에 도 7에 도시된 것과 같이 AC 전압펄스의 쓰기펄스가 인가되면, 두 전극라인이 교차하는 지점에서 어드레스 방전이 일어나게 된다. 이 때, 쓰기전압은 각 방전셀에 플라즈마 방전이 실시될 수 있는 개시전압을 가져야 하는데, 보조전극이 없는 경우, 방전은 어드레스 전극라인과 주사 전극라인의 교차지점에서만 일어나므로, 방전효율이 낮아 높은 전압이 요구되지만, 본 발명에서는 실제의 어드레스 방전은 주사 전극과 평행하게 형성되어 상기 어드레스 전극라인에 연결되어 있는 보조전극과의 사이에서 일어나므로, 두 전극이 평행하게 형성된 전체면에서 방전이 일어나므로, 방전개시전압을 낮출 수 있게 된다.First, when a write pulse of an AC voltage pulse is applied to the address electrode line 110 and the scan electrode line 130 of the plasma display panel, an address discharge occurs at a point where the two electrode lines cross each other. . At this time, the write voltage should have a starting voltage at which the plasma discharge can be applied to each discharge cell. When there is no auxiliary electrode, the discharge occurs only at the intersection of the address electrode line and the scan electrode line, so that the discharge efficiency is low. Although a voltage is required, in the present invention, since the actual address discharge is formed in parallel with the scan electrode and is connected to the auxiliary electrode connected to the address electrode line, the discharge occurs in the entire surface where the two electrodes are formed in parallel. Therefore, the discharge start voltage can be lowered.
이렇게 쓰기펄스를 인가받아 어드레스 전극라인(110)과 주사 전극라인(130)의 교차부에 초기 전하(iniatial charge)가 형성된다. 이 때, 에이디에스(ADS : Address During Sustaining)의 경우, 주사 전극라인(130)과 상부기판(200)의 서스테인 전극라인(210) 사이에는 항상 고주파 전압펄스에 의한 전위가 유지되어 있으므로, 초기 전하에 의해 고주파 방전이 실시된다.The write pulse is applied to form an initial charge at an intersection of the address electrode line 110 and the scan electrode line 130. At this time, in the case of ADS (Address During Sustaining), since the potential by the high frequency voltage pulse is always maintained between the scan electrode line 130 and the sustain electrode line 210 of the upper substrate 200, the initial charge By the high frequency discharge is performed.
주사 전극라인(130)과 서스테인 전극라인(210) 사이의 방전공간에서 이루어지는 고주파 방전에 의해 발생된 자외선은 격벽(160) 측면에 형성된 형광체층(170)에 충돌하여 형광체층(170)의 전자들을 여기시킨다. 자외선에 의해 여기된 형광체층(170)의 전자들은 다시 기저상태로 환원되면서 가시광선을 발생시킨다.Ultraviolet rays generated by high frequency discharge in the discharge space between the scan electrode line 130 and the sustain electrode line 210 collide with the phosphor layer 170 formed on the sidewalls of the barrier rib 160 to collect electrons of the phosphor layer 170. Here it is. The electrons of the phosphor layer 170 excited by the ultraviolet rays are reduced to the ground state to generate visible light.
만약, 방전셀의 방전을 중단시키려면, 어드레스 전극라인(110)에 플라즈마 방전이 실시될 수 있는 전위 미만의 전압, 소거펄스를 인가하여 고주파 방전을 교란시키면 된다.If the discharge of the discharge cell is to be stopped, the high frequency discharge may be disturbed by applying a voltage and an erase pulse below the potential at which the plasma discharge can be performed to the address electrode line 110.
본 발명에서 이용하는 고주파 방전은 고주파 전압펄스에 의해 전기장이 일반적인 교류 방전 때보다 더 빠른 속도로 변화되므로, 전자에 비하여 이온들이 전기장의 영향을 덜 받게 된다. 그 이유는 이온의 질량이 전자의 질량보다 무겁기 때문이다. 따라서, 고주파 플라즈마 방전이 발생하면, 전자들이 전기장의 변화에 따라 빠르게 진동(oscillation motion)한다.In the high frequency discharge used in the present invention, since the electric field is changed at a higher speed than the normal AC discharge by the high frequency voltage pulse, the ions are less affected by the electric field than the electrons. This is because the mass of ions is heavier than the mass of electrons. Therefore, when a high frequency plasma discharge occurs, the electrons oscillate rapidly as the electric field changes.
이 때, 주사 전극라인(130)과 서스테인 전극라인(210)에 인가되는 고주파 전압펄스의 주파수가 더 높아지고, 주사 전극라인(130)과 서스테인 전극라인(210) 간의 간격이 증가하면, 전자들의 충돌이 상부기판(200)과 하부기판(100)에서 이루어지는 것이 줄어들고 방전가스 내에서 이루어지는 것이 증가한다. 즉, 대부분의 전자 간의 충돌이 방전가스 내에서만 이루어지는 것이다. 이러한 가스 내의 전자 간 충돌은 플라즈마 상태를 발생시키고, 이온화 과정과 여기 과정을 증가시키므로, 전자들이 기판에 직접 충돌함으로써 소모되는 에너지 소비를 감소시킬 수 있다.At this time, when the frequency of the high frequency voltage pulse applied to the scan electrode line 130 and the sustain electrode line 210 becomes higher, and the interval between the scan electrode line 130 and the sustain electrode line 210 increases, collision of electrons occurs. What is done in the upper substrate 200 and the lower substrate 100 is reduced and what is made in the discharge gas is increased. That is, most of the collision between the electrons is made only in the discharge gas. The collision between electrons in this gas generates a plasma state and increases the ionization process and the excitation process, thereby reducing the energy consumption consumed by electrons colliding directly with the substrate.
이러한 고주파와 AC 전압을 동시에 이용하는 방식은 종래의 교류방전에 비해 방전효율과 휘도가 매우 우수하지만, 고주파와 AC 전압의 혼용에 따라 회로를 구현할 때에 서로 간섭이 일어날 수 있다. 이것을 해결하기 위해서 본 발명에서는 고주파가 인가되는 서스테인 구동제어부로는 고대역 필터부(400)를, 교류전압이 인가되는 어드레스 제어부로는 저대역 필터부(300)를 각각 구성하여 상기 각 전극라인을 구동하는 구동제어부를 연결하여 서로 독립된 회로로 구성하여 신호의 간섭이 생기는 것을 방지한다. 즉, 실제로 구성된 고주파 구동을 위한 서스테인 제어부와, AC를 사용한 어드레스 제어부가 주사 전극라인을 공유하지만, 두 회로부는 서로 전기적으로 차단되게 된다. 그 결과, 상용교류전압과 고주파 전압을 혼용하는 회로를 구현하기가 쉽지 않았다.The method using the high frequency and the AC voltage at the same time is very excellent in discharge efficiency and brightness compared to the conventional AC discharge, but when the circuit is implemented according to the mixing of the high frequency and the AC voltage may interfere with each other. In order to solve this problem, according to the present invention, each of the electrode lines includes a high band filter unit 400 as a sustain drive control unit to which high frequency is applied, and a low band filter unit 300 as an address control unit to which an AC voltage is applied. By connecting the driving control unit for driving to form a circuit independent from each other to prevent the interference of the signal. That is, although the sustain controller for high frequency driving actually configured and the address controller using AC share the scan electrode lines, the two circuit portions are electrically disconnected from each other. As a result, it was not easy to implement a circuit that mixes commercial AC and high frequency voltages.
이것을 해결하기 위하여 본 발명의 플라즈마 디스플레이 패널은 저대역 필터(LPF : Low Pass Filter)가 설치된 저대역 필터부(300)와, 고대역 필터(HPF : High Pass Filter)가 설치된 고대역 필터부(400)를 채용하여 저주파 전압펄스와 고주파 전압펄스를 혼용할 수 있게 구성되어 있다. 즉, 실제로 구성된 플라즈마 디스플레이 패널의 회로는 주사 전극라인(130)을 공유하고 있지만, 저대역 필터부(300)와 고대역 필터부(400)는 전기적으로 차단되어 있다. 그 결과, 저주파 전압펄스에 의한 전류가 고대역 필터부(400)로 흐르지 않고, 고주파 전압펄스에 의한 전류가 저대역 필터부(300)로 흐르지 않는다.In order to solve this problem, the plasma display panel of the present invention includes a low band filter unit 300 having a low pass filter (LPF) and a high band filter unit 400 having a high pass filter (HPF). The low frequency voltage pulse and the high frequency voltage pulse can be mixed. That is, although the circuit of the actually configured plasma display panel shares the scan electrode line 130, the low band filter unit 300 and the high band filter unit 400 are electrically blocked. As a result, the current due to the low frequency voltage pulse does not flow to the high band filter section 400, and the current due to the high frequency voltage pulse does not flow to the low band filter section 300.
또한, 하부기판(100)에서 교류펄스로 기입방전을 실시하기 위해서는 어드레스 전극라인(110)과 주사 전극라인(130)이 교차되어야만 각 방전셀에 선택적으로 기입방전과 소거방전을 실시할 수 있다. 따라서, 도 8에 도시된 것과 같이 크로스 오버(cross-over) 형 구조로 전극라인을 배치해야 하나, 이러한 경우, 방전이 사방으로 분산되는 문제점이 있다. 그 결과, 기입방전을 위한 방전전압이 높아지는 문제점이 있고, 각 커패시터(C1, C2, Csh)가 기생하여 하부기판(100)을 용이하게 설계할 수 없다.In addition, in order to perform the write discharge using the AC pulse on the lower substrate 100, the write discharge and the erase discharge may be selectively performed on each discharge cell only when the address electrode line 110 and the scan electrode line 130 cross each other. Therefore, the electrode lines should be arranged in a cross-over structure as shown in FIG. 8, but in this case, there is a problem in that discharges are dispersed in all directions. As a result, there is a problem in that the discharge voltage for writing discharge becomes high, and the capacitors C1, C2, and Csh are parasitic, so that the lower substrate 100 cannot be easily designed.
이것을 해결하기 위하여 본 발명에 의한 플라즈마 디스플레이 패널은 도 9에 도시된 것과 같이 보조전극(111)을 2차원적인 형태로 구성함으로써, 방전되는 부분을 어드레스 전극과 주사 전극 사이의 영역으로 한정시킬 수 있다. 그 결과, 기입방전을 위한 방전전압이 낮아지고, 주사 전극과 보조전극(111)의 간격에 따라 기생용량(Csh)이 조절되므로, 하부기판(100)을 용이하게 설계할 수 있다. 그러므로, 본 발명에 의한 플라즈마 디스플레이 패널은 일반적인 크로스 오버 구조가 아니라 도 9에 도시된 것과 같은 새로운 2차원적인 형태로 구성되는 것이다.In order to solve this problem, in the plasma display panel according to the present invention, as shown in FIG. 9, the auxiliary electrode 111 may be formed in a two-dimensional form, thereby limiting the discharged portion to a region between the address electrode and the scan electrode. . As a result, the discharge voltage for writing discharge is lowered and the parasitic capacitance Csh is adjusted according to the distance between the scan electrode and the auxiliary electrode 111, so that the lower substrate 100 can be easily designed. Therefore, the plasma display panel according to the present invention is not a general crossover structure but is configured in a new two-dimensional form as shown in FIG.
본 발명에 의한 플라즈마 디스플레이 패널은 종래의 플라즈마 디스플레이 패널에 비하여 에너지 효율과 휘도가 우수한 고주파 방전을 적용할 수 있으므로, 전력소모와 휘도를 개선할 수 있는 효과가 있다. 그리고, 간단한 주파수 필터를 이용하여 고대역 필터부와 저대역 필터부를 구분하여 사용할 수 있므로, 새로운 공정, 또는 장비를 추가하지 않고 고주파 전압펄스를 이용할 수 있는 장점이 있다.Plasma display panel according to the present invention can be applied to the high-frequency discharge with excellent energy efficiency and brightness compared to the conventional plasma display panel, there is an effect that can improve the power consumption and brightness. In addition, since the high band filter unit and the low band filter unit can be distinguished using a simple frequency filter, there is an advantage that a high frequency voltage pulse can be used without adding a new process or equipment.
Claims (5)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990022981A KR100577160B1 (en) | 1999-06-18 | 1999-06-18 | Plasma display panel |
US09/597,553 US7230586B1 (en) | 1999-06-18 | 2000-06-19 | Radio frequency plasma display panel and fabricating method thereof and driving apparatus therefor |
JP2000183122A JP3477151B2 (en) | 1999-06-18 | 2000-06-19 | High frequency driving plasma display panel, method of manufacturing the same, and driving device for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990022981A KR100577160B1 (en) | 1999-06-18 | 1999-06-18 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010002917A true KR20010002917A (en) | 2001-01-15 |
KR100577160B1 KR100577160B1 (en) | 2006-05-09 |
Family
ID=19593433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990022981A KR100577160B1 (en) | 1999-06-18 | 1999-06-18 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100577160B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100404843B1 (en) * | 2001-05-24 | 2003-11-07 | 엘지전자 주식회사 | Addressing Method and Apparatus of Plasma Display Panel |
KR100751347B1 (en) * | 2005-10-12 | 2007-08-22 | 삼성에스디아이 주식회사 | Plasma display panel of facing discharge type |
CN100335845C (en) * | 2002-07-05 | 2007-09-05 | 乐金电子(天津)电器有限公司 | Partition support frame structure for electronic working chamber of microwave oven |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036057B2 (en) * | 1990-11-14 | 2000-04-24 | 日本電気株式会社 | Plasma display |
JPH0896716A (en) * | 1994-09-29 | 1996-04-12 | Oki Electric Ind Co Ltd | Gas discharge panel |
KR19990015299A (en) * | 1997-08-05 | 1999-03-05 | 손욱 | Plasma Display Panel With Protective Layer And Method Of Manufacturing The Same |
KR20010002197A (en) * | 1999-06-12 | 2001-01-05 | 구자홍 | Plasma Display Panel Of High Frequency and Driving Method thereof |
-
1999
- 1999-06-18 KR KR1019990022981A patent/KR100577160B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100404843B1 (en) * | 2001-05-24 | 2003-11-07 | 엘지전자 주식회사 | Addressing Method and Apparatus of Plasma Display Panel |
CN100335845C (en) * | 2002-07-05 | 2007-09-05 | 乐金电子(天津)电器有限公司 | Partition support frame structure for electronic working chamber of microwave oven |
KR100751347B1 (en) * | 2005-10-12 | 2007-08-22 | 삼성에스디아이 주식회사 | Plasma display panel of facing discharge type |
Also Published As
Publication number | Publication date |
---|---|
KR100577160B1 (en) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100304906B1 (en) | Plasma Display Panel having Floating electrode | |
KR100335103B1 (en) | Structure and method for plasma display panel | |
KR100324269B1 (en) | Plasma Display Panel for Radio Frequency | |
KR100577160B1 (en) | Plasma display panel | |
US6628075B1 (en) | Plasma display panel with first and second inner and outer electrodes | |
KR100869240B1 (en) | Coplanar-type plasma display panel, and method of driving the same | |
KR100364727B1 (en) | Plasma display panel | |
KR100348243B1 (en) | Plasma display panel | |
KR20010075758A (en) | Plasma display panel | |
KR100404079B1 (en) | Structure of hybrid plasma display panel device | |
KR100335094B1 (en) | Plasma display panel | |
KR100404080B1 (en) | Structure of hybrid plasma display panel device | |
KR100331824B1 (en) | Structure of sustain electrode of Plasma Display Panel | |
KR100315304B1 (en) | Plasma Display Panel Using High Frequency | |
KR100348244B1 (en) | plasma display panel | |
KR100295313B1 (en) | Driving device for plasma display device for radio frequency | |
KR20000009188A (en) | Plasma display panel | |
KR100340443B1 (en) | Radio Frequency Plasma Display Panel | |
KR100335102B1 (en) | Structure of Plasma Display Panel and Method for Driving the Plasma Display Panel | |
KR100512613B1 (en) | Plasma Display Panel | |
KR100344798B1 (en) | Plasma Display Panel | |
KR100288801B1 (en) | Driving Method of Plasma Display Panel | |
KR20050062753A (en) | Plasma display panel | |
KR100327366B1 (en) | Plasma display panel | |
KR100392958B1 (en) | Plasma Display Panel Driven with Radio Frequency Signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |