KR100404019B1 - 버퍼회로 - Google Patents

버퍼회로 Download PDF

Info

Publication number
KR100404019B1
KR100404019B1 KR10-2000-7005918A KR20007005918A KR100404019B1 KR 100404019 B1 KR100404019 B1 KR 100404019B1 KR 20007005918 A KR20007005918 A KR 20007005918A KR 100404019 B1 KR100404019 B1 KR 100404019B1
Authority
KR
South Korea
Prior art keywords
potential
potential node
circuit
node
buffer
Prior art date
Application number
KR10-2000-7005918A
Other languages
English (en)
Other versions
KR20010032640A (ko
Inventor
로버트 포이어를
도미니크 사비그넥
헬무트 슈나이더
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010032640A publication Critical patent/KR20010032640A/ko
Application granted granted Critical
Publication of KR100404019B1 publication Critical patent/KR100404019B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

버퍼회로는 집적회로의 공급전압(U)을 버퍼링하기 위해 쓰여지며, 공급전압은 두 개의 전위 노드(1,2) 사이에 존재한다. 제3 전위 노드(3)가 위치되는 적어도 두 개의 버퍼콘덴서(C1,C2)를 포함하는 직렬회로는 두 개의 전위 노드(1,2)사이에 놓여진다. 제3 전위 노드(3)는 콘덴서(C1,C2) 중 하나에서 누설전류가 발생할 때 상상기 제3 전위 노드가 상한값 및/또는 하한값을 초과하지 않도록 제3 전위 노드의 전위를 유도하는 부가회로에 연결된다. 버퍼회로는 버퍼콘덴서(C1,C2) 중 단지 하나에서 결함이 발생할 때 다른 콘덴서의 파괴를 막는 이점이 있다.

Description

버퍼회로 {BUFFER CIRCUIT}
보통 이런 류의 버퍼회로는 전압을 버퍼링하기 위한 콘덴서를 포함한다. 만일 콘덴서 결함시, 즉 부적절한 누설전류가 콘덴서를 통해 흐른다면 버퍼회로는 더 이상 작동을 하지 않을 수 있다. 이것은 결함이 있는 콘덴서가 버퍼링 되기 위한 전압의 붕괴를 야기하기 때문이다. 이하에서, 콘덴서의 결함은 콘덴서의 두 전극 사이에서 전류의 흐름이 발생하는 상태를 의미하는 것으로 이해된다. 그러한 결함은 예로써 제조결함 또는 콘덴서의 유전체에 대한 손상 때문에 연속적인 작용을 하는 동안 발생되는 과전압에 의해 야기되어질 수 있다.
본 발명은 집적 회로의 공급전압을 버퍼링하기 위한 버퍼회로에 관한 것이다.
도1 내지 도4는 본 발명에 따라 구체적인 여러 예를 보여준다.
본 발명은 버퍼회로에 포함된 버퍼콘덴서의 결함에 대하여 큰 허용차를 가진, 집적 회로의 공급전압용 버퍼회로를 제공하는 것을 목적으로 한다.
이 목적은 청구항1에 따른 버퍼회로에 의해 달성된다. 종속항은 본 발명의 바람직한 디자인과 개선에 관계가 있다.
본 발명은 버퍼링될 공급 전압이 강하되는 제1 및 제2 전위 노드 사이에, 적어도 두 개의 버퍼콘덴서를 포함하는 직렬회로를 구비한 버퍼회로를 제공한다. 콘덴서 사이에 배열된 제3 전위 노드는 버퍼콘덴서 중 하나를 거쳐 누설전류가 발생할 때조차도 제3 전위 노드가 상한값 및/또는 하한값을 초과하지 않도록 제3 전위 노드의 전위에 영향을 미치는 부가회로에 연결되어진다.
공급전압을 버퍼링 하기 위해 두 개의 콘덴서로 구성된 직렬회로는 두 개의 콘덴서 중 단지 하나를 이용하는 것보다 더 높은 전압을 버퍼링 하는 것이 가능하게된다. 본 발명에 따른 부가회로가 없으면 두 개의 버퍼콘덴서 중 하나에서 결함이 발생하는 경우에, 이와 관련된 전압 급강하 때문에, 매우 높은 전압이 아직 결함이 없는 두 번째 콘덴서를 통해 강하된다. 많은 경우에 있어 이것은 두 번째 콘덴서조차도 파괴되는 결과가 발생되며, 그 결과 단락전류가 양쪽 콘덴서를 통해 흐른다. 이 경우 버퍼링될 공급전압이 붕괴될 것이다.
본 발명에 따른 부가회로는 콘덴서 중 하나에서 결함이 발생하는 경우에도 두 개의 버퍼콘덴서 사이의 전위가 단락회로 저항 및 부가회로에 대해 종속적인 것을 보장한다. 결함이 발생할 때 제3 전위 노드에서의 전위 변동의 제한 때문에 얻어지는 효과는 아직 손상되지 않은 콘덴서 사이의 전압레벨이 또한 제한되도록 한다. 아직 손상되지 않은 콘덴서의 파괴를 가져올 수 있는 전계강도는 이런 방식으로 피할 수 있다. 결과적으로, 버퍼회로는 유리한 방식으로 두 개의 콘덴서 중 하나에서 결함이 발생하더라도 부분적으로 유효하게 동작하고, 버퍼링될 공급전압이 버퍼회로의 두 콘덴서를 통하여 단락 때문에 붕괴되지 않는다.
본 발명의 제1 실시예에 있어서, 부가회로는 저항소자를 가지고 있으며 상기 저항소자를 통하여 제3 전위 노드가 정전위에 연결된다. 제3 전위 노드에서의 전위는, 버퍼콘덴서가 손상되지 않은 경우, 상기 정전위에 대응한다. 만일 버퍼콘덴서 중 하나에 결함이 생기면, 제3 전위 노드에서의 전위는 저항소자 및 결함이 있는 버퍼콘덴서의 단락 저항에 의해 형성된 분압기율에 의해 결정된다. 저항소자의 값은 이에 대응하는 크기가 되어야 하며 따라서 제3 전위 노드의 전위는 결함이 발생할 때 바람직한 범위 안에서만 변화하도록 한다. 이 경우, 저항소자는 일반적으로 결함이 생길 때 사용된 콘덴서의 단락 저항을 기초로 크기가 정해진다.
만일 두 개의 버퍼콘덴서가 동일한 크기를 가진다면 제1 노드의 전위 및 제2 노드의 전위사이의 정 중앙에 정전위의 값을 위치시키는 것이 바람직하다. 이 경우 버퍼회로가 손상되지 않았다면 버퍼링될 공급전압의 반이 각각의 버퍼콘덴서 사이에 강하되고 저항소자를 통하여 전류가 흐르지 않는다.
높은 값의 저항소자는 예를 들어 넌-리액티브 저항, 다이오우드 또는 저항으로서 연결된 트랜지스터에 의해 구현될 수 있다.
본 발명의 개선에 따르면 높은 저항을 갖는 소자의 저항소자의 저항은 제3 전위 노드의 전위를 조절하는 전압조정기에 의하여 조절되어 제3 전위 노드가 상한값 및/또는 하한값을 초과하지 않는다. 이것은 제3 전위 노드의 전위가 결함이 있는 콘덴서의 극도로 변화되는 단락 저항에 대해 안정적으로 유지되어질 수 있기 때문에 조절될 수 없는 저항소자를 사용하는 것보다 이점을 가진다.
본 발명의 제2 실시예에 있어서, 부가회로는 제4 및 제5 전위 노드 사이에 배열되고 본질적으로 정전압이 강하되는 분압기를 가지며, 상기 분압기는 두 개의 저항소자를 가지며, 그 사이에는 제3 전위 노드에 연결된 제6 전위 노드가 배치된다. 제4 전위 노드가 제1 전위 노드에 제5 전위 노드가 제2 전위 노드에 연결되는 것이 더욱 바람직하다. 이 경우 분압기 사이에 강하된 정전압은 버퍼링될 공급 전압과 동일하며 더 이상의 정전압은 필요치 않다.
분압기의 저항소자 중 적어도 하나 가급적이면 두 개가 가변저항을 갖는다면, 저항소자들의 대응하는 제어 입력이 저항소자를 통해 제3 전위 노드의 전위를 조절하는 전압조정기에 연결되는 것이 바람직하다.
부가회로가 전압 조정기를 갖는 상기 본 발명의 실시예는 버퍼콘덴서 중 하나가 결함이 발생해도 제3 전위 노드의 전위가 높은 정확성으로 미리 결정될 수 있는 중요한 이점을 갖는다. 결함 있는 콘덴서의 단락 저항값에 따라 제3 노드의 분압기율을 조절하는 것은 결함 있는 콘덴서의 단락 저항의 극단적인 변화로 인한 결함이 없는 콘덴서의 손실을 방지한다.
본 발명은 버퍼회로가 앞서 진술하였던 방식의 2개의 버퍼콘덴서로 각각 구성된 다수의 직렬회로를 가지며, 버퍼콘덴서 사이에 위치한 전위 노드는 별도의 부가회로에 연결되거나 각각의 경우에 있어서, 제1 직렬회로의 전위 노드가 독립된 부가회로에 연결되거나, 제1 직렬 회로의 제3 전위 노드에 연결될 경우 특히 바람직하며, 그 결과 모든 직렬회로는 하나의 부가회로에 의해서만 영향을 받는다. 비록 직렬회로 중 한 곳의 버퍼용량이 버퍼콘덴서 중 하나의 결함 때문에 제한을 받는다 할지라도, 남아있는 직렬회로는 어떤 제한도 없이 실질적으로 공급전원을 버퍼링 할 수 있다.
본 발명은 다음의 도면을 참조하여 더욱 자세히 설명한다.
도1은 본 발명에 따른 버퍼회로의 제1 실시예를 보여주며 제1 전위 노드(1)는 제1 버퍼콘덴서(C1)와 제2 버퍼콘덴서(C2)를 거쳐 제2 전위 노드(2)에 연결된다. 집적 회로의 버퍼링될 공급전압(U)은 제1 전위 노드(1)와 제2 전위 노드(2) 사이에서 강하되는데, 도시된 버퍼회로는 집적 회로의 일부이다. 제3 전위 노드는 2개의 콘덴서 (C1,C2) 사이에 배열되고 넌-리액티브 저항(R)을 통해 정전위 (Vconst)에 연결된다. 제2 전위 노드는 접지전위이다. 예를 들면, 정전위(Vconst)는 공급전압(U)으로부터 유도될 수 있다. 두 개의 콘덴서(C1,C2) 중 하나에서 결함이 발생할 때, 저항(R)과 함께 제3 전위 노드의 전위는 소정 범위 내에서만 변화되도록 한다. 결함이 발생했을 경우, 제3 노드(3)의 전위는 저항(R)및 결함 있는 콘덴서의 단락 저항에 의해 형성된 분압기율로부터 형성된다. 저항(R)의 값은 저항값 및 콘덴서의 전형적인 단락 저항의 값이 적정 분압기율을 형성하도록 정해진다. 결함 있는 콘덴서의 전형적인 단락 저항의 값은 경험적으로 확인될 수 있다.
본 발명에 따른 부가회로가 없으면 콘덴서 중 하나에 결함이 발생할 때, 손상된 콘덴서의 단락 저항은 나머지 결함 없는 콘덴서의 이론적인 무한저항보다 훨씬 작기 때문에 모든 전체 공급전압(U)은 손상되지 않은 콘덴서에 강하된다. 이 경우 제3 전위 노드의 전위는 두 개의 전위 노드(1,2) 중 하나의 전위에 가깝다. 전체공급전압(U)이 강하되는 결함 없는 콘덴서는 이것과 연관된 높은 전계 강도에 의해 파괴된다. 본 발명의 경우에 있어서는 제3 전위 노드에서의 전위의 영향 때문에 이것이 극복될 수 있다.
도 2는 버퍼회로의 제2 실시예이며, 넌-리액티브 저항(R)이 n-채널트랜지스터 (T1)에 의해 교체된다는 점에서 도 1과는 다르며, 상기 트랜지스터의 게이트는 전압조정기(CTR)의 출력과 연결된다. 전압조정기(CTR)의 입력은 제3 전위 노드에 연결된다. 전압조정기(CTR)는 n채널 트랜지스터(T1)의 저항을 변화시켜 제3 전위 노드의 전위를 조절하며, 이에 의하여 제3 전위 노드의 전위는 콘덴서(C1,C2) 중 하나에서 결함이 발생시, 정상의 콘덴서의 경우와 동일한 값을 갖는다. 제3 전위 노드의 전위의 조절에 의해 두 개의 콘덴서(C1,C2) 중 정상 콘덴서 양단에서 강하된 전압은 다른 콘덴서의 상태와 독립적으로 되고, 그 결과 콘덴서가 파괴되지 않는다. 두 개의 콘덴서 중 하나에서 결함이 생길 때 다른 콘덴서가 파괴되는 것을 방지하기 때문에, 버퍼링될 공급전압(U)은 붕괴되지 않으며, 집적 회로는 버퍼회로가 손상되었음에도 불구하고 계속 작동할 수 있다.
결함이 발생할 때, 도면에 도시된 바와 같이 두 개의 콘덴서(C1,C2)를 갖는 직렬회로 외에 콘덴서 사이에 배치된 전위 노드가 제3 전위 노드에 연결된 다수의 동일한 추가 직렬회로가 병렬로 연결되면, 공급전압(U)은 적절히 버퍼링될 수 있다. 만일 직렬회로 중 하나의 두 콘덴서 중 하나만이 결함이 생기면, 남아있는 직렬회로는 제3 전위 노드의 전위의 유지 때문에 최대한 가능한 한도까지 손상되지 않게 작동한다.
도 3은 본 발명의 제3 실시예이며, 분압기를 구성하는 두 개의 트랜지스터 (T2,T3)를 포함하는 직렬회로는 제4 및 제5 전위 노드 사이에 배열되어있다. 트랜지스터(T2와 T3) 사이에 놓여있는 제6 전위 노드는 제3 전위 노드에 연결되어있다. 만일 정전압이 제4 전위 노드와 제5 전위 노드 사이에서 강하된다면, 제3 전위 노드의 전위는 두 개의 트랜지스터(T2,T3)의 분압기율로부터 거의 결정된다. 이 경우 버퍼링될 공급전압(U)은 정전압으로 사용될 수 있으며, 그 결과 도 3에서 도시된 바와 같이, 제1 전위 노드는 제4 전위 노드에 연결되고 제2 전위 노드는 제5 전위 노드에 연결된다. 도 3에서 분압기율은 트랜지스터(T2,T3)의 게이트를 통하여 전압조정기 (CTR)에 의해 변화될 수 있다. 상술한 분압기는 도2에서 유사한 방식으로 분압기율을 변화시킴으로 제3 전위 노드의 전위를 다시 조절한다. 본 발명의 다른 실시예에서, 두 개의 트랜지스터(T2,T3) 중 단지 하나만 전압 조정기(CTR)에 의해 저항이 변화되는 것도 가능하다.
도 4는 본 발명의 제4 실시예이며, 도 3과 비교하여, 전압조정기(CTR)는 존재하지 않고 트랜지스터(T2,T3)는 다이오우드(D1,D2)로 교체되었다. 제3 전위 노드의 전위는 두 개의 다이오우드의 분압기율로부터 생긴다. 다이오우드나 트랜지스터 대신 분압기를 구성하기 위해 넌-리액티브 저항을 사용할 수 있다. 도 4의 동작방법은 도 1의 방법과 유사하다.

Claims (10)

  1. 집적회로의 공급전압을 버퍼링하는 버퍼회로로서,
    상기 공급전압이 강하하는 두 개의 전위 노드;
    상기 두 개의 전위 노드 사이에 배치된 직렬회로를 포함하는데, 상기 직렬회로는 적어도 두 개의 버퍼 콘덴서 및 상기 버퍼 콘덴서들 사이에 배치된 제3 전위 노드를 구비하며;및
    상기 제3 전위 노드에 연결되고, 누설전류가 상기 버퍼 콘덴서들 중 하나를 통해 흐를 때 상기 제3 전위 노드가 상한값 및 하한값 중 적어도 하나를 넘지 않도록 상기 제3 전위 노드의 전위에 영향을 주는 부가회로를 포함하며, 상기 부가회로는 상기 제3 전위 노드를 실질적으로 정전위에 연결하는 넌-리액티브 저항이며,
    상기 직렬 회로 중 하나의 콘덴서의 일단부는 상기 공급 전압의 전위 노드 중 하나에 직접 연결되고, 상기 직렬 회로 중 다른 하나의 콘덴서의 일단부는 상기 공급 전압의 다른 전위 노드에 직접 연결되며,
    상기 정전위는 접지 전위와 상기 공급 전위 사이의 전위인 버퍼 회로.
  2. 집적회로의 공급전압을 버퍼링하는 버퍼회로로서,
    상기 공급전압이 강하하는 두 개의 전위 노드;
    상기 두 개의 전위 노드 사이에 배치된 직렬회로를 포함하는데, 상기 직렬회로는 적어도 두 개의 버퍼 콘덴서 및 상기 버퍼 콘덴서들 사이에 배치된 제3 전위 노드를 구비하며; 및
    상기 제3 전위 노드에 연결되고, 누설전류가 상기 버퍼 콘덴서들 중 하나를 통해 흐를 때 상기 제3 전위 노드가 상한값 및 하한값 중 적어도 하나를 넘지 않도록 상기 제3 전위 노드의 전위에 영향을 주는 부가회로를 포함하며,
    상기 부가회로는,
    저항을 갖고 상기 제3 전위 노드를 실질적으로 정전위에 연결하는 저항소자; 및
    상기 저항을 변화시켜 상기 제3 전위 노드에서의 전위를 조정하고, 상기 제3 전위 노드에 연결된 입력 및 상기 저항을 제어하기 위한 출력을 구비한 전압 조정기를 포함하며,
    상기 직렬 회로 중 하나의 콘덴서의 일단부는 상기 공급 전압의 전위 노드 중 하나에 직접 연결되고, 상기 직렬 회로 중 다른 하나의 콘덴서의 일단부는 상기 공급 전압의 다른 전위 노드에 직접 연결되며,
    상기 정전위는 접지 전위와 상기 공급 전위 사이의 전위인 버퍼 회로.
  3. 집적회로의 공급전압을 버퍼링하는 버퍼회로로서,
    상기 공급전압이 강하하는 두 개의 전위 노드;
    상기 두 개의 전위 노드 사이에 배치된 직렬회로를 포함하는데, 상기 직렬회로는 적어도 두 개의 버퍼 콘덴서 및 상기 버퍼 콘덴서들 사이에 배치된 제3 전위 노드를 구비하며;및
    상기 제3 전위 노드에 연결되고, 누설전류가 상기 버퍼 콘덴서들 중 하나를 통해 흐를 때 상기 제3 전위 노드가 상한값 및 하한값 중 적어도 하나를 넘지 않도록 상기 제3 전위 노드의 전위에 영향을 주는 부가회로; 및
    제4 및 제5 전위 노드를 포함하며,
    상기 부가회로는 상기 제4 및 제5 전위 노드 사이에 배치되고, 양단에서 실질적으로 정전압이 강하되는 분압기를 가지며, 상기 분압기는 두 개의 저항소자 및 제6 전위 노드를 포함하고, 상기 제6 전위 노드는 상기 두 개의 저항소자 사이에 배치되고 상기 제3 전위 노드에 연결되며,
    상기 직렬 회로 중 하나의 콘덴서의 일단부는 상기 공급 전압의 전위 노드 중 하나에 직접 연결되고, 상기 직렬 회로 중 다른 하나의 콘덴서의 일단부는 상기 공급 전압의 다른 전위 노드에 직접 연결된 버퍼회로.
  4. 제3항에 있어서, 상기 부가회로는 상기 저항소자 중 적어도 하나의 저항값을 변화시킴으로써 상기 제3 전위 노드에서의 전위를 조정하는 전압 조정기를 포함한 것을 특징으로 하는 버퍼회로.
  5. 제3항에 있어서, 상기 제4 전위 노드는 상기 제1 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
  6. 제3항에 있어서, 상기 제5 전위 노드는 상기 제2 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
  7. 제3항에 있어서, 상기 제4 전위 노드는 상기 제1 전위 노드에 연결되고, 상기 제5 전위 노드는 상기 제2 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
  8. 제4항에 있어서, 상기 제4 전위 노드는 상기 제1 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
  9. 제4항에 있어서, 상기 제5 전위 노드는 상기 제2 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
  10. 제4항에 있어서, 상기 제4 전위 노드는 상기 제1 전위 노드에 연결되고 상기 제5 전위 노드는 상기 제2 전위 노드에 연결된 것을 특징으로 하는 버퍼회로.
KR10-2000-7005918A 1997-12-11 1998-11-09 버퍼회로 KR100404019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19755130A DE19755130C1 (de) 1997-12-11 1997-12-11 Pufferschaltung
DE19755130.0 1997-12-11

Publications (2)

Publication Number Publication Date
KR20010032640A KR20010032640A (ko) 2001-04-25
KR100404019B1 true KR100404019B1 (ko) 2003-11-01

Family

ID=7851605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7005918A KR100404019B1 (ko) 1997-12-11 1998-11-09 버퍼회로

Country Status (7)

Country Link
US (1) US6317378B1 (ko)
EP (1) EP1038355B1 (ko)
JP (1) JP4800478B2 (ko)
KR (1) KR100404019B1 (ko)
DE (2) DE19755130C1 (ko)
TW (1) TW497020B (ko)
WO (1) WO1999030419A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480052B1 (en) * 2001-01-30 2002-11-12 Cypress Semiconductor Corp. Parasitic capacitance canceling circuit
JP4547185B2 (ja) * 2004-05-17 2010-09-22 株式会社ブリヂストン ゴム組成物及びそれを用いたタイヤ
CN101465649B (zh) * 2007-12-19 2010-08-18 中国科学院微电子研究所 一种参考电压可调的比较器
KR101046731B1 (ko) 2008-12-26 2011-07-05 주식회사 하이닉스반도체 파워 분배 장치와 그를 갖는 메모리 장치
CN102176675B (zh) * 2011-01-20 2013-07-24 浙江大学 一种电容分压式多比特量化器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585956A (en) * 1982-09-29 1986-04-29 At&T Bell Laboratories Switched capacitor feedback sample-and-hold circuit
JPS62233816A (ja) * 1986-04-03 1987-10-14 Nissin Electric Co Ltd 電解コンデンサ分圧回路
JPH01157121A (ja) * 1987-09-29 1989-06-20 Toshiba Corp 論理回路
JP2563188B2 (ja) * 1987-10-20 1996-12-11 サンケン電気株式会社 過電流保護機能付自励形コンバータ
US4847518A (en) * 1987-11-13 1989-07-11 Harris Semiconductor Patents, Inc. CMOS voltage divider circuits
US4811164A (en) * 1988-03-28 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Monolithic capacitor-varistor
US5030848A (en) * 1990-03-06 1991-07-09 Honeywell Inc. Precision voltage divider
JP2736483B2 (ja) * 1992-03-03 1998-04-02 三菱電機株式会社 電圧発生装置
TW247975B (ko) 1992-07-14 1995-05-21 Philips Electronics Nv
JPH06215570A (ja) * 1993-01-21 1994-08-05 Mitsubishi Electric Corp 1/2電源電圧発生回路
US5422591A (en) * 1994-01-03 1995-06-06 Sgs-Thomson Microelectronics, Inc. Output driver circuit with body bias control for multiple power supply operation
JPH07236233A (ja) * 1994-02-23 1995-09-05 Fujitsu Ltd 定電流充電回路
EP0819335B1 (en) * 1995-03-09 2004-06-02 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
JP3144491B2 (ja) * 1995-03-09 2001-03-12 マクロニクス インターナショナル カンパニイ リミテッド 直列コンデンサ昇圧回路
JPH08317553A (ja) * 1995-05-16 1996-11-29 Sony Corp 複数出力電源回路
US5744982A (en) * 1996-04-22 1998-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Input buffer circuit

Also Published As

Publication number Publication date
EP1038355A1 (de) 2000-09-27
JP4800478B2 (ja) 2011-10-26
DE19755130C1 (de) 1999-06-02
DE59805044D1 (de) 2002-09-05
US6317378B1 (en) 2001-11-13
TW497020B (en) 2002-08-01
WO1999030419A1 (de) 1999-06-17
JP2001526435A (ja) 2001-12-18
EP1038355B1 (de) 2002-07-31
KR20010032640A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
US7592855B2 (en) Trimming circuit and semiconductor device
JP3516556B2 (ja) 内部電源回路
US7477046B2 (en) Voltage regulator output stage with low voltage MOS devices
US4999759A (en) Multiple output switching power supply having one controlled output voltage and load compensation
US6831447B1 (en) Surge limiting circuit with optional short circuit detection
US20190341772A1 (en) Electrostatic discharge protection device and electrostatic discharge detector circuit
US6169393B1 (en) Trimming circuit
US7969130B2 (en) Voltage supply interface with current sensitivity and reduced series resistance
KR100404019B1 (ko) 버퍼회로
KR19990007415A (ko) 복수의 기준전압을 발생하는 기준전압 발생회로
US6747508B2 (en) Resistance mirror circuit
US6778007B2 (en) Internal power voltage generating circuit
EP0777319A1 (en) Operational amplifier having an adjustable frequency compensation
US6774703B2 (en) Semiconductor device
US5726945A (en) Semiconductor device with reduced power consumption and thin film transistor used in semiconductor memory device for achieving reduction in power consumption
WO2009014765A1 (en) Transient blocking unit having a fab-adjustable threshold current
KR20010033166A (ko) 버퍼회로 및 버퍼회로를 가진 집적회로 메모리
CA2040134C (en) A delay line providing an adjustable delay
US20230251677A1 (en) Current limit protection
DE4412274C1 (de) Schalter mit einem als Bipolartransistor ausgebildeten ersten Schaltelement
US7038549B2 (en) Oscillator circuit with switchable feedback
KR20180111645A (ko) 저항 분압 회로를 갖는 반도체 장치
EP1018064B1 (en) Solid-state high voltage linear regulator circuit
US6788100B2 (en) Resistor mirror
JP2004096036A (ja) 抵抗装置、該抵抗装置のトリミング方法、及び電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee