KR100399877B1 - 펄스 연마기술을 이용한 얇은 재질의 화학적-기계적 연마 - Google Patents
펄스 연마기술을 이용한 얇은 재질의 화학적-기계적 연마 Download PDFInfo
- Publication number
- KR100399877B1 KR100399877B1 KR1019970704799A KR19970704799A KR100399877B1 KR 100399877 B1 KR100399877 B1 KR 100399877B1 KR 1019970704799 A KR1019970704799 A KR 1019970704799A KR 19970704799 A KR19970704799 A KR 19970704799A KR 100399877 B1 KR100399877 B1 KR 100399877B1
- Authority
- KR
- South Korea
- Prior art keywords
- pressure
- wafer
- polishing
- chemical
- polishing pad
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 23
- 238000005498 polishing Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 10
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 5
- 238000005238 degreasing Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 229920000642 polymer Polymers 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 25
- 239000004020 conductor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000013527 degreasing agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 230000035485 pulse pressure Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
균일한 화학적-기계적 평탄화는 평탄화가 가해지는 웨이퍼를 초기 최적 압력과 감소된 제 2 압력 (바람직하게는 약 0 psi)사이의 압력으로 펄싱(pulsing)함으로써 높은 재료 제거율로 성취된다.
Description
반도체 집적 회로는 반도체 웨이퍼 상에 개별 다이들의 어레이를 형성함으로써 제조된다. 제조 공정동안, 웨이퍼는 절연, 도전 및 반도체형 재료의 특정 영역을 형성하도록 처리된다. 도전 라인간의 간격이 더욱 미세한 배선 패턴으로 이루어진 고 밀도 소자에 대한 요구의 증가는 생산 시간 감소 및 처리량 증대에 대한 경제적 압력의 증가와 더불어, 상당한 기술적 과제를 제기한다. 통상적으로, 조밀한 도전 라인의 어레이로 이루어진 배선 패턴은 금속층을 증착시켜 도전 패턴을 형성하도록 에칭함으로써 형성된다. 그 다음에 배선 패턴에 유전체가 도포되고, 화학적-기계적 연마로 평탄화가 실현된다. 그러나, 재료의 층들, 특히 0.5미크론 미만의 간격으로 분리된 조밀한 도전 라인 어레이를 가진 층을 높은 재료 제거율로 평탄화 하기가 극히 어렵다.
패터닝된 절연층 또는 패터닝된 금속층을 평탄화 하는데 사용되는 통상적인 기술은 화학적-기계적 연마 방식이다. 예를 들면, 도 1에 도시된 바와 같이, 집적회로를 형성하는 초기 공정 단계 동안, 패턴(110)은 예를 들어 절연 재료, 금속과 같은 도전 재료, 또는 배선간 간격 (130) 및 트렌치(140)를 가진 반도체 기판인, 층(120)상에 형성된다. 그 목적은, 패턴(110)이 도전 패턴인 경우, 예를 들어 절연재료 등의 후속 증착되는 재료(100)로 배선간 간격(130) 및 트렌치(140)를 완전히 충진하는 것이다. 층(100)이 증착된 후에, 이 층은 도 2에 도시된 바와 같이 균일하게 평탄화된 표면(150)을 얻을 수 있도록 평탄화되어야 한다. 도 2에서, 동일한 도면 번호는 동일한 구성 요소를 나타낸다. 평탄화는 통상적으로 플라즈마 에칭, 또는 화학적-기계적 평탄화 혹은 연마(CMP)로 공지된, 단순화된 빠르고 비교적 비용이 저렴한 방법으로 수행된다. CMP는 예를 들어 사러수간의 미국 특허 제 5,245,794 호, 베이어 등의 미국 특허 제 4,994,836 호, 유만스의 미국 특허 제 3,911,562 호에 개시된 바와 같은 통상적인 기술이다. 또한, CMP 장치에 관해서는 길 2세의 미국 특허 제 4,193,226 호 및 제 4,811,522 호와, 왈쉬의 미국 특허 제 3,841,031 호가 참조된다.
근본적으로, 통상적인 CMP 장치를 사용함에 있어, 연마될 웨이퍼는 CMP 머신상에 위치된 연마 블록상에 설치된다. 연마 패드는 연마 블록에 의해 적재된 웨이퍼에 결속(engage)되도록 되어있다. 탈지물(cleaning agent)은 연마동작 동안 계속적으로 패드 위에 떨어지며, 이때 압력이 웨이퍼에 가해진다.
전형적인 CMP 장치(300)가 도 3에 도시된 바와 같이 회전 가능한 연마 플래튼(platen)(302) 및 이 플래튼(302)상에 설치되는 연마 패드(304)를 포함하며, 이들은 약 25 내지 50 RPM으로 회전하도록 마이크로프로세서 제어 모터(미도시)에 의해 구동된다. 웨이퍼(306)는 회전 가능한 연마 헤드(308)의 하부에 설치되어, 연마될 웨이퍼(306)의 주 표면이 그 아래에 있는 연마 패드(304)와 접촉하도록 위치 설정 가능하다. 웨이퍼(306) 및 연마 헤드(308)는 측면에 있는 로보틱 암(robotic arm)(312)에 회전 가능하게 설치되는 수직 스핀들(310)에 부착되고, 상기 암(312)은 플래튼(302)과 같은 방향으로 약 15 내지 30 RPM으로 연마 헤드(308)를 회전시켜, 연마 헤드를 방사형으로 위치 설정한다. 로보틱 암(312)은 또한 연마 헤드(308)를 수직으로 위치 설정하고, 웨이퍼(306)가 연마 헤드(304)와 접촉하게 하여 적당한 연마 접촉 압력을 유지하게 한다. 연마 패드(304)위의 연마 헤드(308)에 대향한 관(314)은 일반적으로 슬러리인 적당한 탈지물(316)을 패드에 분배하여, 이 패드에 고르게 스며들게한다.
도 3에 도시된 바와 같은 통상적인 CMP 기술 및 장치를 사용함에 있어, 평탄화될 재료, 특히 유전체로 도포된 약 0.5 미크론 미만의 배선간 간격을 가진 고밀도의 배선 패턴에서는 평탄화되는 재료를 높은 율로 제거하면서 균일하게 평탄화된 표면을 얻기가 어렵다.
통상적인 CMP 기술 및 장치를 이용하여 재료에 대하여 놓은 제거율로 균일한 평탄화를 성취하는 것의 문제점이 반도체 산업에서 인식되어 왔다. 이러한 문제점을 해소하기 위한 지금까지의 시도는 CMP 동안 사용되는 연마패드 및 탈지물과 같은 소모성 재료를 개선하거나, CMP 장치와 같은 하드웨어 자체를 개선하는 것에 초점을 맞추었다. 그러나, 이러한 종래의 노력은 충분하지 못하다는 것으로 입증되었다.
본 발명은 반도체 소자의 제조 동안 웨이퍼 표면의 균일한 평탄화 및 높은 재료 제거를 실현할 화학적-기계적 연마 방법에 관한 것이다. 본 발명은 특히 유전체 박막의 신속한 평탄화에 관한 것이다.
도 1은 패터닝된 재료상에 증착된 재료의 층을 도시한 도면.
도 2는 도 1의 평탄화된 증착된 층을 도시한 도면.
도 3는 통상적인 화학적-기계적 연마 머신을 개략적으로 도시한 도면.
본 발명의 목적은 재료의 높은 제거율로 웨이퍼 표면을 균일하게 평탄화 하기 위한 CMP 방법을 제공하는 것이다.
본 발명의 부가적인 목적, 이점 및 다른 특징은 하기에 부분적으로 설명되며, 이는 당업자에게 명백해지거나 혹은 본 발명의 실시로부터 알게될 수 있다. 본 발명의 목적 및 이점은 특히 첨부된 청구 범위에서 기재된 바와 같이 실현되고 성취될 수 있다.
본 발명에 따르면, 상기 및 다른 목적은 평탄화를 실현하도록 표면을 화학적 기계적으로 연마함과 동시에, 웨이퍼에 제 1 압력을 가하고, 화학적-기계적 처리동안 제 1 압력을 제 2 압력으로 복수 회 간헐적으로 감소시키는 단계를 포함하여 웨이퍼의 표면을 평탄화 시키는 것을 특징으로 하는 반도체 소자의 제조 방법에 의하여 성취된다.
본 발명의 다른 양상은, 웨이퍼를 연마 패드상에 위치시키고, 탈지물을 상기 연마패드에 공급하고, 상기 웨이퍼에 압력을 인가하는 반도체 소자 제조 공정 동안 평탄화를 실현하도록 웨이퍼의 표면을 화학적-기계적으로 연마하는 통상적인 방법에 있어서 상기 압력을 화학적-기계적 연마 동안 복수 회 간헐적으로 감소시키는 단계를 포함한다.
본 발명의 부가적인 목적 및 이점은 하기의 상세한 설명으로부터 당업자에게 명백해질 것인바, 본 상세한 설명에서는 본 발명을 실시하는데 있어 최적 모드로서 고려되는 바람직한 실시예에 대해서만 도시 및 기술한다. 본 발명은 다른 실시예들로도 구현 가능하며, 본 발명으로부터 벗어나지 않는 범주 내에서 다양하게 변형시킬 수 있다. 따라서, 도면 및 기술은 예시를 위한 것으로서, 본원 발명의 범위를 제한하는 것으로 간주되어서는 안된다.
본 발명은 재료, 특히 유전체 재료의 균일하게 평탄화된 표면을 높은 제거율로 얻는데 있어서의 통상적인 CMP 기술의 한계를 해결하고자 하는 것이다. 통상적인 CMP 기술은 높은 연마율을 성취할 수 없음으로서, 삼각한 경제적 장해 요인이 되었다. 시간 소모 CMP는 제품 처리량을 감소시키고, 인건 시간을 낭비하며, 탈지물 및 다른 소모성 재료를 상당량 고갈시킨다. 균일하게 평탄화되지 않은 표면은 결과적인 반도체 소자, 특히 상부 비아들(vias)이 하부 레벨에서 에칭을 완전하게 하도록 오버에칭되는 멀티-레벨 비아들을 포함하는 소자들의 신뢰성에 악 영향을 준다.
본 발명은 CMP 가 가해지는 웨이퍼에 인가되는 적절한 초기 압력을 선택하여 CMP 공정시 초기압력을 제 2 압력으로 복수회 간헐적으로 감소시킴으로써, 통상적인 CMP 기술, 즉 방법 및 장치의 그러한 한계를 해결한다. 종래의 CMP 공정시 연마패드와 접촉하여 연마될 표면에서는 탈지물이 고갈되어, 연마율 및 CMP 동작의 균일성에 악영향을 주는 것으로 나타나는데, 이는 웨이퍼의 중심 방향을 향하여 고갈된 영역 내에서 불완전한 연마가 발생하기 때문이다. 본 발명에 따르면, CMP가 가해지는 웨이퍼에 인가되는 초기 압력을 간헐적으로 감소시켜 펄스 압력을 생성시킴으로써 연마 패드에 정상적으로 계속해서 인가되는 탈지물이 전체 CMP 동작 내내 연마되는 웨이퍼 표면의 모든 부분에 끊임없이 도달하게 한다. 따라서, CMP 공정동안 웨이퍼에 인가되는 압력의 주기적인 감소로, 궁핍영역, 즉 충분한 양의 탈지 물을 갖지 못하는 영역의 부작용을 제거한다.
본 발명은 다른 통상적인 CMP 기술, 즉 기술 및 장치를 사용하도록 실시될 수 있다. 예를 들면, 전술한 길 2세 또는 왈쉬 특허에 개시된 CMP 장치는 본 발명의 실시에 사용될 수 있다. 본 발명에서 사용될 수 있는 상업적으로 이용 가능한 CMP 장치는 모델 372 연마 장치로서, 캘리포니아 모델 6DFSP 형, 산 루이스 옵피스보, 스트라스보그 또는 아리조나 피틱스의 웨스텍스 시스템사에 의해 제조된다. 본 발명에서 사용된 연마 패드는, 바람직하게는 약 50 밀리미터 두께의 셀룰러 폴리우레탄 패드로 이루어진 것과 같은, 통상적으로 CMP에 사용되는 어떠한 것들 이라도 가능하다. 본 발명에 사용되는 탈지물은 CMP 공정에 통상적으로 사용되는 어떠한 탈지물이라도 가능하다. 바람직한 실시예에 있어서, 슬러리, 가장 바람직하게는 칼륨 수산화물 및 미립자 실리카로 이루어진 슬러리가 사용된다.
본 발명을 실시함에 있어서, 최적 초기 압력은 경제적으로 바람직한 높은 속도로의 재료의 효과적인 제거를 성취하도록 선택되며, 전형적으로 약 6 및 9 psi의 압력이 선택된다. 본 발명에 따르면, 제 2 압력 또는 감소된 압력은 일반적으로2psi 미만이며, 바람직하게는 약 1 psi 미만이며, 더욱 바람직하게는 약 0 psi 이다. 연마 패드의 연마 속도 또는 회전은 일반적으로 약 20 내지 50 RPM이다.
본 발명의 개선된 CMP 기술은 산화물, 테트라에톡시실란(TEOS)이라 칭하는 테트라에틸오르토규산염, 질화물, 폴리실리콘, 단결정 실리콘, 비결정 실리콘 및 그것들의 혼합물과 같은 도전체 및 절연체를 포함하는 웨이퍼상의 각종 표면을 평탄화하는 데에 사용될 수 있다. 바람직하게, TEOS와 같은 유전체 층은 도전 패턴상에 증착되고, 일반적으로 도 1 및 2에 개략적으로 설명된 것과 유사한 방식으로 청구된 본 발명에 따라 평탄화된다. 도전체 또는 비도전체를 포함하는 웨이퍼의 기판은 일반적으로 실리콘과 같은 반도체 재료이다.
본 발명의 방법을 수행함에 있어서, CMP 공정 동안 제 1 압력은 제 2 압력으로 간헐적으로 감소된다. 초기 압력을 감소시키는 주파수는 각 특정한 CMP 동작, 예를 들어 특정한 CMP 장치, 연마 속도, 평탄화시키는 재료 탈지물에 의존한다. 바람직하게는, 제 1 압력은 약 1 내지 15초마다, 바람직하게는 약 1 내지 10초마다, 더욱 바람직하게는 약 1 내지 5초마다 제 2 압력으로 감소된다. 가장 바람직한 실시예에 있어서, 제 1 압력은 약 1 내지 3초마다 제 2 압력으로 간헐적으로 감소된다.
본 발명에 의하면, 통상적인 CMP 기술에 의해 실현되는 평탄화의 속도 및 균일성은 평탄화가 가해지는 웨이퍼에 인가된 압력을 최적 초기 압력으로부터, 바람직하게는 약 0 psi로 간헐적으로 감소시킴으로써 크게 개선된다. 본 발명의 펄스 CMP 기술을 반도체 소자를 제조하는 공정 동안 평탄화를 필요로 하는 다양한 상황에 적용할 수 있다.
본 발명의 양호한 실시예와 그의 다양한 몇몇 예만을 상세한 설명에 기술하였다. 본 발명은 다양한 다른 조합 및 환경에서 이용 가능하고, 여기에 기술된 바와 같은 본 발명의 개념의 범주내에서 수정 및 변형 가능함이 이해될 수 있다.
Claims (19)
- 웨이퍼의 표면을 평탄화 하는 반도체 소자 제조 방법으로서,평탄화가 이루어지도록 상기 표면을 화학적-기계적으로 연마함과 동시에, 압력인가 수단으로부터 제1 압력을 웨이퍼에 인가하는 단계와; 그리고상기 화학적-기계적 연마동안 상기 제 1 압력을 제 2 압력으로 복수회 간헐적으로 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,평탄화될 웨이퍼를 연마 패드상에 위치시키는 단계와; 그리고탈지물을 상기 연마 패드에 공급하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제1 압력은 약 6 내지 9 psi 이고, 상기 제2 압력은 약 2 psi 미만인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 3 항에 있어서,상기 제 2 압력은 약 1 psi 미만인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 4 항에 있어서,상기 제 2 압력은 약 0 psi 인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 웨이퍼의 표면은 절연 재료를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 6 항에 있어서,상기 절연 재료는 산화물, 질화물 및 그것들의 혼합물로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 7 항에 있어서,상기 절연 재료는 TEOS인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 7 항에 있어서,상기 절연 재료는 이산화 실리콘인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 웨이퍼의 표면은 산화물, 질화물, 폴리실리콘, 단결정 실리콘, 비결정 실리콘 및 그것들의 혼합물로 구성된 군으로부터 선택된 재료로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 기판을 실리콘으로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제 1 압력이 화학적-기계적 연마 동안 약 1 내지 15초마다 상기 제 2 압력으로 간헐적으로 감소되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 12 항에 있어서,상기 제 1 압력은 약 1 내지 10초마다 상기 제 2 압력으로 간헐적으로 감소 되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 13 항에 있어서,상기 제 1 압력은 약 1 내지 5초마다 상기 제 2 압력으로 간헐적으로 감소되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 14 항에 있어서,상기 제 1 압력은 약 1 내지 3초마다 상기 제 2 압력으로 간헐적으로 감소되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 2 항에 있어서,상기 연마 패드는 섬유 중합체로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 2 항에 있어서,상기 탈지물은 슬러리로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 5 항에 있어서,상기 슬러리는 수산화 칼륨 및 미립자 실리카로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 웨이퍼를 연마 패드상에 위치시키고, 탈지물은 상기 연마 패드에 공급하며, 압력 인가 수단으로부터 압력을 상기 웨이퍼에 인가하는, 반도체 소자의 제조시 평탄화가 이루어지도록 웨이퍼의 표면을 화학적-기계적으로 연마하는 방법에 있어서,화학적-기계적 연마동안 상기 압력을 복수회 간헐적으로 감소시키는 것을 특징으로 하는 웨이퍼의 화학적-기계적 연마방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/383,737 US5486265A (en) | 1995-02-06 | 1995-02-06 | Chemical-mechanical polishing of thin materials using a pulse polishing technique |
| US8/383,737 | 1995-02-06 | ||
| US08/383,737 | 1995-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980701410A KR19980701410A (ko) | 1998-05-15 |
| KR100399877B1 true KR100399877B1 (ko) | 2003-12-31 |
Family
ID=23514490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970704799A KR100399877B1 (ko) | 1995-02-06 | 1996-01-11 | 펄스 연마기술을 이용한 얇은 재질의 화학적-기계적 연마 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5486265A (ko) |
| EP (1) | EP0808230B1 (ko) |
| JP (1) | JPH10513121A (ko) |
| KR (1) | KR100399877B1 (ko) |
| DE (1) | DE69607940T2 (ko) |
| WO (1) | WO1996024466A1 (ko) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688364A (en) * | 1994-12-22 | 1997-11-18 | Sony Corporation | Chemical-mechanical polishing method and apparatus using ultrasound applied to the carrier and platen |
| JPH08257902A (ja) * | 1995-03-28 | 1996-10-08 | Ebara Corp | ポリッシング装置 |
| US5665201A (en) * | 1995-06-06 | 1997-09-09 | Advanced Micro Devices, Inc. | High removal rate chemical-mechanical polishing |
| JP2850803B2 (ja) * | 1995-08-01 | 1999-01-27 | 信越半導体株式会社 | ウエーハ研磨方法 |
| JPH0955362A (ja) * | 1995-08-09 | 1997-02-25 | Cypress Semiconductor Corp | スクラッチを減少する集積回路の製造方法 |
| US5665202A (en) * | 1995-11-24 | 1997-09-09 | Motorola, Inc. | Multi-step planarization process using polishing at two different pad pressures |
| EP0779655A3 (en) * | 1995-12-14 | 1997-07-16 | International Business Machines Corporation | A method of chemically-mechanically polishing an electronic component |
| KR100241537B1 (ko) * | 1996-06-21 | 2000-02-01 | 김영환 | 반도체 소자의 층간 절연막 평탄화 방법 |
| US5968851A (en) * | 1997-03-19 | 1999-10-19 | Cypress Semiconductor Corp. | Controlled isotropic etch process and method of forming an opening in a dielectric layer |
| US6007411A (en) * | 1997-06-19 | 1999-12-28 | Interantional Business Machines Corporation | Wafer carrier for chemical mechanical polishing |
| US6139406A (en) | 1997-06-24 | 2000-10-31 | Applied Materials, Inc. | Combined slurry dispenser and rinse arm and method of operation |
| US6143663A (en) * | 1998-01-22 | 2000-11-07 | Cypress Semiconductor Corporation | Employing deionized water and an abrasive surface to polish a semiconductor topography |
| US6200896B1 (en) | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6171180B1 (en) | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
| US6113465A (en) * | 1998-06-16 | 2000-09-05 | Speedfam-Ipec Corporation | Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context |
| US6129610A (en) * | 1998-08-14 | 2000-10-10 | International Business Machines Corporation | Polish pressure modulation in CMP to preferentially polish raised features |
| US5972124A (en) * | 1998-08-31 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for cleaning a surface of a dielectric material |
| US6232231B1 (en) | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
| US6534378B1 (en) | 1998-08-31 | 2003-03-18 | Cypress Semiconductor Corp. | Method for forming an integrated circuit device |
| US6566249B1 (en) | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
| US6319098B1 (en) * | 1998-11-13 | 2001-11-20 | Applied Materials, Inc. | Method of post CMP defect stability improvement |
| US6165052A (en) * | 1998-11-16 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation |
| US6287972B1 (en) | 1999-03-04 | 2001-09-11 | Philips Semiconductor, Inc. | System and method for residue entrapment utilizing a polish and sacrificial fill for semiconductor fabrication |
| US6217418B1 (en) | 1999-04-14 | 2001-04-17 | Advanced Micro Devices, Inc. | Polishing pad and method for polishing porous materials |
| US6783643B2 (en) * | 1999-06-22 | 2004-08-31 | President And Fellows Of Harvard College | Control of solid state dimensional features |
| US6669538B2 (en) | 2000-02-24 | 2003-12-30 | Applied Materials Inc | Pad cleaning for a CMP system |
| US6969684B1 (en) | 2001-04-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method of making a planarized semiconductor structure |
| KR20030054673A (ko) * | 2001-12-26 | 2003-07-02 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
| JP2004207422A (ja) * | 2002-12-25 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 半導体装置の研磨方法、半導体装置の製造方法および研磨装置 |
| US10276537B2 (en) * | 2017-09-25 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and manufacturing method thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3841031A (en) * | 1970-10-21 | 1974-10-15 | Monsanto Co | Process for polishing thin elements |
| US3911562A (en) * | 1974-01-14 | 1975-10-14 | Signetics Corp | Method of chemical polishing of planar silicon structures having filled grooves therein |
| US4022625A (en) * | 1974-12-24 | 1977-05-10 | Nl Industries, Inc. | Polishing composition and method of polishing |
| US4193226A (en) * | 1977-09-21 | 1980-03-18 | Kayex Corporation | Polishing apparatus |
| US4511605A (en) * | 1980-09-18 | 1985-04-16 | Norwood Industries, Inc. | Process for producing polishing pads comprising a fully impregnated non-woven batt |
| CA1169022A (en) * | 1982-04-19 | 1984-06-12 | Kevin Duncan | Integrated circuit planarizing process |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| JPS62162464A (ja) * | 1986-01-07 | 1987-07-18 | Hitachi Ltd | ラツピング装置 |
| US4811522A (en) * | 1987-03-23 | 1989-03-14 | Gill Jr Gerald L | Counterbalanced polishing apparatus |
| JPH079896B2 (ja) * | 1988-10-06 | 1995-02-01 | 信越半導体株式会社 | 研磨装置 |
| US5166101A (en) * | 1989-09-28 | 1992-11-24 | Applied Materials, Inc. | Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer |
| US5203119A (en) * | 1991-03-22 | 1993-04-20 | Read-Rite Corporation | Automated system for lapping air bearing surface of magnetic heads |
| US5069002A (en) * | 1991-04-17 | 1991-12-03 | Micron Technology, Inc. | Apparatus for endpoint detection during mechanical planarization of semiconductor wafers |
| US5245794A (en) * | 1992-04-09 | 1993-09-21 | Advanced Micro Devices, Inc. | Audio end point detector for chemical-mechanical polishing and method therefor |
| US5384986A (en) * | 1992-09-24 | 1995-01-31 | Ebara Corporation | Polishing apparatus |
-
1995
- 1995-02-06 US US08/383,737 patent/US5486265A/en not_active Expired - Lifetime
-
1996
- 1996-01-11 JP JP8524253A patent/JPH10513121A/ja active Pending
- 1996-01-11 KR KR1019970704799A patent/KR100399877B1/ko not_active IP Right Cessation
- 1996-01-11 WO PCT/US1996/000151 patent/WO1996024466A1/en active IP Right Grant
- 1996-01-11 DE DE69607940T patent/DE69607940T2/de not_active Expired - Lifetime
- 1996-01-11 EP EP96902098A patent/EP0808230B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996024466A1 (en) | 1996-08-15 |
| EP0808230B1 (en) | 2000-04-26 |
| DE69607940D1 (de) | 2000-05-31 |
| JPH10513121A (ja) | 1998-12-15 |
| DE69607940T2 (de) | 2000-11-30 |
| US5486265A (en) | 1996-01-23 |
| KR19980701410A (ko) | 1998-05-15 |
| EP0808230A1 (en) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399877B1 (ko) | 펄스 연마기술을 이용한 얇은 재질의 화학적-기계적 연마 | |
| US5302233A (en) | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) | |
| US5913712A (en) | Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing | |
| US6423640B1 (en) | Headless CMP process for oxide planarization | |
| US6426288B1 (en) | Method for removing an upper layer of material from a semiconductor wafer | |
| US7232761B2 (en) | Method of chemical mechanical polishing with high throughput and low dishing | |
| US6344409B1 (en) | Dummy patterns for aluminum chemical polishing (CMP) | |
| US5872043A (en) | Method of planarizing wafers with shallow trench isolation | |
| US6110820A (en) | Low scratch density chemical mechanical planarization process | |
| US6241581B1 (en) | Method for dressing a polishing pad, polishing apparatus, and method for manufacturing a semiconductor apparatus | |
| US7375023B2 (en) | Method and apparatus for chemical mechanical polishing of semiconductor substrates | |
| US5702563A (en) | Reduced chemical-mechanical polishing particulate contamination | |
| US5928960A (en) | Process for reducing pattern factor effects in CMP planarization | |
| KR20010052820A (ko) | 실리콘에 대한 화학 기계적 연마 기술 | |
| US6468135B1 (en) | Method and apparatus for multiphase chemical mechanical polishing | |
| EP0808231B1 (en) | Chemical-mechanical polishing using curved carriers | |
| WO1999051398A1 (en) | Apparatus and methods for slurry removal in chemical mechanical polishing | |
| US6362101B2 (en) | Chemical mechanical polishing methods using low pH slurry mixtures | |
| US6645825B1 (en) | Planarization of shallow trench isolation (STI) | |
| US20060046491A1 (en) | CMP polishing method and method for manufacturing semiconductor device | |
| GB2326523A (en) | Chemical mechanical polishing using two low pH slurries | |
| KR20000009079A (ko) | 화학 물리적 연마장치 | |
| KR19990050804A (ko) | 낮은 페하 지수의 슬러리 혼합물을 사용한 씨엠피 방법 | |
| KR19980068080A (ko) | 화학적·기계적 연마장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100827 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |