KR100396796B1 - 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그 - Google Patents

고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그 Download PDF

Info

Publication number
KR100396796B1
KR100396796B1 KR10-2001-0045544A KR20010045544A KR100396796B1 KR 100396796 B1 KR100396796 B1 KR 100396796B1 KR 20010045544 A KR20010045544 A KR 20010045544A KR 100396796 B1 KR100396796 B1 KR 100396796B1
Authority
KR
South Korea
Prior art keywords
jig
heat sink
adhesive
bga substrate
bga
Prior art date
Application number
KR10-2001-0045544A
Other languages
English (en)
Other versions
KR20030010886A (ko
Inventor
강명삼
박건양
강장규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0045544A priority Critical patent/KR100396796B1/ko
Priority to US09/984,282 priority patent/US6755229B2/en
Priority to CNB011348429A priority patent/CN1230052C/zh
Publication of KR20030010886A publication Critical patent/KR20030010886A/ko
Application granted granted Critical
Publication of KR100396796B1 publication Critical patent/KR100396796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 고성능 BGA 기판의 제조방법 및 상기 방법에 적용되는 지그에 관한 것으로, 낱개 형태의 볼 그리드 어레이 기판 적층체에 방열판을 접착하여 BGA를 제조하는데 있어서, 가접용 지그를 이용하여 상기 BGA 기판 적층체와 접착제, 또는 상기 방열판과 접착제를 접착시키는 가접단계; 및 본접용 지그를 이용하여, 상기 가접단계에서 준비된 접착제가 부착된 BGA 기판 적층체, 또는 접착제가 부착된 방열판을 각각 방열판 또는 BGA 기판적층체와 접착시키는 본접단계를 포함하는 고성능 BGA 기판의 제조방법 및 상기 방법에 적용되는 지그에 관한 것이다. 본 발명에 따른 방법에 의해서는, 스트립 형태(strip-type)의 방열판을 이용하지 않고도 낱개 형태의 방열판과 스트립 형태의 지그를 이용하여 고성능 BGA를 제조할 수 있고, 방열판의 Ni 도금면의 오염을 방지할 수 있다.

Description

고성능 ＢＧＡ 기판의 제조방법 및 상기 방법에 적용되는 지그 {Method for preparing the high performance ball grid array substrate and jig applicable to said method}
본 발명은 고성능 BGA 기판의 제조방법 및 상기 방법에 적용되는 지그에 관한 것으로, 낱개 형태의 볼 그리드 어레이 기판 적층체에 방열판을 접착하여 BGA를 제조하는데 있어서, 가접용 지그를 이용하여 상기 BGA 기판 적층체와 접착제, 또는 상기 방열판과 접착제를 접착시키는 가접단계; 및 본접용 지그를 이용하여, 상기 가접단계에서 준비된 접착제가 부착된 BGA 기판 적층체, 또는 접착제가 부착된 방열판을 각각 방열판 또는 BGA 기판적층체와 접착시키는 본접단계를 포함하는 고성능 BGA 기판의 제조방법 및 상기 방법에 적용되는 지그에 관한 것이다.
전자산업의 지속적인 발전으로 인하여 이에 귀속되어 있는 전자부품 산업도 발전하게 되고 이에 따라 전자부품이 상당히 조밀한 응집도를 갖게 됨으로써 고밀화된 기판이 요구되고 있다. 이와 같이, 전자부품의 소형화, 고성능화를 추구하는데 있어서 한 몫을 담당하는 것이 다층 인쇄회로의 기판이다.
상기 다층 인쇄회로기판은 이를 구성하는 복수의 기판에 미리 도체회로를 형성해 두고, 상기 기판을 서로 접합시킴으로써 고집적 전자부품의 실장에 대응할 수 있도록 한 것이다. 이와 같은 다층 인쇄회로기판은 다양한 형태를 가지며 또한 다양한 방법에 의해 제조되고 있다. 그러나 종래 방법에 의해 제조된 기판은, 반도체 칩(chip)에서의 IO수가 다핀화됨에 따라 발생하는 많은 열과 발생된 열에 의한 전기신호의 속도저하를 효과적으로 막지 못하기 때문에 고속 및 고전력의 IC 칩의 성능을 제대로 발휘할 수 없는 문제가 있다.
따라서 이러한 종래의 기판으로는 대응이 어렵기 때문에 이를 더욱 만족시키기 위하여 고다층 및 열적 성능이 우수한 기판이 연구되어 왔다. 이러한 기판에는반도체 칩이 기판의 본딩패드(bond pad)에 계단식으로 결합되고 또한 칩 자체가 방열판 위에 접착됨으로써 전술한 문제를 해결할 수 있게 되었다.
이와 같이 방열판을 인쇄회로기판에 접착시키는 기판에 있어서 다양한 방법이 제공되고 있다. 예를 들어, 일본국 특개평 10-116933호에 방열판을 납땜하여 적층체에 강하게 고정시킬 수 있고, 또한 IC를 수지접착제를 이용하여 방열판에 강하게 고정되도록 제조된 IC 탑재용 다층 인쇄배선판이 기재되어 있고, 일본국 특개평 10-116932호에는 BGA 적층체를 200℃에서 1시간 가열하여 휨을 방지하고 리플로우 로에서 가열하여 열경화성 수지제 접착제를 경화시켜 방열판을 고정시키는 IC 탑재용 다층 인쇄회로기판의 제조방법이 기재되어 있다. 상기 방법들에서 사용되는 통상적인 방열판은 동판에 니켈 도금을 실시하고 그 니켈도금상에 백금 도금을 실시하여 준비된다.
또한 일반적으로 방열판이 부착된 BGA 기판은 낱개형태로 제작완료된 BGA 기판을 준비하여 스트립(strip) 형태의 방열판(heatsink)에 접착시키는 방법으로 제조되며 이 때 방열판은 BGA가 접착되는 부분은 흑화처리되고 반대면은 니켈 도금된다. 된다. 이러한 방법을 좀 더 구체적으로 설명하면 도 1a에 도시한 바와 같이 우선 가접의 단계로서, BGA(5)와 방열판(3)을 부착시키기 위한 접착제(2)를 가공하여 방열판 상의 실제 접착 부위에 위치시켜 강열판(1)을 이용하여 열과 압력을 가하여 가접착시킨다. 이 때 실접착부위에 정확한 배치를 위해 금형 지그(jig)(4)를 이용한다. 그 후에, 도 1b에 도시된 바와 같이 상기 가접단계에서 얻어진 제품위에 낱개형태의 BGA(5)를 정밀하게 올려놓고 본접용 강열판(6)을 이용하여 열과 압력을가해 접착을 완료한다. 이렇게 하여 제조된 방열판이 부착된 스트립 형태의 BGA 기판의 평면도가 도 2에 도시되어 있다.
전술한 방법에 의해 방열판을 BGA 기판에 부착시킬 때 Ni 도금면 등에 오염이 발생하는 문제가 발생하며 신뢰성 있는 접착을 얻을 수 없고, 상기 접착방법으로는 낱개형태로 제공되는 방열판을 적용할 수 없는 문제가 있었다.
또한 일본국 특개평 10-178122호에는 복수의 수지 기판을 적층시켜 이루어지는 IC 탑재용 다층 인쇄회로기판에 있어서 내층 도체회로에 크랙에 의한 단선을 발생시키기 않도록 하기 위해서 관통홀 내의 도금층의 두께를 8∼35㎛로 하고, 외부 리드핀과 관통홀 내의 도금층을 두어 바로 접하지 않는 도체회로의 두께를 25∼70㎛로 하여 관통홀 내의 도금층 및 도체회로에 크랙이 생겨 단선이 발생하는 일을 방지하는 방법이 기재되어 있지만, 상기와 같은 방법으로 두께편차나 틀어짐을 해결하는데는 역부족이었다. 이에 따라 낱개형태의 방열판을 적층시키는데 사용할 수 있으면서 BGA 기판과 방열판의 접착시에도 틀어짐 등을 방지할 수 있는 효과적인 접착방법이 요구되고 있다.
따라서 본 발명의 목적은 전술한 문제점을 해결하고, 고성능 기판인 HP-BGA 기판에 부착되는 방열판이 낱개형태인 경우에도 적용가능하며, 방열판에서 발생하는 니켈 도금면의 오염 및 상처의 방지하고 신뢰성 있는 접착을 얻으며 접착시의 두께 편차 및 틀어짐을 방지할 수 있는 고성능 BGA 기판을 제조하는 방법을 제공하는데 있다.
또한 상기 고성능 BGA 기판의 제조방법에 적용할 수 있는 지그를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 고성능 BGA 기판의 제조방법은, 낱개 형태의 BGA(볼 그리드 어레이) 기판 적층체를 준비하는 단계; BGA 제품의 열을 방출하기 위한 낱개 형태의 방열판을 준비하는 단계; 가접용 지그를 이용하여 상기 BGA 기판 적층체와 접착제, 또는 상기 방열판과 접착제를 접착시키는 가접단계; 및 본접용 지그를 이용하여, 상기 가접단계에서 준비된 접착제가 부착된 BGA 기판 적층체, 또는 접착제가 부착된 방열판을 각각 방열판 또는 BGA 기판적층체와 접착시키는 본접단계로 이루어진다.
상기 목적을 달성하기 위한 또 다른 방법은, 낱개 형태의 BGA 기판 적층체를 준비하는 단계; BGA 제품의 열을 방출하기 위한 낱개 형태의 방열판을 준비하는 단계; 스트립 형태의 지그상에 BGA 기판 적층체를 정렬시킬 수 있는 핀을 설치하고, 지그상에 BGA 기판 적층체를 위치시키며, 그 위에 방열판의 형태로 가공된 접착제를 부착시킨 후 접착제 표면을 덮고 있는 커버층을 제거하고, 유연성 테입과 지그를 고정시키는 핀을 설치하여 유연성 테입 상에 접착되어 있는 방열판을 고정시킨 후 압착시키는 가접단계; 및 본접용 지그를 이용하여, 상기 가접된 BGA 기판 적층체, 접착제 및 방열판을 고온 및 고압하에서 접착시키는 본접단계로 이루어진다.
또 다른 목적을 달성하기 위한 본 발명에 따른 BGA 기판적층체와 방열판의 접착용 지그는, BGA 기판적층체, 접착제 및 방열판을 정밀하게 정렬하여 압착시킬 수 있도록 상판 지그와 하판 지그로 이루어지고, 상기 소자들이 위치되는 캐비티를형성하고 있으며, 지그 전체의 두께가 BGA 기판 적층체, 접착제 및 방열판의 총 두께보다 20∼40㎛ 정도 작은 것을 특징으로 한다.
도 1a 및 도 1b는 BGA에 방열판을 접착시키는데 있어서, 종래의 가접단계 및 본접단계를 각각 도시한 측단면도이다.
도 2는 종래 기술에 따라 스트립 형태로 제조된 방열판에 부착된 BGA의 평면도이다.
도 3은 본 발명에 따른 지그를 이용한 본접단계를 도시한 측단면도이다.
도 4는 본 발명에 따른 또 다른 형태의 지그를 이용한 본접단계를 도시한 측단면도이다.
도 5는 본 발명에 따른 스트립 형태의 가접용 지그상에 부착된 방열판을 도시한 평면도이다.
도 6은 도 5의 측단면도이다.
도 7은 본 발명에 따른 또 다른 스트립 형태의 가접용 지그상에 부착된 방열판을 도시한 평면도이다.
도 8은 도 7의 측단면도이다.
도 9는 또 다른 본 발명의 일예로서 스트립 형태의 가접용 지그상에 준비된BGA를 위치시킨 것을 도시한 평면도이다.
도 10은 도 9의 측단면도이다.
도 11은 또 다른 본 발명의 일예로서 스트립 형태의 접착 테입상에 방열판을 위치시킨 것을 도시한 평면도이다.
도 12는 도 11의 측단면도이다.
도 13은 또 다른 본 발명의 일예로서 BGA 기판 적층체, 접착제 및 방열판을 압착시키는 가접단계의 일예를 나타낸 측단면도이다.
도 14는 본 발명의 일예에서 사용되는 접착제의 형태를 도시한 평면도이다.
도 15는 도 14에 있어서 커버층상에 위치한 접착제의 형태를 구체적으로 도시한 측단면도이다.
* 도면부호의 간단한 설명 *
1: 가접 강열판, 2: 접착제, 3: 방열판,
4: 금형 지그(jig), 5: BGA 기판 적재층, 6: 본접용 강열판
10: 상판 지그, 20: 하판 지그, 30: 가이드 핀
50: 가접용 지그, 51: 치구홀, 52: BGA 고정핀
53: 유연성 태입, 54: 유연성 테입 고정핀, 55: 커버층
60: 무진양면 테입, 70: 가이드면
이하, 본 발명을 첨부된 도면을 참조하면서 구체적으로 설명한다. 이러한 구체적인 설명은 이해를 돕기 위해 예시된 것으로 이에 한정되는 것은 아니다.
본 발명에 따른 고성능 BGA 기판은, 전자부품과 전기적으로 접속되는 도체회로와 캐비티가 형성된 복수장의 기판을 준비하고 이를 적층시킨 후 도금, 에칭, 현상 및 라우터 공정을 통해 인쇄회로가 형성된 낱개 형태의 BGA(볼 그리드 어레이) 기판 적층체를 준비하고, 동시에 BGA 제품의 열을 방출하기 위한 낱개 형태의 방열판을 준비하여 이들을 가접단계와 본접단계를 통해 접착시켜 제조하게 된다.
예를 들어 낱개 형태의 방열판과 접착제를 접착시키는 가접단계(도 5 내지 도 10); 및 준비된 BGA 기판 적층체와 상기 가접단계에서 얻어진 접착제가 부착된 방열판을 상판 지그와 하판 지그로 이루어진 지그를 이용하여 접착시키는 본접단계(도 3 및 도 4)로 구성된다.
도 3 및 도 4는 본 발명에 따른 상판 지그(10) 및 하판 지그(20)를 이용하여 BGA 기판(5)과 접착제(2)가 부착된 방열판(3)을 부착시키는 본접단계를 도시한 측단면도로서, 도 3은 상판 지그(10)와 하판 지그(20)를 비틀어짐 없이 고정시키기 위해 가이드 핀(guide pin)(30)을 이용한 예이고, 도 4는 상판 지그와 하판 지그에 홈(40)을 이용하여 고정시킨 예를 도시하고 있다.
본 발명에 따른 본접용 지그는 BGA 기판적층체, 접착제 및 방열판을 정밀하게 정렬하여 압착시킬 수 있도록 상판 지그(10)와 하판 지그(20)로 이루어지고, 상기 소자들이 위치되는 캐비티를 형성하고 있으며, 지그 전체의 두께가 BGA 기판 적층체, 접착제 및 방열판의 총 두께보다 20∼40㎛ 정도 작다.
상기 상판 지그(10) 및 하판 지그(20)의 재질은 스테인레스나 단단한 에폭시 수지를 사용할 수 있다. 또한 지그의 전체 두께는 적절한 압착 조건으로 최적의 접합결과를 만족시키기 위해 BGA 기판 적층체, 접착제 및 방열판의 총 두께보다 20∼40㎛ 정도 작게 설정된다. 예를 들어 하판 지그(20)의 두께에 해당하는 B가 방열판의 두께와 같은 경우(도 3 참조), 또는 하판 지그(20)의 두께에 해당하는 B가 방열판의 두께와 접착제의 두께의 합과 같은 경우(도 4 참조)에 상판 지그(10)의 두께에 해당하는 A의 두께를 조절하여 전체 지그의 두께를 상기 범위에 해당하도록 한다. 이와 같이 지그를 사용함으로써 BGA 기판을 압력을 가하여 누를 때 임의의 두께까지만 압착시킬 수 있도록 하여 제품을 보호할 수 있다.
또한 상판, 하판 지그(10, 20)로 나누어 사용할 경우, 이들의 어긋남을 방지하기 위해 도 3에서와 같은 가이드 핀(30)이나 도 4에서와 같은 홈(40)을 이용하여 어긋나는 현상을 방지할 수 있다. 또한 본접단계에서 지그를 사용함으로써 기판의 틀어짐과 같은 문제점을 해결할 수 있다.
한편, 도 5 내지 도 14는 본 발명에 따라 낱개 형태의 방열판과 접착제를 접착시키는 가접방법을 도시한 예들로서, 도 5 및 도 6은 스트립 형태의 지그(50)상에 무진양면 테입(60)을 도포한 후 낱개 형태의 방열판(3)의 Ni 도금이 된 면이 지그를 향하고 흑화된 면이 접착제를 향하도록 위치시키고 그 위에 접착제를 도포하는 가접방법의 평면도 및 측단면도이다. 도 6에서와 같이, 낱개 형태의 방열판(3)을 부착하기 전에 지그에 접착테입의 진이 붙지 않도록 무진양면 테입(60)을 도포한 후, 방열판(30)의 니켈 도금면이 지그면을 향하여 접착되도록 위치시킨다. 이로서, 지그로부터 방열판을 분리할 때 니켈 도금면에 생기는 오염 및 상처를 방지할 수 있다. 도 5와 같이 제품이 완성되면 낱개 형태의 방열판을 이용하여 스트립형 BGA를 제조할 수 있다.
또한, 도 7 및 도 8은 무진양면 테입을 사용하지 않고 스트립 형태의 지그(50)상에 낱개 형태의 방열판(3)을 고정시킬 수 있는 가이드면(70)을 설치하고, 방열판의 Ni 도금이 된 면이 지그를 향하고 흑화된 면이 접착제를 향하도록 위치시키며, 그 위에 접착제를 도포하여 고열 및 고압하에서 접착시키는 가접단계의 평면도 및 측단면도이다. 도 8에서와 같이 지그(50)상에 가이드면(70)을 설치함으로서 방열판(3)을 접착테입이 없이도 고정시킬 수 있다. 또한 접착테입을 쓰지 않기 때문에 방열판의 니켈 도금면을 오염시키거나 상처를 생기게 할 우려가 없이, 낱개 형태의 방열판을 이용하여 스트립형 BGA를 제조할 수 있다.
전술한 도 5 내지 도 8의 예시에서 접착제와 방열판을 먼저 가접시킨 후 본접을 실시하는 단계와는 달리, 접착제와 BGA 기판을 먼저 가접시킨 후 이를 방열판과 접착시키는 본접단계를 실시하는 것도 가능하다. 이러한 예로서 도 9 및 도 10에는 지그상에 가이드 핀(52)을 설치하여 BGA 기판을 정렬시킨 방법이 도시되어 있다.
이와 같이 BGA 기판을 지그상에 위치시키는 가접방법의 경우에는, BGA 기판의 정렬시 방열판이 부착되는 부분이 상부로 향하도록 위치된다.
또한 본 발명에 따른 또 다른 제조방법의 하나로서, 낱개 형태의 BGA 기판 적층체 및 방열판을 준비하고, 스트립 형태의 지그상에 BGA 기판 적층체를 정렬시킬 수 있는 핀을 설치하며, 지그상에 BGA 기판 적층체를 위치시키고, 그 위에 방열판의 형태로 가공된 접착제를 부착시킨 후 접착제 표면을 덮고 있는 커버층을 제거하며 유연성 테입과 지그를 고정시키는 핀을 설치하여 유연성 테입 상에 접착되어 있는 방열판을 고정시킨 후 압착시키는 가접단계와, 본접용 지그를 이용하여 상기 가접된 BGA 기판 적층체, 접착제 및 방열판을 고온 및 고압하에서 접착시키는 본접단계를 실시하는 BGA 기판의 제조방법이 도 11 내지 도 14에 도시되어 있다.
좀 더 구체적으로 설명하면, 상기 도 13의 가접단계는 스트립 형태의 지그상(50)에 핀(52)을 이용하여 BGA 기판 적층체를 위치시키고, 그 위에 방열판의 형태로 가공된 접착제(2)를 부착시킨 후 접착제 표면을 덮고 있는 커버층(55)을 제거하고, 유연성 테입(53)과 지그(50)를 고정시키는 핀(54)을 이용하여 유연성 테입 상에 접착되어 있는 방열판(3)을 고정시킨 후 고온 및 고압하에서 접착제(2)와 방열판(3)을 가접시키는 것이다. 지그상에 BGA를 위치시킬 때 지그의 표면은 깨끗이 처리되어 있어야 한다. 또한 상기 지그상에 유연성 테입을 고정시키는 핀(54)은 BGA 기판보다 약간 높은 높이를 갖는다.
상기 방법과 같이 가접용 지그(50)에 먼저 BGA 기판(5)을 위치시키고 그 위에 접착제(2)를 부착시키고 나서 방열판(3)을 접착시킴으로써 가접시에 BGA의 접착을 1차로 실시할 수 있고 2차로 본접단계에서 고온고압에서 재접착을 실시하면 좀더 안전하면서도 견고한 HP-BGA를 제조할 수 있다.
여기서, 도 11에 나타난 바와 같이, 방열판(3)은 스트립 형태의 접착테입(53)상에 위치되어 있으며 상기 접착테입(53)에는 지그와 맞는 정확한 홀이 가공되어 있다. 또한 방열판(3)의 니켈 도금면은 접착테입(53) 쪽으로 향하며 흑화면이 기판쪽을 향하도록 위치되어 있는 것을 나타낸 측단면도가 도 12와 같다. 상기 방열판은 통상적으로 동판을 이용하여 제조된다. 여기서 동판을 이용하는 이유는 BGA 기판 적층체를 구성하는 기판이 상기 기판 표면상의 도체회로의 박리를 방지하기 위해 상기 도체회로를 구성하는 구리의 열팽창율과 유사한 유리 에폭시 수지판을 이용하는 것이 바람직하기 때문에, 상기 유리에폭시 수지판의 열팽창율(즉, 동의 열팽창율)에 동일한 동판을 이용하고 있는 것이 바람직하며, 대신에 방열성이 높은 알루미늄판, 또는 내부식성이 높은 스테인레스 판 등을 이용할 수도 있다. 상기 동판에 2∼10㎛의 니켈 도금층을 전해도금으로 형성시킨다. 계속하여, 니켈 도금층을 형성할 때 부착된 산성성분을 수세하고나서 기판과의 접착력을 향상시키기 위해 표면을 흑화시켜 제조한다.
도 14는 상기 방법에 사용하는 접착제의 형태를 도시한 평면도이고, 도 15는 도 14에 있어서 커버층상에 위치한 접착제의 형태를 구체적으로 도시한 측단면도로서, 방열판(3)과 BGA 기판을 접착시키기 위한 접착제(2)는 방열판과 동일한 형태로 가공되어 있으며 스트립 형태의 커버층(55)으로 덮혀 있다. 도 15에 있어서 점선부분은 제품에 붙을 필요가 없는 접착제의 제거부위에 해당한다. 한편, 본 발명에서 사용하는 접착제(2)로서는 프리프레그, 에폭시 수지에 NBR 등의 고무, 아크릴수지,폴리비닐부티랄 수지, 페놀수지 등을 배합하여 필름상으로 제막하여 얻어진 필름상 접착시트를 사용할 수 있으며, 흐름성이 적은 폴리비닐부티랄 수지, 아크릴계 수지, 페놀 수지의 배합에 의한 필름상 접착제가 바람직하다. 또한, 접착제는 바람직하게는 기판과 동재질의 것이 좋으며, 예를 들어 유리에폭시 수지판에는 유리 에폭시를 침적시킨 프리프레그가 바람직하다.
따라서, 가접용 지그(50)에 먼저 BGA 기판(5)을 위치시키고 그 위에 접착제(2)를 부착시키고 커버층(55)을 떼어내고 나서 방열판(3)을 접착시킨 후 가열 및 가압하여 도 13과 같은 형태의 가접단계가 얻어지고, 여기서 얻어진 BGA 기판 적층체, 접착제 및 방열판의 접착물을 본 발명에 따른 본접단계를 통해 최종적으로 HP-BGA를 제조하게 된다.
전술한 바와 같이, 본 발명에 따른 가접 및 본접단계에 의해 HP-BGA를 제조하면, HP-BGA 기판에 부착되는 방열판이 낱개형태인 경우에도 적용가능하며, 방열판에서 발생하는 니켈 도금면의 오염 및 상처의 방지하고 신뢰성 있는 접착을 얻으며 접착시의 두께 편차 및 틀어짐을 방지할 수 있는 고성능 BGA 기판을 제조하는 방법을 제공하는데 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (15)

  1. 낱개 형태의 BGA(볼 그리드 어레이) 기판 적층체를 준비하는 단계;
    BGA 제품의 열을 방출하기 위한 낱개 형태의 방열판을 준비하는 단계;
    가접용 지그를 이용하여 상기 BGA 기판 적층체와 접착제, 또는 상기 방열판과 접착제를 접착시키는 가접단계; 및
    본접용 지그를 이용하여, 상기 가접단계에서 준비된 접착제가 부착된 BGA 기판 적층체, 또는 접착제가 부착된 방열판을 각각 방열판 또는 BGA 기판적층체와 접착시키는 본접단계를 포함하는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  2. 제1항에 있어서, 상기 가접단계는 스트립 형태의 지그상에 무진양면 테입을 도포한 후 낱개 형태의 방열판의 Ni 도금이 된 면이 지그를 향하고 흑화된 면이 접착제를 향하도록 위치시키고 그 위에 접착제를 도포하여 고온 및 고압하에서 가접시키는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  3. 제1항에 있어서, 상기 가접단계는 스트립 형태의 지그상에 무진양면 테입을 도포한 후 낱개 형태의 BGA 기판 적층체를 위치시킬 때 방열판이 부착될 부분이 상부로 향하도록 위치시키고 그 위에 접착제를 도포하여 고온 및 고압하에서 가접시키는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  4. 제1항에 있어서, 상기 가접단계는 스트립 형태의 지그상에 낱개 형태의 방열판을 고정시킬 수 있는 가이드면 또는 핀을 설치하고, 방열판의 Ni 도금이 된 면이 지그를 향하고 흑화된 면이 접착제를 향하도록 위치시키며, 그 위에 접착제를 도포하여 고열 및 고압하에서 가접시키는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  5. 제1항에 있어서, 상기 가접단계는 스트립 형태의 지그상에 낱개 형태의 BGA 기판 적층체를 고정시킬 수 있는 가이드면 또는 핀을 설치하고, 방열판과 부착되는 부분이 상부를 향하도록 위치시키며, 그 위에 접착제를 도포하여 고열 및 고압하에서 가접시키는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  6. 낱개 형태의 BGA 기판 적층체를 준비하는 단계;
    BGA 제품의 열을 방출하기 위한 낱개 형태의 방열판을 준비하는 단계;
    스트립 형태의 지그상에 BGA 기판 적층체를 정렬시킬 수 있는 핀을 설치하고, 지그상에 BGA 기판 적층체를 위치시키며, 그 위에 방열판의 형태로 가공된 접착제를 부착시킨 후 접착제 표면을 덮고 있는 커버층을 제거하고, 유연성 테입과 지그를 고정시키는 핀을 설치하여 유연성 테입 상에 접착되어 있는 방열판을 고정시킨 후 압착시키는 가접단계; 및
    본접용 지그를 이용하여, 상기 가접된 BGA 기판 적층체, 접착제 및 방열판을 고온 및 고압하에서 접착시키는 본접단계를 포함하는 것을 특징으로 하는 고성능BGA 기판의 제조방법.
  7. 제6항에 있어서, 상기 방열판의 형태로 가공된 접착제는 스트립 형태의 커버층으로 덮혀 있는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  8. 제1항 또는 제6항에 있어서, 상기 지그가 스테인레스 또는 에폭시 수지인 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  9. 제1항 또는 제6항에 있어서, 상기 본접용 지그의 상판 지그와 하판 지그가 가이드 핀에 의해 고정된 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  10. 제1항 또는 제6항에 있어서, 상기 본접용 지그의 상판 지그와 하판 지그가 홈을 이용하여 고정되는 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  11. 제1항 또는 제6항에 있어서, 상기 본접용 지그 전체의 두께는 BGA 기판 적층체, 접착제 및 방열판의 총 두께보다 20∼40㎛ 정도 작은 것을 특징으로 하는 고성능 BGA 기판의 제조방법.
  12. BGA 기판적층체, 접착제 및 방열판을 정밀하게 정렬하여 압착시킬 수 있도록 상판 지그와 하판 지그로 이루어지고, 상기 소자들이 위치되는 캐비티를 형성하고있으며, 지그 전체의 두께가 BGA 기판 적층체, 접착제 및 방열판의 총 두께보다 20∼40㎛ 정도 작은 것을 특징으로 하는 BGA 기판적층체와 방열판의 접착용 지그.
  13. 제12항에 있어서, 상기 지그가 스테인레스 또는 에폭시 수지인 것을 특징으로 하는 지그.
  14. 제12항에 있어서, 상기 지그의 상판 지그와 하판 지그가 가이드 핀에 의해 고정된 것을 특징으로 하는 지그.
  15. 제12항에 있어서, 상기 지그의 상판 지그와 하판 지그가 홈을 이용하여 고정된 것을 특징으로 하는 지그.
KR10-2001-0045544A 2001-07-27 2001-07-27 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그 KR100396796B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0045544A KR100396796B1 (ko) 2001-07-27 2001-07-27 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그
US09/984,282 US6755229B2 (en) 2001-07-27 2001-10-29 Method for preparing high performance ball grid array board and jig applicable to said method
CNB011348429A CN1230052C (zh) 2001-07-27 2001-11-15 制备高性能网格焊球阵列板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0045544A KR100396796B1 (ko) 2001-07-27 2001-07-27 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그

Publications (2)

Publication Number Publication Date
KR20030010886A KR20030010886A (ko) 2003-02-06
KR100396796B1 true KR100396796B1 (ko) 2003-09-02

Family

ID=19712634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0045544A KR100396796B1 (ko) 2001-07-27 2001-07-27 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그

Country Status (3)

Country Link
US (1) US6755229B2 (ko)
KR (1) KR100396796B1 (ko)
CN (1) CN1230052C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010535574A (ja) 2007-08-07 2010-11-25 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ 動脈のナンディパルス波形の定量的検出に有用な非侵襲装置「ナンディ・トラジーニ」
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101483369B (zh) * 2009-02-25 2011-07-13 上海日用-友捷汽车电气有限公司 电机刷盆导线焊接工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102559A (ja) * 1995-10-04 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
KR20000008549A (ko) * 1998-07-14 2000-02-07 윤종용 반도체 칩의 패드 및 그 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569781B2 (ja) * 1989-01-25 1997-01-08 日本電気株式会社 ヒートシンク用加圧治具
JPH05235222A (ja) * 1992-02-24 1993-09-10 Fujitsu General Ltd ヒートシンクと半導体素子の接合方法
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JPH1027813A (ja) * 1996-07-12 1998-01-27 Sony Corp 半導体装置の製造方法
JP3868557B2 (ja) 1996-10-09 2007-01-17 イビデン株式会社 Ｉｃ搭載用多層プリント配線板の製造方法
JPH1140934A (ja) * 1997-07-22 1999-02-12 Ibiden Co Ltd 印刷基板の製造方法およびそのための治具
JP2000135559A (ja) * 1998-08-26 2000-05-16 Nippon Alum Co Ltd 面接合方法及びヒ―トシンク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102559A (ja) * 1995-10-04 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
KR20000008549A (ko) * 1998-07-14 2000-02-07 윤종용 반도체 칩의 패드 및 그 형성방법

Also Published As

Publication number Publication date
KR20030010886A (ko) 2003-02-06
CN1230052C (zh) 2005-11-30
CN1399508A (zh) 2003-02-26
US6755229B2 (en) 2004-06-29
US20030019574A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
US5548091A (en) Semiconductor chip connection components with adhesives and methods for bonding to the chip
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
EP0558325B1 (en) Raised feature on substrate for flip chip interconnection
US4306925A (en) Method of manufacturing high density printed circuit
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US8072769B2 (en) Component-embedded module and manufacturing method thereof
US7112467B2 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
US6985362B2 (en) Printed circuit board and electronic package using same
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
JP2003298005A (ja) 半導体装置およびその製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
KR100396796B1 (ko) 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JP4115556B2 (ja) 半導体パッケージの製造方法
JP2000223532A (ja) Ｉｃチップの接続方法
JPS61194796A (ja) 電子部品の接合方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2003174059A (ja) 半導体装置及びその製造方法
JP2003133371A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060718

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee