KR100386674B1 - 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법 - Google Patents

파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100386674B1
KR100386674B1 KR10-2000-0070982A KR20000070982A KR100386674B1 KR 100386674 B1 KR100386674 B1 KR 100386674B1 KR 20000070982 A KR20000070982 A KR 20000070982A KR 100386674 B1 KR100386674 B1 KR 100386674B1
Authority
KR
South Korea
Prior art keywords
seconds
gate
drain
layer
type structure
Prior art date
Application number
KR10-2000-0070982A
Other languages
English (en)
Other versions
KR20020041187A (ko
Inventor
이진구
박현식
안단
채연식
Original Assignee
이진구
박현식
안단
채연식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이진구, 박현식, 안단, 채연식 filed Critical 이진구
Priority to KR10-2000-0070982A priority Critical patent/KR100386674B1/ko
Priority to US09/755,436 priority patent/US6734528B2/en
Publication of KR20020041187A publication Critical patent/KR20020041187A/ko
Application granted granted Critical
Publication of KR100386674B1 publication Critical patent/KR100386674B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 마이크로파 및 밀리미터파에서 사용할 수 있는 π형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법에 관한 것으로서,
본 발명의 구성은 다음과 같다.
GaAs 웨이퍼(2)의 저면에 GND(1)가 형성되고 상기 GND(1)는 백-사이드 비아 홀(10) 공정으로 상기 GaAs 웨이퍼(2) 상면에 형성된 소스층(3)과 접지되고 상기 소스층(3)들 사이에 상부가 공기층(6)을 갖는 드레인(5)이 형성되며 에어 브리지 기술을 이용하여 상기 소스층(3)과 상기 드레인(5) 사이가 상기 GaAs 웨이퍼(2) 상면과 접하고, 상기 드레인(5) 공기층(6) 상부로 드레인(5)단을 넘어 게이트(4) 양쪽에서 지지하는 구조인 π형 구조의 게이트를 갖게 되며,
에어 브리지 기술을 이용한 π형 구조의 게이트 제조방법에 있어서,
PHEMT공정으로 1차 금속층 드레인(5)과 소스층(3)을 각기 Ti/Au를 이용하여 200Å/4000Å의 두께로 증착하는 단계;
양성 광조사 묘화 공정을 이용한 PR-via 패턴 형성공정으로 HMDS을 코팅한 후, 2000rpm으로 20초간 AZ1518 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴정렬 이후에 UV 1분 30초간 노광 및 현상을 실시하고 115℃에서 4분 30초간 하드 베이킹을 실시하여 레지스트(7)를 굳히는 단계;
상기 과정을 거친 후 GaAs 웨이퍼(2) 표면에 약 250∼300Å정도의 금 박막층(8)을 증착시키는 단계;
영상반전 공정을 이용한 2차 금속 패턴(7) 형성후, HMDS을 코팅한 후, 2,000rpm으로 10초간 AZ5214E 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴 정렬 이후에 7초간 프리-익스포져, 110℃, 50초간 리버스 베이킹, 25초간 플러드 익스포져를 실시한 후 현상하는 단계;
노출된 금 박막(8)을 N : KCN : H2O가 10 ㎖ : 500 ㎎ 100 ㎖의 비율인 금 식각용액으로 식각하여, 소스(3)와 드레인(5) 전극을 격리 시킨 후, 게이트(4)를 Ti/Au를 이용하여 200Å/8000Å두께로 증착하고, 아세톤으로 리프트 오프하여 π형 구조의 게이트(4)를 형성하는 단계; 마지막 공정으로 GaAs 웨이퍼(2)를 백 사이드 비아 홀(10) 공정을 수행하여 상기 GND(1)와 소스층(3)을 접지시키는 공정으로 이루어진다.
상기와 같이 개발된 트랜지스터는 드레인 전극을 넘어 게이트를 제작하는 π형 구조를 갖기 때문에 소스-드레인 간격에 제한을 받지 않고 매우 큰 단면적을 갖는 π형구조의 게이트를 갖게 되어 잡음특성을 크게 개선하였다.

Description

파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법{trangister with π-gate structure and method for producing the same}
본 발명은 마이크로파 및 밀리미터파에서 사용할 수 있는 π형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법에 관한 것으로서,
종래의 초고속 트랜지스터의 게이트 형성 기술은 게이트 단면적을 증가시키기 위해 T형 구조의 게이트를 제작하였으나 이는 소스-드레인 간격의 제한을 받아 단면적을 늘리는데 한계가 있다. 그러나 본 발명은 에어 브리지 기술을 이용하여 드레인 전극을 넘어 게이트를 제작하는 π형 구조를 갖기 때문에 소스-드레인 간격에 제한을 받지 않고 매우 큰 단면적을 갖는 게이트를 제작하여 트랜지스터의 특성을 크게 개선할 수 있다.
본 발명은 매우 큰 단면적의 게이트를 갖는 트랜지스터의 구조 및 제작방법을 제안하여, 마이크로파 및 밀리미터파 트랜지스터의 게이트 저항을 감소시켜 회로의 잡음 특성을 크게 개선하는 것이다.
또한 단위 소자 및 회로의 특성 개선으로 무선 통신시스템의 성능향상을 이룰 수 있다.
도 1은 본 발명에 따른 제조 공정도,
도 2는 본 발명에 따른 트랜지스터.
<도면의 주요 부분에 대한 부호 설명>
1 : GND 2 : GaAs 웨이퍼
3 : 소스층 4 : 게이트
5 : 드레인 6 : 공기층
7 : 레지스트 8 : 금 박막
9 : 게이트 풋단을 형성하기 위한 실리콘 질화막(Si3N4)
10 : 백-사이드 비아 홀
본 발명은 π형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법에 관한 것으로,
GaAs 웨이퍼(2)의 저면에 GND(1)가 형성되고 상기 GND(1)는 백-사이드 비아 홀(10) 공정으로 상기 GaAs 웨이퍼(2) 상면에 형성된 소스층(3)과 접지되고 상기 소스층(3)들 사이에 상부가 공기층(6)을 갖는 드레인(5)이 형성되며 에어 브리지 기술을 이용하여 상기 소스층(3)과 상기 드레인(5) 사이가 상기 GaAs 웨이퍼(2) 상면과 접하고, 상기 드레인(5) 공기층(6) 상부로 드레인(5)단을 넘어 게이트(4) 양쪽에서 지지하는 구조인 π형 구조의 게이트를 갖게 되며,
에어 브리지 기술을 이용한 π형 구조의 게이트 제조방법에 있어서,
PHEMT공정으로 1차 금속층 드레인(5)과 소스층(3)을 각기 Ti/Au를 이용하여 200Å/4000Å의 두께로 증착하는 단계;
양성 광조사 묘화 공정을 이용한 PR-via 패턴 형성공정으로 HMDS을 코팅한 후, 2000rpm으로 20초간 AZ1518 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴정렬 이후에 UV 1분 30초간 노광 및 현상을 실시하고 115℃에서 4분 30초간 하드 베이킹을 실시하여 레지스트(7)를 굳히는 단계;
상기 과정을 거친 후 GaAs 웨이퍼(2) 표면에 약 250∼300Å정도의 금 박막층(8)을 증착시키는 단계;
영상반전 공정을 이용한 2차 금속 패턴(7) 형성후, HMDS을 코팅한 후, 2,000rpm으로 10초간 AZ5214E 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴 정렬 이후에 7초간 프리-익스포져, 110℃, 50초간 리버스 베이킹, 25초간 플러드 익스포져를 실시한 후 현상하는 단계;
노출된 금 박막(8)을 N : KCN : H2O가 10 ㎖ : 500 ㎎ 100 ㎖의 비율인 금 식각용액으로 식각하여, 소스(3)와 드레인(5) 전극을 격리 시킨 후, 게이트(4)를 Ti/Au를 이용하여 200Å/8000Å두께로 증착하고, 아세톤으로 리프트 오프하여 π형 구조의 게이트(4)를 형성하는 단계; 마지막 공정으로 GaAs 웨이퍼(2)를 백 사이드 비아 홀(10) 공정을 수행하여 상기 GND(1)와 소스층(3)을 접지시키는 공정으로 이루어지는 것을 그 기술적 구성상의 특징으로 한다.
상기 π형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 공정을 설명하면 다음과 같다.
도 1a에서 나타낸 바와 같이, PHEMT 공정에서 1차 금속층 형성 공정으로 드레인(5)과 소스층(3)을 Ti/Au을 이용하여 200Å/4000Å의 두께로 증착한다. 다음으로 게이트 풋단을 형성하기 위해서 실리콘 질화막(9) 1000Å 적층한다.
도 1b에서와 같이, 적층된 실리콘 질화막(9)에 전자빔 노광장치를 이용하여 패턴을 형성한 후 실리콘 질화막을 에칭하여 게이트 풋단을 형성한다. 다음으로 양성 광조사 묘화 공정을 이용한 PR-via 패턴 형성 공정으로 공정순서는 HMDS을 코팅한 후, 2000rpm으로 20초간 AZ1518 코팅한 후, 98℃에서 45초간 소프트 베이킹, 패턴 정렬후 1분 30초간 UV 노광 및 현상을 실시한 후 115℃에서 4분 30초간 하드 베이킹을 실시하여 레지스트(7)를 굳힌다.
다음과정으로, 도 1c에서 나타낸 바와 같이, GsAs 웨이퍼(2) 표면에 약 250 ∼ 300Å정도의 금(Au) 박막(8)을 증착시킨 모습으로 금(Au) 박막(8)이 2차 금속 패턴 형식시 PR-via 패턴용 레지스트(7)가 현상되는 것을 방지한다. 이때 금(Au) 박막(8)의 두께가 너무 두꺼우면 다음 공정의 패턴 정렬은 물론 에어 브리지 금속 증착후 리프트 오프가 어려워지고, 너무 얇으면 다음 공정의 패턴 형성 공정에서 현상되지 않아야 할 부분의 레지스트(7)가 현상되기 때문에 금(Au) 박막(8)의 두께를 다음 공정에 영향을 미치지 않는 가장 얇은 두께로 최적화한다.
상기 과정을 거친후, 도 1d에서 나타낸 바와 같이, 영상반전 공정을 이용한 2차 금속 패턴 형성 후의 모습으로 공정순서는 HMDS을 코팅한 후, 2,000rpm으로 10초간 AZ5214E 코팅한 후, 98℃에서 45초간 소프트 베이킹하고, 패턴 정렬 후 7초간 프리-익스포져, 110℃에서 50초간 리버스 베이킹, 25초간 플러드-익스포져를 실시한 후에 현상한다.
다음 과정으로 도 1e에서 나타낸 바와 같이, 게이트(4)를 Ti/Au를 이용하여 200Å/8000Å 두께로 증착한 후 아세톤으로 리프트 오프하여 에어 브리지 제작이 완성된 모습으로, 금속증착 직전에 표면에 노출된 금(Au) 박막(8)을 N : KCN : H2O가 10㎖ : 500㎎ : 100㎖의 비율인 금(Au) 식각 용액으로 식각하여 소스(3)와 드레인(5) 전극을 격리시킨다.
마지막 공정으로 도 1f에서 나타낸 바와 같이, GaAs 웨이퍼(2)를 백 사이드 비아 홀(10) 공정을 수행하여 상기 소스층(3)과 GND(1)를 접지 시키는 공정으로 마무리 한다.
종래의 T형 구조의 게이트보다 큰 단면적을 갖는 π형 구조의 게이트를 갖는 트랜지스터의 제작으로 게이트에서 발생되는 저항을 감소시킬 수 있고 그에 따라 발생되는 잡음지수 및 주파수 특성을 향상시킬 수 있으며, 단위 소자 및 회로의 특성 향상으로 무선 통신 시스템의 성능을 개선하여 좋음 품질의 무선 데이터 통신 서비스를 제공할 수 있게 된다.

Claims (2)

  1. GaAs 웨이퍼(2)의 저면에 GND(1)가 형성되고 상기 GND(1)는 백-사이드 비아 홀(10) 공정으로 상기 GaAs 웨이퍼(2) 상면에 형성된 소스층(3)과 접지되고 상기 소스층(3)들 사이에 상부가 공기층(6)을 갖는 드레인(5)이 형성되며 에어 브리지 기술을 이용하여 상기 소스층(3)과 상기 드레인(5) 사이가 상기 GaAs 웨이퍼(2) 상면과 접하고, 상기 드레인(5)공기층(6) 상부로 드레인(5)단을 넘어 게이트(4) 양쪽에서 지지하는 구조로 구성되는 것을 특징으로 하는 π형 구조의 게이트를 갖는 트랜지스터.
  2. 에어 브리지 기술을 이용한 π형 구조의 게이트 제조방법에 있어서,
    PHEMT공정으로 1차 금속층 드레인(5)과 소스층(3)을 각기 Ti/Au를 이용하여 200Å/4000Å의 두께로 증착하는 단계;
    양성 광조사 묘화 공정을 이용한 PR-via 패턴 형성공정으로 HMDS을 코팅한 후, 2000rpm으로 20초간 AZ1518 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴정렬 이후에 UV 1분 30초간 노광 및 현상을 실시하고 115℃에서 4분 30초간 하드베이킹을 실시하여 레지스트(7)를 굳히는 단계;
    상기 과정을 거친 후 GaAs 웨이퍼(2) 표면에 약 250∼300Å정도의 금 박막층(8)을 증착시키는 단계;
    영상반전 공정을 이용한 2차 금속 패턴(7) 형성 후, HMDS을 코팅한 후, 2,000rpm으로 10초간 AZ5214E 코팅하고, 98℃에서 45초간 소프트 베이킹한 후, 패턴 정렬 이후에 7초간 프리-익스포져, 110℃, 50초간 리버스 베이킹, 25초간 플러드 익스포져를 실시한 후 현상하는 단계;
    노출된 금 박막(8)을 N : KCN : H2O가 10 ㎖ : 500 ㎎ 100 ㎖의 비율인 금 식각용액으로 식각하여, 소스(3)와 드레인(5) 전극을 격리 시킨 후, 게이트(4)를 Ti/Au를 이용하여 200Å/8000Å두께로 증착하고, 아세톤으로 리프트 오프하여 π형 구조의 게이트(4)를 형성하는 단계;와
    마지막 공정으로 GaAs 웨이퍼(2)를 백-사이드 비아 홀(10) 공정을 수행하여 상기 GND(1)와 소스층(3)을 접지시키는 공정단계;
    로 이루어지는 것을 특징으로 하는 π형 구조의 게이트를 갖는 트랜지스터 제조 방법.
KR10-2000-0070982A 2000-11-27 2000-11-27 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법 KR100386674B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0070982A KR100386674B1 (ko) 2000-11-27 2000-11-27 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법
US09/755,436 US6734528B2 (en) 2000-11-27 2001-01-04 Transistor with pi-gate structure and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0070982A KR100386674B1 (ko) 2000-11-27 2000-11-27 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020041187A KR20020041187A (ko) 2002-06-01
KR100386674B1 true KR100386674B1 (ko) 2003-06-02

Family

ID=19701713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070982A KR100386674B1 (ko) 2000-11-27 2000-11-27 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US6734528B2 (ko)
KR (1) KR100386674B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510596B1 (ko) * 2002-11-29 2005-08-26 한국전자통신연구원 반도체 소자의 트랜지스터 및 그 제조 방법
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
CN114911003B (zh) * 2022-05-31 2023-09-22 上海大学 一种基于包层紫外光刻的光波导制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974039A (en) * 1989-08-14 1990-11-27 Raytheon Company Field effect transistor having an integrated capacitor
DE19705276A1 (de) 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
US6255183B1 (en) 1997-05-23 2001-07-03 U.S. Phillips Corporation Manufacture of a semiconductor device with a MOS transistor having an LDD structure using SiGe spacers
US6083836A (en) 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
CN1163973C (zh) 1999-03-01 2004-08-25 通用半导体公司 沟槽式双扩散金属氧化物半导体器件及其制造方法

Also Published As

Publication number Publication date
US6734528B2 (en) 2004-05-11
KR20020041187A (ko) 2002-06-01
US20020063293A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
US5804474A (en) Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode
JPH0523057B2 (ko)
JP3332851B2 (ja) 半導体装置の製造方法
KR100386674B1 (ko) 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법
US8012791B2 (en) Electronic components and methods for producing same
JPH09148269A (ja) Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法
KR19980050968A (ko) 반도체 소자의 게이트 전극 제조 방법
KR100313957B1 (ko) 커패시터 제조방법
KR0172592B1 (ko) 격리된 전기소자들간의 신호 통로를 위한 에어브릿지 형성방법
US6100555A (en) Semiconductor device having a photosensitive organic film, and process for producing the same
JPH0562996A (ja) 薄膜トランジスタの製造方法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPS62299033A (ja) 半導体装置の製造方法
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer
JPH03233938A (ja) 薄膜トランジスタの製造方法
KR100313097B1 (ko) 아날로그반도체소자제조방법
KR100390458B1 (ko) 반도체소자의 커패시터 제조방법
JPH07193088A (ja) 電界効果トランジスタの製造方法
JPH0845962A (ja) 半導体装置の製造方法
JPS63137481A (ja) 半導体装置の製造方法
TW200913271A (en) Method for manufacturing pixel structure
JPH09129828A (ja) 半導体集積回路装置
JPH0677254A (ja) 電極の形成方法
KR20000020238A (ko) 아날로그 반도체소자의 제조방법
JPH08288308A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150521

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170515

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee