KR100384892B1 - 에르븀이 도핑된 실리콘나노점의 형성 방법 - Google Patents

에르븀이 도핑된 실리콘나노점의 형성 방법 Download PDF

Info

Publication number
KR100384892B1
KR100384892B1 KR10-2000-0072320A KR20000072320A KR100384892B1 KR 100384892 B1 KR100384892 B1 KR 100384892B1 KR 20000072320 A KR20000072320 A KR 20000072320A KR 100384892 B1 KR100384892 B1 KR 100384892B1
Authority
KR
South Korea
Prior art keywords
silicon
thin film
erbium
target
nano
Prior art date
Application number
KR10-2000-0072320A
Other languages
English (en)
Other versions
KR20020042956A (ko
Inventor
하정숙
박경완
박승민
고영조
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2000-0072320A priority Critical patent/KR100384892B1/ko
Priority to US09/752,671 priority patent/US6489587B2/en
Publication of KR20020042956A publication Critical patent/KR20020042956A/ko
Application granted granted Critical
Publication of KR100384892B1 publication Critical patent/KR100384892B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명은 이중 타겟 레이저기화방법에 따른 양질의 에르븀도핑 실리콘막의 제조 장치 및 실리콘의 전광효율 및 나노점의 순도를 증대시키도록 한 실리콘나노점의 형성 방법에 관한 것으로, 초고진공을 유지하는 반응챔버 내부에 위치하며 회전하는 실리콘기판, 상기 반응챔버의 외부에 위치하며 펄스드 광빔을 출력하는 펄스드 광소스수단, 상기 반응챔버의 내부에 위치하며 서로 다른 물질의 타겟들이 각각 장착되고 상기 타겟들을 회전시키는 타겟회전수단, 상기 펄스드 광빔을 동일한 세기를 갖는 이등분 광빔으로 분리시키는 광빔분리수단; 상기 이등분 광빔의 세기를 조절하는 광빔세기조절수단, 및 상기 세기가 조절된 이등분 광빔을 편광시킨 후 상기 타겟들에 각각 직진 조사시키는 편광수단을 구비하며, 바람직하게 상기 이등분 광빔에 의해 각각 생성되는 상기 타겟들의 기화생성물들이 상기실리콘기판에 균일하게 오버랩되도록 상기 타겟들은 상기 실리콘기판을 향한다.
그리고, 이중 타겟의 레이저기화법으로 에르븀도핑 실리콘박막을 형성한 후, 초공진공하에서 질소반응와 산소 식각반응을 이용하여 실리콘나노점을 형성하므로써 에르븀이 도핑된 발광 실리콘 나노점을 형성한다.

Description

에르븀이 도핑된 실리콘나노점의 형성 방법{FABRICATION METHOD OF ERBIUM-DOPED SILICON NANO-DOTS}
본 발명은 나노점(Nano dots) 제조 방법에 관한 것으로, 특히 펄스형 레이저 증착법과 초고진공 화학적 식각반응을 결합시켜 고순도, 고밀도 및 고발광효율을 갖는 에르븀이 도핑된 실리콘나노점의 제조 방법에 관한 것이다.
일반적으로 실리콘(Silicon)은 간접천이 밴드갭(Indirect bandgap)을 갖고 있으므로, 광소재로서 사용될 수 없었으나, 소자의 나노(Nano)화를 통한 양자효과와 발광물질의 도핑 기술을 혼합하면, 상온에서도 실리콘을 이용하는 전광 기술의 구현이 가능하다. 즉, 효율적인 발광을 가능하게 하는 도핑기술과 크기를 나노미터 수준으로 만들 수 있는 공정기술의 개발이 요구된다.
최근에는, 에르븀(Er)이 도핑된 실리콘 나노점(Silicon nanodots)은 실리카 광섬유(Silica optic fiber)의 흡수도가 매우 적은 1540㎚ 광원용 신소재로서 현재 화학기상증착법(Chemical Vapor Depostition; CVD), 스퍼터링법(Sputtering), 펄스레이저증착법(Pulse Laser Deposition) 등이 시도되고 있다. 그러나, 고발광효율에 필수적인 에르븀 도핑 농도와 크기 효과를 극대화시킬 수 있는 펄스레이저증착법 (PLD)과 초고진공(Ultra High Vacuum) 화학식각반응법이 채택되어야만 한다.
펄스레이저증착법(PLD)은 통상의 화학기상증착법(CVD) 및 스퍼터링법에 비해 에르븀 농도를 10∼100배까지 증가시킬 수 있으며, 초고진공(UHV) 화학적식각반응은 발광효율을 크게 저하시키는 불순물 주입 가능성이 원천적으로 억제된 환경하에서 임의의 나노구조를 형성하므로써 전광효율을 향상시키는 것으로 알려져 있다.
실리콘박막을 제조하는 종래기술의 제1예로서, 펄스형 레이저의 증착법에서 반응기내에 여러 개의 타겟을 동시에 장착하여 다원소 함유 박막을 제조하는 방법에 제안되었는데[Douglas N.Mashburn et al, 'Multiple target laser ablation system', 1996.1.9, 미국특허 5,483,037 참조], 이 방법은 박막 증착을 위해 펄스형 레이저 증착법에서 고진공 반응기내에 여러 타겟을 장착시킨 후, 각 타겟에 번갈아가며 엑시머레이저(Excimer)를 조사하여 기화시키므로써 각 타겟의 조성 원소가 타겟 건너편에 설치된 박막에 증착되도록 한다. 즉, 각 타겟에 조사되는 레이저 세기를 조절하여 박막에 증착되는 원소의 양을 조절하도록 하므로써 YBCO와 같은 다원소 박막 증착을 용이하게 한다.
종래기술의 제2예로서, 펄스형 레이저 증착법에서 빔스플리터(Beam splitter)를 사용하여 한 레이저광을 분리시킨 후 다시 거울(Mirror)을 이용하여 분리된 레이저광을 서로 다른 방향에서 타겟의 동일 지점에 동시에 조사하므로써, 타겟 표면을 오랜 레이저 조사시간동안 고르게 한다[Douglas N.Mashburn et al., 'Dual beam optical system for pulsed laser ablation film depostion', 1996.9.24, 미국특허 5,558,788 참조]. 이를 통해 타겟 표면의 레이저 기화의 효율성을 장시간 유지하여 균일한 박막을 증착하므로, 타겟 표면의 결(Texturing)을 방지하여 플룸(Plume)의 방향이 타겟으로 유지되도록 하며 균일한 박막이 증착되도록 한다.
종래기술의 제 3 예로서, 펄스형 레이저 증착법(PLD)으로 에르븀이 도핑된실리콘 박막을 제조하는데, Er2O3파우더와 실리콘 파우더를 섞어 만든 타겟에 248nm의 KrF레이저광을 조사하여 기화시킨다[Shuji Komuro et al., 'Room temperature luminescence from erbium-doped silicon thin films prepared by laser ablation', Applied physics letters, Vol.69,No.25, p3896∼3898, 1996.12.26 참조].
종래기술의 제 4 예로서, 불활성 기체 분위기에서 펄스형 레이저의 기화법으로 실리콘 나노결정을 합성하는데, 사용한 레이저의 조건을 변화시키며, 잘 분산된 실리콘 나노 결정을 제조할 수 있는 공정 방법을 추출하며, 또한, 불활성 기체의 압력이 무정형의 실리콘 박막에서 나노결정으로 전이하는데 미치는 영향을 조사하였다.[Nobuyasu Suzuki et al., 'Structure and optical properties of silicon nanocrystallites prepared by pulsed laser ablation in inert background gas', Applied Physics Letters, Vol.76, No.11, p1389∼1391, 2000.3.13 참조]
그러나, 제시된 종래기술 중 제 3 예에 개시된 바와 같이, 펄스형 레이저 증착법(PLD)에 의해 Er이 도핑된 실리콘 박막을 제조하기 위하여 Er2O3파우더를 실리콘 파우더와 섞은 후 고온 소결하여 제조한 타겟을 사용하는 경우에는 타겟 제조시 불순물에 의한 오염 가능성이 있고 또한 도핑 농도에 따라 각기 다른 타겟을 제조해야만 하는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 초고순도의 고체 타겟을 초고진공 반응기내에서 기화시켜 불순물 오염을 원천적으로 차단시키고 레이저빔의 세기를 조절하여 도핑농도를 임의로 변화시키도록 한 실리콘박막의 제조 장치 및 그의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적인 에르븀이 도핑된 실리콘박막을 표면화학반응시켜 전광효율 및 순도가 증대된 에르븀이 도핑된 실리콘나노점의 제조 방법을 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 레이저기화법에 의한 에르븀 도핑된 실리콘박막의 제조 장치를 도시한 도면,
도 2a 내지 도 2c는 표면화학 반응을 이용하여 에르븀이 도핑된 실리콘 나노점의 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
10 : 반응챔버 11 : 실리콘기판
12a, 12b : 플룸 13 : 히터블록
14 : 실리콘박막 15 : 실리콘나이트라이드 섬
16 : 실리콘나노점 20 : 광소스수단
30a : 실리콘타겟 30b : 에르븀타겟
40a, 40b : 타겟회전수단 50 : 광빔분리수단
60a,60b : 광빔세기조절수단 70a,70b : 편광수단
80 : 거울
상기의 목적을 달성하기 위한 본 발명의 실리콘 나노점의 형성 방법은 초고진공 조건하에서 펄스형 레이저 기화법에 의해 실리콘기판상에 에르븀이 도핑된 실리콘박막을 형성하는 단계, 상기 실리콘박막의 표면을 질화반응시켜 다수의 도전형 섬들을 형성하는 단계, 및 상기 도전형 섬들 하부의 상기 실리콘박막을 산소를 이용하여 선택적 식각하여 에르븀이 도핑된 실리콘나노점을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 레이저기화법에 의한 에르븀 도핑된 실리콘박막의 제조 장치 및 그 제조 방법을 나타낸 도면이다.
도 1에 도시된 바와 같이, 레이저 기화법을 이용한 에르븀 도핑 실리콘박막의 증착장치는, 초공진공을 유지하는 반응챔버(10) 내부에 위치하며 회전하는 실리콘기판(11), 반응챔버(10)의 외부에 위치하며 펄스드 광빔(Pulsed light beam)(21)을 출력하는 펄스드 광소스수단(20), 반응챔버(10)의 내부에 위치하며 서로 다른 물질의 타겟들(30a, 30b)이 각각 장착되고 타겟들(30a, 30b)을 회전시키는 타겟회전수단(40a, 40b), 펄스드 광빔(21)을 동일한 세기를 갖는 이등분 광빔(22a,22b)으로 분리시키는 광빔분리수단(50), 이등분 광빔(22a,22b)의 세기를 조절하는 광빔세기조절수단(60a, 60b), 그리고 세기가 조절된 이등분 광빔(22a,22b)을 편광시킨 후 타겟들(30a,30b)에 각각 직진 조사시키는 편광수단(70a,70b)을 구비하며, 이등분 광빔(22a,22b)에 의해 각각 생성되는 타겟들(30a,30b)의 플룸들(12a,12b)이 실리콘기판(11)에 균일하게 오버랩되도록 타겟들(30a,30b)은 실리콘기판(11)을 향하고,광빔분리수단(50)에 의해 분리된 이등분광빔(22a,22b) 중 실리콘타겟(30a)에 조사되는 이등분광빔(22a)은 거울(80)에 반사된 후 광빔세기조절수단(60a)으로 조사된다.
바람직하게, 실리콘기판(11)은 히터블록(13)이 장착되어 500℃∼600℃로 가열되며, 회전이 가능하므로 후속 실리콘박막 증착시 균일성을 유지할 수 있다. 그리고, 광소스수단(20)은 266㎚의 Nd:YAG 레이저를 이용하고, 타겟들(30a,30b) 중 하나는 실리콘타겟(Si target)(30a)이고, 다른 하나는 에르븀타겟(Er target)(30b)이며, 이들 타겟들(30a,30b)은 디스크(Disc) 형태이다.
또한, 타겟회전수단(40a,40b)은 타겟들(30a,30b)을 지지하는 지지대(41) 및 지지대(41)를 회전시키는 회전막대(42)를 포함한다.
그리고, 광빔분리수단(50)은 빔스플리터(Beam splitter)를 이용하며, 광빔세기조절수단(60a,60b)은 하프웨이브플레이트(Half wave plate)를 이용하고, 편광수단(70a,70b)은 편광자(Polarizer)를 이용한다. 여기서, 하프웨이브플레이트의 각도를 변화시켜 이등분 광빔(22a,22b)의 세기를 조절하는데, 타겟들(30a,30b) 중 에르븀타겟(30b)에 조사되는 이등분 광빔(22b)의 세기를 변화시켜 실리콘박막내 에르븀의 도핑농도를 조절한다.
이등분 광빔(22a,22b)에 의해 생성된 기화생성물들은 플룸(Plume)(12a,12b)을 생성시키고, 플룸(12a,12b)내의 에르븀과 실리콘은 500℃∼600℃로 가열된 실리콘기판(11)으로 이동하여 증착되므로써 에르븀이 도핑된 실리콘박막이 증착된다.
이 때, 실리콘박막의 증착 두께는 실리콘타겟(30a)에 조사되는 이등분광빔(22a)의 세기 또는 조사시간을 변화시키며 조절한다.
상기와 같이 구성된 실리콘박막의 증착장치를 이용하여 에르븀이 도핑된 실리콘박막을 형성하는 방법은 먼저 초고진공을 유지하는 반응챔버(10)내에 실리콘기판(11)을 장착시키고, 실리콘기판(11)에 향하도록 반응챔버(10)내에 에르븀타겟 (30b)과 실리콘타겟(30b)의 이중 타겟을 장착시킨다. 계속해서, 이중 타겟에 각각 이등분 광빔(22a,22b)을 조사하여 상기 이중 타겟을 기화시켜 기화생성물을 형성하고, 실리콘기판(11)을 가열시킨 후, 이중 타겟의 기화후 생성된 플룸(12a,12b)내의 에르븀과 실리콘을 이동시켜 실리콘기판(11)상에 에르븀이 도핑된 실리콘박막을 형성한다.
도 2a 내지 도 2c는 표면화학반응을 이용하여 에르븀이 도핑된 실리콘 나노점을 형성하는 방법을 도시하고 있다.
도 2a에 도시된 바와 같이, 도 1에 도시된 실리콘박막 증착 장치를 이용하여 형성된 에르븀이 도핑된 실리콘박막(14)을 700℃∼800℃로 가열하면서 질소(N2) 기체와 반응시키면 크기가 수∼수십 나노미터이며 단일층 두께(0.3㎚)를 갖는 실리콘나이트라이드 섬(Silicon nitride island)들(15)이 형성된다. 이 때, 질소기체의 부분압은 1×10-5torr이며, 도면부호 11은 실리콘기판을 나타내고, 후속 공정에서 실리콘나이트라이드 섬들(15)은 산소와 반응성이 매우 약하므로 이를 마스크로 이용한다.
상술한 것처럼, 질화반응에 의해 나노미터크기의 실리콘나이트라이드섬들(15)을 소정간격을 두고 형성하여 마스크로 이용하면, 적은 비용으로 짧은 시간내에 공정을 진행할 수 있다.
도 2b에 도시된 바와 같이, 실리콘나이트라이드섬들(15)이 형성된 에르븀 도핑 실리콘박막(14)의 표면을 700℃∼800℃로 가열하면서 고순도의 산소(O2) 기체를 유입하면, 실리콘박막(14)만 선택적으로 식각된다. 예컨대, 다음 화학식1과 같이 실리콘(Si)과 산소(O2)의 반응으로 인해 산화실리콘(SiO) 기체가 추출된다.
Si + 1/2O2→SiO( ↑)
이와 같은 반응시, 산소기체의 부분압은 1×10-7torr를 유지하며, 실리콘나이트라이드섬들(15)로 덮힌 실리콘박막(14)은 반응하지 않고 잔류하여 실리콘나노점(16)이 형성된다. 이 때, 실리콘나노점(16)의 높이는 산소기체의 유입량을 변화시켜 조절한다.
도 2c에 도시된 바와 같이, 실리콘나노점(16)을 덮고 있는 실리콘나이트라이드섬들(15)을 제거하는데, 이 때 100eV∼200eV의 에너지를 갖는 CF4 +이온을 주입시켜 선택적으로 제거한다.
계속해서, 900℃에서 후열처리(Postannealing)를 실시하여 원자적으로 손상된 실리콘기판(11) 및 실리콘나노점(16)의 표면을 복구한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 에르븀이 도핑된 별도의 타겟을 장착하므로써 타겟에 조사되는 레이저빔의 세기변화에 의해 실리콘박막내의 에르븀도핑농도를 임의로 조절 및 제어가 가능하여 품질이 우수하고 균일한 에르븀 도핑농도를 갖는 에르븀도핑 실리콘박막을 제조할 수 있는 효과가 있다.
또한, 질소반응과 산소식각반응과 같은 표면화학반응을 이용하여 에르븀이 도핑된 실리콘나노점의 크기 및 밀도를 조절하므로써 실리콘의 전광효율 및 실리콘나노점의 순도를 증대시킬 수 있는 효과가 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 레이저기화법을 이용한 실리콘박막의 제조 방법에 있어서,
    초고진공을 유지하는 반응챔버내에 실리콘기판을 장착시키는 단계;
    상기 실리콘기판에 향하도록 상기 반응챔버내에 에르븀타겟과 실리콘타겟의 이중 타겟을 장착시키는 단계;
    상기 이중 타겟에 각각 레이저빔을 조사하여 상기 이중 타겟을 기화시키는 단계; 및
    상기 실리콘기판을 가열시킨 후, 상기 이중 타겟의 기화후 생성된 플룸내의 에르븀과 실리콘을 이동시켜 상기 실리콘기판상에 에르븀이 도핑된 실리콘박막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 실리콘박막의 제조 방법.
  7. 제 6 항에 있어서,
    상기 이중 타겟을 기화시키는 단계에서,
    상기 에르븀의 도핑농도를 조절하기 위해 상기 이중 타겟 중 상기 에르븀타겟에 조사되는 상기 레이저빔의 세기를 변화시키는 것을 특징으로 하는 실리콘박막의 제조 방법.
  8. 제 6 항에 있어서,
    상기 이중 타겟을 기화시키는 단계에서,
    상기 실리콘박막의 두께를 조절하기 위해 상기 이중 타겟 중 상기 실리콘타겟에 조사되는 상기 레이저빔의 세기 또는 조사시간 중 어느 하나의 조건을 변화시키는 것을 특징으로 하는 실리콘박막의 제조 방법.
  9. 제 6 항에 있어서,
    상기 실리콘기판의 가열시, 상기 실리콘기판을 회전시키는 것을 특징으로 하는 실리콘박막의 제조 방법.
  10. 제 6 항에 있어서,
    상기 이중 타겟을 장착한 후, 상기 이중 타겟을 각각 회전시키는 것을 특징으로 하는 실리콘박막의 제조 방법.
  11. 실리콘나노점의 형성 방법에 있어서,
    초고진공 조건하에서 펄스형 레이저 기화법에 의해 실리콘기판상에 에르븀이 도핑된 실리콘박막을 형성하는 단계;
    상기 실리콘박막의 표면을 질화반응시켜 다수의 도전형 섬들을 형성하는 단계; 및
    상기 도전형 섬들 하부의 상기 실리콘박막을 산소를 이용하여 선택적 식각하여 에르븀이 도핑된 실리콘나노점을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 실리콘나노점의 형성 방법.
  12. 제 11 항에 있어서,
    상기 실리콘박막을 형성하는 단계는,
    에르븀 타겟과 실리콘타겟의 이중타겟에 레이저빔을 각각 조사하여 기화생성물을 형성하는 단계; 및
    상기 실리콘기판을 가열시키면서 회전시켜 상기 기화생성물내의 에르븀과 실리콘을 증착하는 단계
    를 포함하는 것을 특징으로 하는 실리콘나노점의 형성 방법.
  13. 제 11 항에 있어서,
    상기 도전형 섬들을 형성하는 단계는,
    상기 실리콘박막을 가열하면서 질소기체를 주입시키는 단계를 포함하는 것을 특징으로 하는 실리콘나노점의 형성 방법.
  14. 제 11 항에 있어서,
    상기 실리콘박막을 식각하는 단계는,
    상기 도전형 섬들을 포함하는 실리콘박막을 가열시키면서 고순도의 산소기체를 유입시키는 단계; 및
    상기 도전형 섬들을 마스크로 이용하고 상기 유입된 산소기체를 상기 실리콘박막과 반응시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 실리콘나노점의 형성 방법.
  15. 제 11 항에 있어서,
    상기 실리콘나노점 형성후,
    상기 실리콘나노점을 덮고 있는 상기 도전형 섬들을 제거하는 단계; 및
    상기 실리콘나노점을 포함한 실리콘기판을 열처리하는 단계
    를 더 포함하여 이루어짐을 특징으로 하는 실리콘나노점의 형성 방법.
  16. 제 15 항에 있어서,
    상기 도전형 섬들을 제거하는 단계는,
    100eV∼200eV의 에너지를 갖는 CF4 +이온을 주입시켜 선택적으로 제거하는 것을 특징으로 하는 실리콘나노점의 형성 방법.
KR10-2000-0072320A 2000-12-01 2000-12-01 에르븀이 도핑된 실리콘나노점의 형성 방법 KR100384892B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0072320A KR100384892B1 (ko) 2000-12-01 2000-12-01 에르븀이 도핑된 실리콘나노점의 형성 방법
US09/752,671 US6489587B2 (en) 2000-12-01 2000-12-28 Fabrication method of erbium-doped silicon nano-size dots

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072320A KR100384892B1 (ko) 2000-12-01 2000-12-01 에르븀이 도핑된 실리콘나노점의 형성 방법

Publications (2)

Publication Number Publication Date
KR20020042956A KR20020042956A (ko) 2002-06-08
KR100384892B1 true KR100384892B1 (ko) 2003-05-22

Family

ID=19702545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0072320A KR100384892B1 (ko) 2000-12-01 2000-12-01 에르븀이 도핑된 실리콘나노점의 형성 방법

Country Status (2)

Country Link
US (1) US6489587B2 (ko)
KR (1) KR100384892B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450749B1 (ko) * 2001-12-28 2004-10-01 한국전자통신연구원 어븀이 도핑된 실리콘 나노 점 어레이 제조 방법 및 이에이용되는 레이저 기화 증착 장비
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797336B2 (en) * 2001-03-22 2004-09-28 Ambp Tech Corporation Multi-component substances and processes for preparation thereof
US20050034668A1 (en) * 2001-03-22 2005-02-17 Garvey James F. Multi-component substances and apparatus for preparation thereof
KR100491051B1 (ko) * 2002-08-31 2005-05-24 한국전자통신연구원 이중 구조의 나노점을 갖는 광전소자 및 그 제조방법
US20040129223A1 (en) * 2002-12-24 2004-07-08 Park Jong Hyurk Apparatus and method for manufacturing silicon nanodot film for light emission
KR100615430B1 (ko) * 2003-12-26 2006-08-25 한국전자통신연구원 광소자용 실리콘 질화물 박막 및 그 제조방법
WO2005093798A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. シリコンドット形成方法及びシリコンドット形成装置
US20080160217A1 (en) * 2005-02-23 2008-07-03 Pintavision Oy Pulsed Laser Deposition Method
WO2007096483A2 (en) * 2006-02-23 2007-08-30 Picodeon Ltd Oy Coating on a stone or ceramic substrate and a coated stone or ceramic product
KR100730990B1 (ko) * 2006-04-11 2007-06-22 서울시립대학교 산학협력단 실리콘 절연막 제조장치 및 그 제조 방법과 이를 이용한실리콘 나노점 비휘발성 메모리 제조방법
KR100839222B1 (ko) * 2006-12-19 2008-06-19 고려대학교 산학협력단 펄스파 레이저 박막 증착장치 및 이를 이용한혼성금속나노점배열 형성방법
WO2011000357A2 (de) * 2009-06-30 2011-01-06 Vascotec Gmbh Verfahren und vorrichtung zur deposition dünner schichten, insbesondere zur herstellung von multilayerschichten, nanoschichten, nanostrukturen und nanokompositen
CN102357736A (zh) * 2011-11-07 2012-02-22 苏州德龙激光有限公司 脉冲激光刻蚀双面ito玻璃上导电膜层的装置及其方法
CN115895647B (zh) * 2022-10-01 2023-08-15 浙江大学 一种掺铒硅纳米材料、其制备方法及硅基光电集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142921A (ja) * 1989-10-30 1991-06-18 Shimadzu Corp ３―５族化合物半導体薄膜製造装置
JPH07326665A (ja) * 1995-04-05 1995-12-12 Sony Corp Ｓｏｉ基板の製造方法および半導体装置の製造方法
JPH08306978A (ja) * 1995-05-10 1996-11-22 Hitachi Cable Ltd 酸化物薄膜の製造方法および装置
JPH1081598A (ja) * 1996-09-02 1998-03-31 Univ Osaka レーザーアブレーションによる６Ｈ−ＳｉＣの製造法
KR19990072328A (ko) * 1998-02-25 1999-09-27 포만 제프리 엘 광학적방사를위해희토류원소로도핑된실리콘구조체및방사방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322813A (en) * 1992-08-31 1994-06-21 International Business Machines Corporation Method of making supersaturated rare earth doped semiconductor layers by chemical vapor deposition
JP3255469B2 (ja) * 1992-11-30 2002-02-12 三菱電機株式会社 レーザ薄膜形成装置
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
EP0650200B1 (en) * 1993-10-20 1999-03-10 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Solid state electro-luminescent device and process for fabrication thereof
US5558788A (en) 1993-11-30 1996-09-24 Martin Marietta Energy Systems, Inc. Dual beam optical system for pulsed laser ablation film deposition
US5483037A (en) 1993-12-01 1996-01-09 Martin Marietta Energy Systems, Inc. Multiple target laser ablation system
US5618760A (en) 1994-04-12 1997-04-08 The Board Of Trustees Of The Leland Stanford, Jr. University Method of etching a pattern on a substrate using a scanning probe microscope
US5990605A (en) * 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
KR100250448B1 (ko) * 1997-11-06 2000-05-01 정선종 실리콘나이트라이드 막을 이용한 실리콘 나노 구조의형성 방법
KR100301116B1 (ko) * 1998-12-02 2001-10-20 오길록 양자점 구조를 갖는 화합물반도체 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142921A (ja) * 1989-10-30 1991-06-18 Shimadzu Corp ３―５族化合物半導体薄膜製造装置
JPH07326665A (ja) * 1995-04-05 1995-12-12 Sony Corp Ｓｏｉ基板の製造方法および半導体装置の製造方法
JPH08306978A (ja) * 1995-05-10 1996-11-22 Hitachi Cable Ltd 酸化物薄膜の製造方法および装置
JPH1081598A (ja) * 1996-09-02 1998-03-31 Univ Osaka レーザーアブレーションによる６Ｈ−ＳｉＣの製造法
KR19990072328A (ko) * 1998-02-25 1999-09-27 포만 제프리 엘 광학적방사를위해희토류원소로도핑된실리콘구조체및방사방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450749B1 (ko) * 2001-12-28 2004-10-01 한국전자통신연구원 어븀이 도핑된 실리콘 나노 점 어레이 제조 방법 및 이에이용되는 레이저 기화 증착 장비
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20020066720A1 (en) 2002-06-06
KR20020042956A (ko) 2002-06-08
US6489587B2 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
KR100384892B1 (ko) 에르븀이 도핑된 실리콘나노점의 형성 방법
US7220609B2 (en) Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
JPH0217685A (ja) レーザ蒸発による金属酸化物超伝導材料層の製造方法
US4843029A (en) Method of manufacturing a heteroepitaxial compound semiconductor device using photo smoothing between layer growth
US20070012249A1 (en) Film forming apparatus
US4629859A (en) Enhanced evaporation from a laser-heated target
JPH09102596A (ja) 量子ドットの製造方法及び量子ドット装置
US5741431A (en) Laser assisted cryoetching
US5356872A (en) "Method of making high Tc superconducting thin films with fullerenes by evaporation"
JPH0786164A (ja) 微細構造材料の製造方法並びにその製造装置、および微細構造を有する発光素子
JPH03196643A (ja) 気相成長法
KR100496266B1 (ko) 발광 가능한 실리콘 나노점 박막 제조 장치 및 방법
JP2963901B1 (ja) 超電導薄膜の製造方法
JPH04182317A (ja) 酸化物超電導薄膜の作製方法
JPH04231460A (ja) 超微粒子分散材料の製造装置
JP3182584B2 (ja) 化合物薄膜形成方法
JPH03174305A (ja) 酸化物超電導体の製造方法
JPH0628256B2 (ja) 半導体微細加工方法および半導体微細埋込構造形成方法
Camps et al. Structural and optical properties of nc-Si in SiOxNy matrix deposited by laser ablation for optoelectronic applications
JPH0559990B2 (ko)
JPH02156073A (ja) 超電導体薄膜の製造方法
JPH09324259A (ja) 薄膜人工格子の形成方法および薄膜形成装置
JP2006176378A (ja) 酸化物針状構造物の製造方法
Yoshimoto et al. In-situ reflection high-energy electron diffraction observation of laser-triggered GaP growth in chemical beam epitaxy
JPH01128446A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee