KR100380575B1 - 바이폴라트랜지스터및그의제조방법 - Google Patents
바이폴라트랜지스터및그의제조방법 Download PDFInfo
- Publication number
- KR100380575B1 KR100380575B1 KR1019950031396A KR19950031396A KR100380575B1 KR 100380575 B1 KR100380575 B1 KR 100380575B1 KR 1019950031396 A KR1019950031396 A KR 1019950031396A KR 19950031396 A KR19950031396 A KR 19950031396A KR 100380575 B1 KR100380575 B1 KR 100380575B1
- Authority
- KR
- South Korea
- Prior art keywords
- base region
- conductivity type
- emitter
- forming
- window
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 바이폴라 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 저농도 베이스 영역을 고농도 베이스영역 형성시에 평면 확산에 의해 동시에 형성하여 공정이 간단하고 오토 얼라인 기능을 가지며 또한 트랜지스터의 스위칭 속도를 빠르게 하고 전류 증폭률을 증대시킬 수 있는 바이폴라 트랜지스터및 그의 제조방법에 관한 것이다.
상기한 트랜지스터는 제 1도전형의 반도체 기판을 열 산화 시켜 절연막을 형성하고 사진식각 공정을 통하여 베이스 영역의 창을 열고 제 2 도전형의 불순물을 주입한 후 열 산화 확산방법에 의해 고농도 베이스 영역을 형성함과 동시에 측면확산에의해 절연막 마스크 하부에 저농도 베이스 영역을 형성하는 단계와; 에미터가 형성될 부분에 창을 열고 제 1도전형의 불순물을 베이스 표면으로 부터 열산화 확산시킴으로써 에미터 영역을 형성하는 단계와;
에미터 전극과 베이스 전극을 형성하기 위한 창을 열고 상기 에미터 영역와 접촉되는 에미터 전극과 상기 베이스 영역과 접촉되는 베이스 전극및 콜랙터와 접촉되는 콜랙터 전극을 형성하는 단계로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법에 의해 제조된다.
Description
본 발명은 바이폴라 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 저농도 베이스 영역을 고농도 베이스영역 형성시에 평면 확산에 의해 동시에 형성하여 공정이 간단하고 오토 얼라인 기능을 가지며 또한 트랜지스터의 스위칭 속도를 빠르게 하고 전류 증폭률을 증대시킬 수 있는 바이폴라 트랜지스터및 그의 제조방법에 관한 것이다.
바이폴라 트랜지스터는 스위칭 동작을 할때 온 상태에서 베이스 영역에 과잉 소수 캐리어가 소멸될 때 까지의 축적시간이 필요하므로 유니폴라 소자에 비하여 스윗칭 속도가 느려 주파수 응답 능력이 떨어지는 단점이 있다.
이러한 단점을 극복하기 위한 여러가지 시도가 있었는데 그 중에서 미국 특허 제 4,263,066 호에 "싱글 소오스 침적에 의한 베이스 확산과 P+ 동시에 형성하는 방법"이 제안 되었다.
이 방법은 제 1도에 도시된 바와같이 베이스 공정시에 먼저 옥사이드(12)를 도포한 후 베이스 창을 열고 붕소와 같은 소오스를 침적시킨 후 다시 질화막(34)을 침적시키고, 저농도층을 형성할 부분에 창을 열어 고온 산화 확산을 시키면 창이 안 열린 부분은 고농도의 깊은 정션이 형성되고 창이 열린 부분은 저농도의 얕은 정션이 되게 하는 방법이다.
한편 제 1도에시 부재번호 10은 에피택셜 실리콘 기판, 37은 저농도 베이스 영역, 38은 고농도 베이스 영역, 42는 베이스 전극, 42'는 에미터 전극, 43은 금속화 산화층, 44는 에미터 영역을 각각 가르킨다.
그러나 상기 공정의 특징을 살리기 위해서는 단층을 갖는 정션을 형성하는 것이 필요하며 이러한 정션을 형성하기 위해서는 최소한 2회의 사진식각 공정이 필요하여 공정이 복잡하다.
즉, 베이스 소오스를 도포하기 위한 창을 만들 때 한번이고, 둘째는 질화막을 침적시킨 후 창을 열때가 그 두번째이다.
본 발명의 목적은 저농도 베이스 영역을 고농도 베이스영역 형성시에 평면 확산에 의해 동시에 형성하여 공정이 간단하고 오토 얼라인 기능을 가지며 또한 트랜지스터의 스위칭 속도를 빠르게 하고 전류 증폭률을 증대시킬 수 있는 바이폴라 트랜지스터및 그의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본발명은 제 1도전형의 반도체 기판을 열산화 시켜 절연막을 형성하고 사진식각 공정을 통하에 베이스 영역의 창을 열고 제 2 도전형의 불순물을 주입한 후 열 산화 확산방법에 의해 고농도 베이스 영역을 형성함과 동시에 측면확산에 의해 절연막 마스크 하부에 저농도 베이스 영역을 형성하는 단계와; 에미터가 형성될 부분에 창을 열고 제 1 도전형의 불순물을 베이스 표면으로 부터 열산화 확산 시킴으로써 에미터 영역을 형성하는 단계와; 에미터 전극과 베이스 전극을 형성하기 위한 창을 열고 상기 에미터 영역과 접촉되는 에미터 전극과 상기 베이스 영역과 접촉되는 베이스 전극및 콜랙터와 접촉되는 콜랙터 전극을 형성하는 단계로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법을 제공한다.
또한 본 발명은 제 1도전형 반도체 기판과; 상기 기판 위로 부터 소정 깊이를 갖고 교대로 형성된 제 2도전형의 고농도및 저농도 베이스 영역과; 상기 저농도 베이스 영역 상부에 기판 표면으로 부터 형성된 제 1도전형의 에미터 영역으로 구성되는 것을 특징으로 하는 바이폴라 트렌지스터를 제공한다.
이하에 첨부도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
제 3도(가)내지(라)에는 본 발명에 따른 바이폴라 트랜지스터의 제조공정도가 도시되어 있다.
먼저 제 3도 (가)를 참고하면 트랜지스터의 콜랙터로 사용되는 실리콘 기판(1)을 열 산화시켜 절연막(2)을 형성한다. 그 후 제 3도(나)와 같이 사진식각 공정을 통하여 베이스 영역의 창을 열고 콜랙터와 다른 도전형의 불순물을 표면으로 부터 주입하여 베이스 영역(3)을 형성한다. 이때 절연막 마스크(4)를 이용하여 절연막 마스크(4) 아래부분에 불순물의 측면 확산을 이용한 저농도 베이스 영역(31)을 열 산화 확산방법을 이용하여 형성시킨다. 이때 베이스 창에는 산화막이 성장한다. 이경우 절연막 마스크(4)의 폭은 불순물의 측면산화 폭의 두배를 넘지 않아야 한다.
그 후 제 3도(다)와 같이 에미터가 형성될 부분에 창을 열고 베이스와 다른 도전형의 불순물을 베이스 표면으로 부터 열산화 확산시킴으로써 에미터 영역(5)을 형성한다. 이때 베이스 영역(3) 형성 때와 같이 에미터 창에도 절연막이 성장 한다. 이경우 에미터 창의 위치는 저농도 베이스 영역(31)의 상부에 형성 되어야 한다.
이어서, 제 3도(라)와 같이 에미터 전극과 베이스 전극을 형성하기 위한 창을 열고 상기 에미터 영역(5)와 접촉되는 에미터 전극((6)과 상기 베이스 영역(3)과 접촉되는 베이스 전극(7)및 콜랙터와 접촉되는 콜랙터 전극(8)을 형성시키면 본 발명의 바이폴라 트랜지스터가 완성 된다.
상기한바와 같이 본 발명에 따르면, 종래와 달리 베이스 고농도층과 베이스 저농도층을 형성할때 마스크를 한번 사용하여 고농도 베이스 영역파 저농도 베이스영역을 동시에 형성하므로 공정이 간단하고 저농도 층의 형성이 고농도 형성시에 평면 확산을 이용하는 것이므로 오토 얼라인의 기능도 갖게된다.
또한 간단한 공정으로 스윗칭 속도와 전류 증폭률이 향상된 바이폴라 트랜지스터가 얻어진다.
제 1 도는 종래의 바이폴라 트랜지스터의 단면 구조도,
제 2 도는 본 발명에 따른 바이폴라 트랜지스터의 단면 구조도,
제 2 도 (가)내지 (라)는 본 발명에 따른 바이폴라 트랜지스터의 제조공정 단면도이다.
*도면내 주요부분에 대한 부호 설명 *
1: 고농도 반도체 기판 2: 절연막
3: 고농도 베이스 영역 4: 절연막 마스크
5: 에미터 영역 6: 에미터 전극
7: 베이스 전극 8: 콜랙터 전극
Claims (2)
- 제1 도전형의 반도체 기판을 열 산화시켜 절연막을 형성하고 사진식각 공정을 통하여 베이스 영역을 노출하는 창을 형성하는 단계;상기 창을 통하여 제2 도전형의 불순물을 주입하는 단계;열산화 확산 방법에 의해 고농도 베이스 영역을 형성하고, 동시에 측면 확산에 의해 절연막 마스크 하부에 저농도 베이스 영역을 형성하는 단계;에미터가 형성될 부분에 창을 열고 제1 도전형의 불순물을 베이스 표면으로부터 열산화 확산시킴으로써 에미터 영역을 형성하는 단계;에미터 전극과 베이스 전극을 형성하기 위한 창을 열고 상기 에미터 영역과 접촉되는 에미터 전극과 상기 베이스 영역과 접촉되는 베이스 전극 및 콜렉터와 접촉되는 콜렉터 전극을 형성하는 단계로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제1 도전형 반도체 기판;상기 기판 위로부터 소정 깊이로 형성되어 있는 제2 도전형의 고농도 베이스 영역;상기 제2 도전형의 고농도 베이스 영역을 열확산시켜 그 주위에 형성된 제2 도전형 저농도 베이스 영역;상기 제2 도전형 저농도 베이스 영역 상부를 중심으로 하여 그 주변의 상기제2 도전형 고농도 베이스 영역에 걸쳐 상기 기판 표면으로부터 소정 깊이로 형성되어 있는 제1 도전형의 에미터 영역으로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031396A KR100380575B1 (ko) | 1995-09-22 | 1995-09-22 | 바이폴라트랜지스터및그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031396A KR100380575B1 (ko) | 1995-09-22 | 1995-09-22 | 바이폴라트랜지스터및그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018674A KR970018674A (ko) | 1997-04-30 |
| KR100380575B1 true KR100380575B1 (ko) | 2003-07-18 |
Family
ID=37417171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031396A KR100380575B1 (ko) | 1995-09-22 | 1995-09-22 | 바이폴라트랜지스터및그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380575B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120727A (ja) * | 1989-10-03 | 1991-05-22 | Sony Corp | 半導体装置 |
-
1995
- 1995-09-22 KR KR1019950031396A patent/KR100380575B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120727A (ja) * | 1989-10-03 | 1991-05-22 | Sony Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018674A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| US4043848A (en) | Method of fabrication of insulated gate field effect semiconductor devices | |
| KR100205024B1 (ko) | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR0169266B1 (ko) | 고속 바이폴라 트랜지스터의 제조방법 | |
| JPH0241170B2 (ko) | ||
| US4713355A (en) | Bipolar transistor construction | |
| KR100257517B1 (ko) | 고속 바이폴라 트랜지스터 및 그 제조방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| KR100380575B1 (ko) | 바이폴라트랜지스터및그의제조방법 | |
| JP2524370B2 (ja) | 半導体デバイスの製造方法 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| EP0042380A1 (en) | METHOD FOR ACHIEVING AN IDEAL FOREIGN CONCENTRATION PROCESS FOR THE BASE ZONE OF A TRANSISTOR. | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| KR940002776B1 (ko) | Cmos 및 soi 복합 구조를 갖는 mos fet 생성방법 | |
| KR970010739B1 (ko) | 고속 스위칭 반도체 장치 및 그 제조방법 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |