KR970010739B1 - 고속 스위칭 반도체 장치 및 그 제조방법 - Google Patents

Abstract

내용없음

Description

고속 스위칭 반도체 장치 및 그 제조방법

제1도는 종래 기술에 따른 반도체 장치의 수직구조도,

제2도는 본 발명에 따른 반도체 장치의 수직구조도,

제3도 (A) 내지 (D)는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 공정 순서에 따라 도시한 단면도,

제4도는 본 발명에 따라 형성되는 베이스 저농도 영역을 형성하기 위한 마스크 형태의 일실시예,

제5도는 본 발명에 따라 형성된 베이스 저농도 영역과 통상적인 베이스 영역의 농도 및 접합깊이를 비교 도시한 그래프,

제6도는 종래 기술에 따른 반도체 장치의 스위칭 속도와 본 발명에 따른 반도체 장치의 스위칭 속도를 비교하여 시뮬레이션(simulation) 한 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명

1 : 컬렉터 고농도층 2 : 컬렉터 저농도층

3 : 베이스 영역 4 : 에미터 영역

5 : 에미터 전극 6 : 베이스 전극

7 : 컬렉터 전극 13 : 절연막

31 : 베이스 저농도 영역

이 발명은 고속 스위칭 반도체 장치 및 그 제조방법에 관한 것으로서, 특히 새로운 베이스 패턴과 제조공정을 이용하여 스위칭 속도를 향상시킨 반도체 장치 및 그 제조방법에 관한 것이다.

일반적으로 바이폴라 트랜지스터(bipolar transistor)는 온-오프(ON-OFF) 스위치로 많이 사용된다. 이하 첨부된 도면을 참조로 하여 바이폴라 트랜지스터의 스위칭 동작에 대하여 고찰한다.

제1도는 종래 기술에 따른 반도체 장치의 수직구조도로서 2는 컬렉터 영역, 3은 베이스 영역, 4는 에미터 영역이며, 5는 에미터 전극, 6은 베이스 전극을 나타낸다.

제1도와 같은 구조를 가진 바이폴라 트랜지스터에 있어서는 바이폴라가 스위칭 동작을 할 때 온상태에서 베이스 영역에 과잉 소수 캐리어(carrier)가 축적되므로 스위칭 속도는 본 과정에서 베이스에 축적된 과잉 소수 캐리어가 소멸하는 시간에 의하여 결정된다.

그러나, 상기한 바이폴라 트랜지스터는 턴-오프되었을 때, 베이스에 축적된 과잉 소수 캐리어가 소멸될때까지 시간이 오래 걸리므로 스위칭 속도가 유니폴라 트랜지스터에 비하여 느리다는 단점이 있다.

상기한 단점을 극복하기 위하여 여러가지 시도가 있었다. 금 또는 백금 등을 라이프타임 킬러(lifetime killer)로 이용하여 과잉 소수 캐리어의 재결합을 촉진시키는 라이프타임 제어 기술이 그 대표적 예이다. 그밖에 미합중국 특허 제4,035,670호에 기재된 바와 같이 베이스와 컬렉서 사이에 순방향으로 재결합층 다이오드를 클램핑(clamping)시키는 기술이 있으며, 재결합층 대신에 쇼트키 다이오드(schottky diode)나 저손실 다이오드(low loss diode)를 이용하여 스위칭 속도를 향상시키는 기술이 이상적인 오믹 콘택을 이용한 새로운 저손실 고속 다이오드(Novel low loss and high speed diode utilizing an ideal ohmic contact)란 제목으로 1982년 2월에 IEEE Transactions on Electron Device에 실린 바 있다.

그러나, 상기한 종래의 기술은 각각 나름대로의 단점이 있는 바, 라이프타임 제어 기술은 라이프타임 킬러를 도입하는 공정이 추가될 뿐 아니라 특성적으로 누설전류가 크게 증가하는 단점이 있으며, 베이스와 컬렉터 사이에 재결합층 다이오드나 쇼트키 다이오드 또는 저손실 다이오드를 클램핑시키는 기술은 다이오드를 추가하기 위한 공정이 부가되고 다이오드 면적이 부가됨으로써 공정이 복잡해지거나 칩의 크기가 커지는 단점이 있다.

상기한 단점을 극복하기 위하여 설계시에 에미터 중앙부의 농도를 감소시키거나 제거한 기술이 있다. 예를 들어 미합중국 특허 제4,416,708호의 발명은 고속 대전력 바이폴라 트랜지스터의 제조방법(Method of manufacture of high speed, high power bipolar transistor) 으로서 에미터 중심부의 마스크 간격을 주변부의 간격보다 좁게 함으로써 에미터의 중심부에서 불순물 농도가 낮아지도록 하여 스위칭 속도를 개선하고 있다. 또한 예로, 대한민국 특허출원 제91-13490호의 다중 링 에미터 구조의 바이폴라 트랜지스터에 따르면 에미터 중심부를 제거한 링 모양의 에미터 구조를 형성함으로서 스위칭 속도를 개선할 수 있다는 것이다.

그러나, 상기한 기술 역시 스위칭 속도를 그다지 개선하지 못하였을 뿐만 아니라 공정이 복잡하다는 단점이 있다.

본 발명의 목적은 종래 기술의 상기 단점을 해결하기 위한 것으로서, 베이스 영역을 형성할 때 새로운 형태의 마스크를 사용하여 베이스 저농도 영역이 동시에 형성되도록 함으로써 누설전류가 크게 증가하거나 칩의 크기가 커지는 종래 기술의 단점을 제거할 뿐 아니라 가장 효과적으로 스위칭 속도를 향상시킨데 있다.

상기의 목적을 달성하고자 하는 본발명에 따른 반도체 장치의 구성은, 제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판과, 상기 기판 상부에 형성된 제2도전형의 베이스 영역과, 상기 베이스 영역의 상부에 형성된 제1도영역의 에미터 영역과, 상기 베이스 영역에 제2전도형 불순물의 측면 확산에 의하여 형성된 베이스 저농도 영역과, 상기 에미터 영역의 표면 일부와 상기 베이스 영역의 표면 일부를 동시에 감싸고 있는 절연막과, 상기 에미터 영역의 표면에 접속되어 있는 에미터 전극과, 상기 베이스 영역의 표면과 상기 베이스 저농도 영역의 표면에 동시에 접속되어 있는 베이스 전극과, 상기 컬렉터 고농도층의 표면에 접속되어 있는 컬렉터 전극을 구비함으로 특징으로 한다.

상기의 목적을 달성하고자 하는 본 발명에 따른 반도체 장치의 제조 방법의 구성은, 제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판상에 베이스 영역 및 베이스 저농도 영역을 형성하기 위하여 만들어진 제1마스크를 이용하여 패터닝(patterning)한 다음, 제2도전형의 불순물을 상기 기판의 표면으로부터 주입하여 확산시켜 베이스 영역과 상기 베이스 영역의 측면 확산에 의하여 형성되는 베이스 저농도 영역을 동시에 형성하는 공정과, 제2마스크를 이용하여 패터닝한 다음 제1도전형의 불순물을 상기 베이스 영역의 표면으로부터 주입하여 확산시켜 에미터 영역을 형성하는 공정과, 제3마스크를 이용하여 패터닝하고, 상기 에미터 영역과 상기 베이스 영역의 표면에 접속될 전극을 분리·절연하는 절연막을 형성하는 공정과, 상기 에미터 영역의 표면에 접속되는 에미터 전극과 상기 베이스 영역의 표면과 베이스 저농도 영역의 표면에 동시에 접속되는 베이스 전극 및 상기 컬렉터 고농도층의 표면에 접속되는 컬렉터 전극을 형성하는 공정을 구비함을 특징으로 한다.

상기 구성에 의하여 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.

제3도 (A) 내지 제3도 (D)는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 공정 순으로 도시한 단면도이다.

먼저, 제3도 (A)에 도시한 바와 같이, 제l도전형의 도판트(dopant)가 10¹⁸atoms/㎤ 이상인 불순물 농도를 가지는 컬렉터 고농도층(1)과 도판트가 10¹³∼10¹⁴atoms/㎤ 정도의 불순물 농도를 가지는 컬렉터 저농도층(2)의 기판 상에 산화막을 5000Å이상 성장시킨다.

이어, 상기 산화막 위에 포토래지스트를 코팅(coating)하고 제1마스크를 통하여 노광하여 현상한 다음 식각하여 절연막 마스크(11)와 베이스 영역의 창을 형성한다. 상기 창을 통하여 제2도전형의 불순물을 표면으로부터 주입하여 베이스 영역(3)과 베이스 저농도 영역(31)을 형성한다.

상기 제1마스크는 제4도에 도시한 바와 같이 다수개의 띠모양 또는 다수개의 다각형 모양이나 원형으로 만들 수 있으며 상기 마스크를 이용하면 불순물의 측면 확산 효과에 따라 마스크 아래로 상기 저농도 베이스 영역(31)이 동시에 형성될 수 있다. 실리콘 반도체에서 불순물의 측면 확산은 수직 확산에 비하여 75∼85% 수준을 나타내므로 상기 베이스 저농도 영역(31)을 만들기 위한 상기 마스크의 폭은 베이스 수직 접합 깊이의 2배보다 작아야 한다.

제5도에 통상적인 상기 베이스 영역(3)의 불순물 농도와 상기 베이스 저농도 영역(31)의 불순물 농도가 확산깊이에 따라 도시되어 있다.

다음, 제3도 (B)에 도시한 바와 같이, 다시 산화막을 성장시킨 후 포토레지스트를 코팅하고 제2마스크를 통하여 노광하여 현상한 다음 식각하여 에미터 영역의 창을 열고 제1도전형의 불순물을 표면으로부터 확산시켜 에미터 영역(4)을 형성한다.

다음, 제3도 (C)에 도시한 바와 같이, 다시 산화막을 형성시킨 후 포토레지스트를 코팅하고 제3마스크를 통하여 노광하여 현상한 다음 식각하여 에미터 전극(5) 및 베이스 전극(6)을 형성하기 위한 창을 열고 전극이 접속될 베이스와 에미터 사이를 분리·절연하는 절연막(13)을 형성한다.

마지막으로, 제3도 (D)에 도시한 바와 같이, 상기 창을 통하여 상기 에미터 영역(4)의 표면에 접속되는 에미터 전극(5) 및 상기 베이스 영역(3)의 표면과 상기 베이스 저농도 영역(31)의 표면에 동시에 접속되는 베이스 전극(6)을 형성함과 아울러 상기 컬렉터 고농도층(1)과 접속되는 컬렉터 전극(7)을 형성하면 본 발명의 소자가 완성된다.

이때 상기 베이스 전극(6)은 상기 베이스 영역(3)과 상기 베이스 저농도 영역(31)에 동시에 접속되도록 형성하기 때문에 베이스 축적된 소수 캐리어가 전위 장벽이 낮은 상기 베이스 저농도 영역(31)으로 쉽게 이동하여 상기 베이스 전극(6)에서 용이하게 결합하므로 스위칭 속도가 빨라진다.

제6도에 종래의 트랜지스터와 본 발명에 의한 트랜지스터의 스위칭 속도를 함께 도시하고 있다. 제6도에 도시한 바와 같이, 본 발명에 의한 반도체 장치의 스위칭 속도는 종래기술에 비하여 33%의 개선효과를 보여주고 있다. 더우기 에미터를 변형하여 스위칭 속도를 향상시킨 종래의 기술과 함께 사용한다면 보다 향상된 스위칭 속도를 실현할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 장치 및 그 제조방법에 의하면, 가장 효과적으로 스위칭 속도를 향상시키면서도 누설전류의 증가를 억제하고 칩 크기의 증대를 억제하는 효과를 제공할 수 있게 된다.

Claims (9)

1. 제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판과, 상기 기판 상부에 형성된 제2도전형의 베이스 영역과, 상기 베이스 영역의 상부에 한정된 제1도전형의 에미터 영역과, 상기 베이스 영역에 제2도전형 불순물의 측면 확산에 의하여 형성된 베이스 저농도 영역과, 상기 에미터 영역의 표면 일부와 상기 베이스 영역의 표면 일부를 동시에 감싸고 있는 절연막과, 상기 에미터 영역의 표면에 접속되어 있는 에미터 전극과, 상기 베이스 영역의 표면과 상기 베이스 저농도 영역의 표면에 동시에 접속되는 베이스 전극과, 상기 컬렉터 고농도층의 표면에 접속되어 있는 컬렉터 전극을 구비하여 구성됨을 특징으로 하는 반도체 장치.
2. 제1항에 있어서, 상기 베이스 영역과 상기 베이스 저농도 영역이 서로 다른 접합 깊이를 가지고 있음을 특징으로 하는 반도제 장치.
3. 제1항 또는 제2항에 있어서, 상기 에미터 영역의 중앙부의 불순물 농도가 주위에 비하여 낮음을 특징으로 하는 반도제 장치.
4. 제1항 또는 제2항에 있어서, 하나의 에미터 전극으로 연결되는 다수의 에미터 영역이 상기 베이스 영역 내에 존재함을 특징으로 하는 반도체 장치.
5. 제1항 또는 제2항에 있어서, 상기 베이스 전극이 상기 베이스 저농도 영역을 감싸면서 떠 모양으로 이루어짐을 특징으로 하는 반도체 장치.
6. 제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판 상에 베이스 영역 및 베이스 저농도 영역을 형성하기 위하여 만들어진 제1마스크를 이용하여 패터닝한 다음, 제2도전형의 불순물을 상기 기판의 표면으로부터 주입하여 확산시켜 베이스 영역과 상기 베이스 영역의 측면 확산에 의하여 형성되는 베이스 저농도 영역을 동시에 형성하는 공정과, 제2마스크를 이용하여 패터닝한 다음 제1도전형의 불순물을 상기 베이스 영역의 표면으로부터 주입하여 확산시켜 에미터 영역을 형성하는 공정과, 제3마스크를 이용하여 패터닝하고 상기 에미터 영역과 상기 베이스 영역의 표면에 접속될 전극을 분리·절연하는 질연막을 형성하는 공정과, 상기 에미터 영역의 표면에 접속되는 에미터 전극과 상기 베이스 영역의 표면과 상기 베이스 저농도 영역의 표면에 동시에 접속되는 베이스 전극 및 상기 컬렉터 고농도층의 표면에 접속되는 컬렉터 전극을 형성하는 공정으로 구성됨을 특징으로 하는 반도체 장치의 제조방법.
7. 제6항에 있어서, 상기 베이스 영역과 상기 베이스 저농도 영역이 서로 다른 접합 깊이를 가지도록 형성함을 특징으로 하는 반도체 장치의 제조방법.
8. 제6항 또는 제7항에 있어서, 상기 제 1마스크의 형태가 1개 또는 2이상의 띠 모양으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
9. 제6항 또는 제7항에 있어서, 상기 제1마스크의 형태가 다수의 다각형 또는 원형으로 이루어짐을 특징으로하는 반도체 장치의 제조방법.