KR100379464B1 - 분주 회로 - Google Patents

Abstract

본 발명은 이동통신 시스템의 단말기와 기지국간 기저대역 루프백 테스트시 신뢰도 높은 루프백 테스트를 하기에 적당하도록 한 분주회로에 관한 것이다. 이와 같은 분주회로는 언이븐한 클럭을 3 분주한 신호로 생성하여 논리부와 3분주 클럭 베이스로 동작하는 제 1 카운터로 각각 송신하는 위상동기루프와, 상기 언이븐한 클럭을 수신하여 언이븐 클럭 베이스로 동작하는 제 2 카운터와, 상기 제 1 카운터의 3분주 클럭과 상기 제 2 카운터의 언이븐한 클럭을 수신하여 상기 제 1 카운터의 3분주된 클럭중 카운터의 값이 3이상인 주기를 검출하여 상기 주기마다 상기 논리부로 3분주된 클럭 디스에이블 시그널을 출력하는 제어부와, 상기 위상동기루프의 3분주된 클럭과 상기 제어부의 3분주된 클럭 디스에이블 시그널을 논리합하여 상기 위상동기루프의 3분주된 클럭에서 카운터값이 3이상 출력되는 주기를 제거한 3분주된 클럭을 출력하는 논리부로 구성된다. 따라서 정확히 3분주된 클럭을 만들어 낼 수 있다.

Description

분주 회로{Demultiply circuit}

본 발명은 분주 회로에 관한 것으로 특히 이동통신 시스템의 단말기와 기지국간 기저대역 루프백 테스트시 신뢰도 높은 루프백 테스트를 하기에 적당하도록 한 분주회로에 관한 것이다.

이동 통신 시스템은 이동국(이하, 휴대폰이라 함), 기지국(BTS), 기지국 제어기(BSC) 및 이동 교환국(MSC)으로 구성되며, 그 중에서 이동국은 디지털 셀룰러 네트웍(DCN : Digital Cellular Network), 개인 휴대 통신 서비스(PCS : PersonalCommunication Service)와 같은 이동 단말기(Mobile Terminal)이고, 기지국은 휴대폰과 기지국 제어기사이에서의 신호 포맷을 무선 링크와 유선 링크에 적합하도록 바꾸며, 기지국 제어기는 기지국의 각 요소별 기능과 셀 운용자 사이의 접속 수단이 되며, 기지국 운용 관리, 기지국내의 하드웨어와 소프트웨어의 서비스 상태 관리, 호 트래픽에 대한 자원의 할당과 구성, 기지국 운용에 관한 정보수집, 기지국 운용, 감시 및 고정에 관련된 하부장치 등의 감시 기능을 수행한다. 그리고, 이동 교환국은 기지국 제어기 관리 및 이동 통신 네트워크와 일반전화망 혹은 동일 이동 통신 시스템의 이동 교환국간 사용자 트래픽을 위한 접속점을 구성한다.

이와 같은 이동통신 시스템을 구성하기에 앞서 다양한 실험을 하는데 그 중에서 휴대폰과 기지국간에는 기저대역(Baseband) 루프백(Loopback) 테스트를 한다.

이때 코드분할 다중접속(CDMA) 시스템의 IS-95에서는 시스템 클럭으로써 PN Chip Rate ×8(9.84MHz)을 3분주하여 기지국 시스템 클럭인 Chip Rate ×24(29.5MHz) 클럭을 만듦으로써 휴대폰과 기지국간 기저대역 루프백 테스트시 이용한다.

일반적으로 클럭(Clock)을 3분주 하는 방법은 여러 가지가 있지만 보통은 위상동기루프(Phase Locked Loop : PLL)를 사용하여 쉽게 3분주할 수 있다.

특정한 주기를 가지는 언이븐(Uneven)한 클럭을 위상동기루프(PLL)로 3분주 할 경우 언이븐한 구간에서 원하지 않는 클럭이 한 클럭 또는 그 이상 만들어진다.

이때, 현재 개발중인 코드분할다중접속(CDMA) 시스템에서 그 예를 찾아볼 수 있는데, 단말기의 시스템 클럭인 언이븐한 칩(CHIP) ×8 클럭을 1/3분주한 시그널을 외부 PLL 디바이스에서 피드백(feedback) 시킴으로 칩(CHIP) ×24 클럭을 간단히 만들 수 있다. 그러나 단말기에서 사용되는 칩(CHIP) ×8클럭은 1024 주기마다 네가티브 듀레이션(negative duration)이 반 클럭씩 더 길어지는 언이븐한 형태이다. 그와 같은 이유는 휴대폰의 전압제어발진기(VCO)에서는 19.68MHz의 클럭을 발생시키지만 휴대폰의 이동국 모뎀(MSM)에서는 PN Chip Rate ×8(9.84MHz)을 사용하므로 9.84/19.68(MHz) = 512/1025의 결과가 나오기 때문이다.

또 위상동기루프 특성상 위상동기루프에서 만들어낸 3분주 된 클럭(CHIP ×24 Clock)은 칩(CHIP) ×8 클럭의 1024 주기마다 칩(CHIP) ×24를 한 클럭씩 더 만들어낸다.

따라서, 기지국 시스템이 단말기에서의 칩(CHIP) ×8 클럭을 이용해서 만든 칩(CHIP) ×24 클럭을 테스트시 바로 사용할 경우에는 칩(CHIP) ×8 클럭의 언이븐한 구간에서 생겨난 칩(CHIP) ×24 클럭때문에 연산에러가 발생하게 되는 문제점이 있었다.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, CDMA 시스템의 단말기로 사용하는 휴대폰과 기국간 기저대역 루프백 테스트시 휴대폰과 기지국간 시스템 클럭을 정확히 맞춰 신뢰도 높은 루프백 테스트가 가능한 분주회로를 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 언이븐한 클럭을 3 분주한 신호로 생성하여 논리부와 3분주 클럭 베이스로 동작하는 제 1 카운터로 각각 송신하는 위상동기루프와, 상기 언이븐한 클럭을 수신하여 언이븐 클럭 베이스로 동작하는 제 2 카운터와, 상기 제 1 카운터의 3분주 클럭과 상기 제 2 카운터의 언이븐한 클럭을 수신하여 상기 제 1 카운터의 3분주된 클럭중 카운터의 값이 3이상인 주기를 검출하여 상기 주기마다 상기 논리부로 3분주된 클럭 디스에이블 시그널을 출력하는 제어부와, 상기 위상동기루프의 3분주된 클럭과 상기 제어부의 3분주된 클럭 디스에이블 시그널을 논리합하여 상기 위상동기루프의 3분주된 클럭에서 카운터값이 3이상 출력되는 주기를 제거한 3분주된 클럭을 출력하는 논리부로 구성된다.

바람직하게 제 1 항에 있어서, 상기 제 1 카운터의 3분주된 클럭중 카운터의 값이 3이상인 주기 검출은 상기 제 1 카운터의 3분주된 클럭중 카운터 값이 3이상인 첫 번째 경우를 찾아내고, 상기 첫 번째 경우 다음번의 상기 제 1 카운터의 3분주된 클럭중 카운터 값이 3이상인 두 번째 경우를 찾아내어 상기 첫 번째 와 두 번째 경우를 비교하여 검출한다.

이상과 같은 본 발명에 따르면, 특정 주기를 가지는 언이븐한 클럭을 언이븐한 클럭 듀레이션에 관계없이 정확히 3분주된 클럭을 만들어 낼 수 있는 장점이 있다.

도 1은 본 발명에 따른 언이븐(Uneven)한 3분주 회로 상태도를 나타낸 도면

도 2는 본 발명에 따른 언이븐한 클럭을 3분주하는 회로 구성도

도 3은 도 2에 나타낸 언이븐한 클럭을 3분주하는 회로 클럭도

*도면의 주요 부분에 대한 부호의 설명*

10 : 카운터 및 제어부 11 : 카운터부

12 : 제어 로직부 13 : 제어부

20 : PLL 30 : 논리부

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 1은 본 발명에 따른 언이븐(Uneven)한 3분주 회로 상태도를 나타낸 도면이고, 도 2는 본 발명에 따른 언이븐한 클럭을 3분주하는 회로 구성도이며, 도 3은 도 2에 나타낸 언이븐한 클럭을 3분주하는 회로 클럭도이다.

본 발명에 따른 언이븐한 3분주 회로는 도 1의 대기(Wait)상태(S1)에서 전원 온(Power On)된 후 도 3에 나타낸 언이븐한 클럭(Uneven Clock)이 카운터부(11)의 제 2 카운터부(11b)와, 제어 로직부(12)에 입력되면, 제어 로직부(12)에서는 1/3 분주한 시그널을 생성하여 도 2의 1번 경로를 통해 위상동기루프(PLL)(20)로 입력한다. 여기서, 미설명 부호 10은 카운터 및 제어부이다.

제어 로직부(12)에서의 1/3 분주한 시그널을 수신한 위상동기루프(20)는 도 3에 나타낸 바와 같은 3분주된 클럭(CHIP ×24 Clock)을 생성하여 도 2의 2번 경로를 통해 카운터부(11)의 제 1 카운터부(11a)로 송신한다.

이때, 도 3의 언이블 클럭(CHIP ×8 Clock)에 나타낸 바와 같이, 언이븐 클럭(CHIP ×8 Clock)에서는 1024 주기마다 네가티브 듀레이션(negative duration)이 반 클럭씩 더 길어지고, 3분주된 클럭(CHIP ×24 Clock)(위상동기루프(20)로부터의)은 도 3에 나타낸 언이븐 클럭(CHIP ×8 Clock)의 네가티브 듀레이션이 반클럭씩 길어지는 부분에서 한 클럭 더 길어지는 것을 보여준다.

이때, 두 번째 상태(STATE)인 제 1 언이븐 바운더리(S2)에서는 언이븐 클럭의 언이븐 주기마다 네가티브 듀레이션이 반클럭씩 더 길어지는 구간을 검출한다. 여기서 언이븐 바운더리를 검출하는 회로는 도 3에 나타낸 바와 같은 언이블 클럭(CHIP ×8 Clock)을 토글(toggle)시켜 만든 3분주된 클럭 카운터 인에이블(counter enable)의 네가티브 듀레이션 구간동안 3분주된 클럭(CHIP ×24Clock) 베이스로 동작하는 카운터의 값이 3이상일 경우를 찾아내게 되고, 이 구간이 언이븐 클럭(CHIP ×8 Clock)의 네가티브 듀레이션이 반클럭씩 더 길어지는 구간이 된다.

이때, 도 3 'A','B'에 나타낸 바와 같이, 3분주된 클럭(CHIP ×24 Clock)베이스로 동작하는 카운터의 값이 3인 것을 나타내는 플래그(flag) 시그널(3분주된 클럭 카운터 초기화(initial))을 주고받기(handshaking)로 언이븐 클럭(CHIP*8 Clock) 베이스로 동작하는 언이븐 클럭 카운터 초기화 시그널(Uneven Clock Counter Initial)을 만들어낸다.

여기서, 언이븐 클럭 카운터 초기화 시그널(Uneven Clock Counter Initial)은 도 1에 나타낸 노멀(Normal) 상태 온(S3)의 언이븐 클럭(CHIP * 8 Clock) 베이스로 동작하는 카운터를 초기화하는 시그널로 사용된다.

이때, 도 1에 나타낸 바와 같이, 회로가 안정적으로 2번 이상 언이븐 클럭(CHIP*8 Clock)의 반 클럭씩 더 길어지는 구간을 검출하도록 제 2 언이븐 바운더리(S2)까지 동작시킨다.

즉, 회로가 안정적으로 2번 이상 언이블 클럭(CHIP*8 Clock)의 반 클럭씩 더 길어지는 구간을 검출하면, 도 1에 나타낸 노멀(Normal) 상태 온(S3)으로 넘어가도록 한다. 그리고, 노멀 상태 온(S3)시 곧바로 노멀 상태(S4)로 넘어간다.

이어서 언이블 클럭 카운터 초기화 시그널로 초기화된 언이븐 클럭 카운터를 바탕으로 칩(CHIP) * 8 클럭(Clock)의 주기인 1024 주기를 계산할 수 있게 된다.

그러면 도 2의 제 2 카운터(11b)에서는 제어부(13)로 도 3에 나타낸 바와 같이 언이블 클럭 카운터의 매번 1024번째에 칩(CHIP) * 8 카운터의 에지(edge)에서 플래그(flag) 시그널(Uneven Clock Counter edge flag)을 만들어 출력하고, 이 지 플래그 시그널이 하이(High)인 구간에서, 도 2의 제 1 카운터(11a)에서는 한 클럭씩 더 발생하는 3분주된 클럭(CHIP * 24 Clock)을 제거할 3분주된 클럭 디스에이블(Disable) 시그널을 만들어 제어부(13)로 출력한다.

3분주된 클럭 디스에이블 시그널은 3분주된 클럭 카운터 인에이블이 로우(low)이고, 3분주된 클럭 카운터의 값이 2인 상태에서 3분주된 클럭의 네가티브 에지에서 만들어낸다.

따라서 도 2의 위상동기루프(20)에서 출력되는 3분주된 클럭값과 제어부(13)에서 출력되는 3분주된 클럭 디스에이블 시그널을 논리합(AND)부인 논리부(30)에서 논리합하여 도 2의 4번 경로로는 원하는 3분주 클럭이 출력된다.

그리고, 도 1에 나타낸 바와 같은 노멀 상태(S4)는 전원이 오프되면 대기 상태(S1)가 된다.

이상의 설명에서와 같은 본 발명은 특정 주기를 가지는 언이븐한 클럭을 언이븐한 클럭 듀레이션에 관계없이 정확히 3분주된 클럭을 만들어냄으로써 두 클럭을 주고받으며 동작하는 프로세싱 엔진(Processing engine)간의 연산 오류를 줄일 수 있다. 따라서 이와 같은 방식을 코드분할 다중접속 시스템에 적용할 경우 단말기 모뎀 개발보드의 시스템 클럭인 칩(CHIP) ×8 클럭(1024번 마다 네가티브 듀레이션이 반클럭 길어지는 클럭)을 이용하여 기지국 모뎀 개발보드의 시스템 클럭인칩(CHIP) ×24 클럭)을 내부에서 만들어 냄으로써 개발 초기단계의 기지국과 단말기 회로간의 설계를 검증하는 테스트 작업을 용이하게 할 수 있는 효과가 있다.

Claims (2)

1. 언이븐한 클럭을 3 분주한 신호로 생성하여 논리부와 3분주 클럭 베이스로 동작하는 제 1 카운터로 각각 송신하는 위상동기루프와;

   상기 언이븐한 클럭을 수신하여 언이븐 클럭 베이스로 동작하는 제 2 카운터와;

   상기 제 1 카운터의 3분주 클럭과 상기 제 2 카운터의 언이븐한 클럭을 수신하여 상기 제 1 카운터의 3분주된 클럭중 카운터의 값이 3이상인 주기를 검출하여 상기 주기마다 상기 논리부로 3분주된 클럭 디스에이블 시그널을 출력하는 제어부와;

   상기 위상동기루프의 3분주된 클럭과 상기 제어부의 3분주된 클럭 디스에이블 시그널을 논리합하여 상기 위상동기루프의 3분주된 클럭에서 카운터값이 3이상 출력되는 주기를 제거한 3분주된 클럭을 출력하는 논리부로 구성됨을 특징으로 하는 분주회로.
2. 제 1 항에 있어서, 상기 제 1 카운터의 3분주된 클럭중 카운터의 값이 3이상인 주기 검출은 상기 제 1 카운터의 3분주된 클럭중 카운터 값이 3이상인 첫 번째 경우를 찾아내고, 상기 첫 번째 경우 다음 번의 상기 제 1 카운터의 3분주된 클럭중 카운터 값이 3이상인 두 번째 경우를 찾아내어 상기 첫 번째 와 두 번째 경우를 비교하여 검출하는 것을 특징으로 하는 분주회로.