KR100372651B1 - 플래쉬메모리소자제조방법 - Google Patents
플래쉬메모리소자제조방법 Download PDFInfo
- Publication number
- KR100372651B1 KR100372651B1 KR1019950019142A KR19950019142A KR100372651B1 KR 100372651 B1 KR100372651 B1 KR 100372651B1 KR 1019950019142 A KR1019950019142 A KR 1019950019142A KR 19950019142 A KR19950019142 A KR 19950019142A KR 100372651 B1 KR100372651 B1 KR 100372651B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion
- polysilicon
- gate
- floating gate
- ion implantation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 14
- -1 phosphor ion Chemical class 0.000 abstract 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 6
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Non-Volatile Memory (AREA)
Abstract
1. 청구범위에 기제된 발명이 속한 기술분야
반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
플로팅 게이트용 폴리실리콘과 제어 게이트용 폴리실리콘을 증착하는 각 공정 후에 도핑을 실시하고 자연산화막을 제거해야 하므로 공정이 복잡하여 생산성도 떨어지고 자연산화막을 제거해도 불규칙하게 잔류하기에 소자의 수율도 떨어진다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
유전층을 사이에 두고 플로팅 게이트용 폴리실리콘과 제어 게이트용 폴리실리콘을 증착한 후 이온주입 에너지를 조절하여 플로팅 게이트와 제어 게이트에 동시에 이온주입을 실시하여 제조 공정도 간단히 하고 소자의 수율도 높인 플래쉬 메모리 소자를 제조하고자 함.
4. 발명의 주요한 용도
플래쉬 메모리 소자를 제조하는데 주로 이용됨.
Description
본 발명은 일반적으로 반도체 소자 제조 방법에 관한 것으로서 특히 이온주입 에너지를 조절하여 플로팅 게이트(Floating Gate)와 제어 게이트(Control Gate)에 동시에 이온주입을 실시하는 플래쉬 메모리(Flash Memory) 소자를 제조하는 방법에 관한 것이다.
플래쉬 메모리 소자를 제조하는데 있어서, 우선 종래의 방법을 첨부 도면 제 1A도 내지 제 1C도를 참조하여 상세하게 살펴보게 된다. 먼저 제 1A도에 도시된 바와 같이 반도체 기판(1)에 게이트 산화막(2)을 형성하고 플로팅 게이트용 폴리실리콘(3)을 증착한 후 옥시염화인(POCl3)가스를 이용하여 도핑을 실시한다. 그리고 표면에 부수적으로 생기는 오산화인(P2O5)을 제거한다(Deglaze). 다음으로 제 1B도에 도시된 바와 같이 ONO(Oxide-Nitride-Oxide)층(4)을 증착하고 제어 게이트용 폴리실리콘(5)을 증착하고 옥시염화인(POCl3)가스를 이용하여 도핑을 실시한다. 그리고 표면에 부수적으로 생기는 오산화인(P2O5)을 제거한다. 다음으로 제 1C도에 도시된 바와 같이 게이트 전극을 형성하기 위한 포토레지스트 패턴을 형성하고 상기 포토래지스트 패턴을 식각 배리어로 이용하여 상기 제어 게이트용 폴리실리콘(5) 상기 ONO층(4), 상기 플로팅 게이트용 폴리실리콘(3) 및 상기 게이트 산화막(2)을 식각하여 게이트 전극을 형성한다. 그리고 소스/드레인 영역에 N+형의 이온 영역을, 소스 영역의 하부에 N-형의 이온 영역을, 드레인 영역의 하부에 P+형의 이온 영역을 형성하면 된다. 전술한바와 같은 종래의 방법에 따라 플래쉬 메모리 소자를 제조하면 플로팅 게이트용 폴리실리콘과 제어 게이트용 폴리실리콘을 증착하는 각 공정후에 도핑을 실시하고 자연산화막을 제거해야 하므로 공정이 복잡하여 생산성도 떨어지고 자연산화막을 제거해도 불규칙하게 잔류하기에 소자의 수율도 떨어진다는 문제점을 가지고 있다.
따라서 , 전술한 바와 같은 문제점을 해결하기 위해 안출된 본 발명은 유전층을 사이에 두고 플로팅 게이트용 폴리실리콘과 제어 게이트용 폴리실리콘을 증착한 후 이온주입 에너지를 조절하여 플로팅 게이트와 제어 게이트에 동시에 이온주입을 실시하므로써, 플로팅 게이트와 제어 게이트 각 층의 도핑 후에 생기는 자연 산화막이 생기지 않게 할 수 있어 공정도 간단히 하고 소자의 수율도 높인 플래쉬 메모리 소자를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 플래쉬 메모리 소자 제조 방법은, 반도체 기판에 게이트 산화막과 플로팅 게이트용 폴리실리콘을 차례로 증착하는 단계와, 상기 플로팅 게이트용 폴리실리콘 위에 유전층을 형성한 후 제어 게이트용 폴리실리콘을 증착하는 단계와, 상기 플로팅 게이트용 폴리실리콘과 상기 제어 게이트용 폴리실리콘에 이온주입 에너지를 달리하여 각각 이온주입을 실시하는 단계와, 게이트 전극을 형성하기 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 제어 게이트용 폴리실리콘, 상기 유전층, 상기 플로팅 게이트용 폴리실리콘 및 상기 게이트 산화막을 선택적으로 식각하여 적층형게이트 전극을 형성하는 단계와, 잔류 포토레지스트를 제거하고 소스/드레인 영역을 형성하기 위한 이온주입을 실시하고 어닐링을 실시하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이제 본 발명의 플래쉬 메모리 소자 제조 방법의 실시예에 대하여 첨부도면을 참조하여 상세하게 살펴보게 된다. 제 2A도에 도시된 바와 같이 반도체 기판(11)에 게이트 산화막(12)과 플로팅 게이트용 폴리실리콘(13)을 차례로 증착한다. 다음으로 제 2B도에 도시된 바와 같이 ONO(Oxide-Nitride-Oxide)층(14)으로 이루어진 유전층을 형성한 후 제어 게이트용 폴리실리콘(15)을 증착한다. 그리고 상기 플로팅 게이트용 폴리실리콘(13)과 상기 제어 게이트용 폴리실리콘(15)에 인(P)과 붕소(B)중 어느 하나의 이온을 이온주입 에너지를 달리하여 각각 이온주입을 실시한다.
이때, 상기 인(P) 이온을 도핑하고자 하는 경우 소스 가스로 옥시염화인(POCl3)을 사용하여 20KeV ~ 300KeV 범위내의 이온주입 에너지, 예를 들어, 20KeV ~ 100KeV와 100KeV ~ 300KeV 이온주입 에너지로써 단위평방센티미터당 1.0×1012~ 5.0×1016이온수 도우즈량으로 주입한다.
만일, 상기 붕소(B) 이온을 도핑하고자 하는 경우 붕소를 포함하는 가스를 소스 가스로 하여 20KeV ~ 130KeV 범위내의 이온주입 에너지, 예를 들어, 20KeV ~ 80KeV와 80KeV ~ 130KeV 이온주입 에너지로써 단위 평방센티미터당 1.0×1012~ 5.0×1012이온수 도우즈량으로 주입한다.
이와 같이, 이온주입 에너지를 달리하므로써 상기 플로팅 게이트용 폴리실리콘(13)에도 ONO층(14)을 통해 적당량의 이온이 주입된다. 다음으로 제 2C도에 도시된 바와 같이 게이트 전극을 형성하기 위한 포토레지스트 패턴(16)을 형성한다. 다음으로 제 2D도에 도시된 바와 같이 상기 포토레지스트 페턴(16)을 식각 배리어로 이용하여 상기 제어 게이트용 폴리실리콘(15), 상기 ONO층(14), 상기 플로팅 게이트용 폴리실리콘(13) 및 상기 게이트 산화막(12)을 식각하여 게이트 전극을 형성한다. 그리고 잔류 포토레지스트로 패턴을 제거하고 소스/드레인 영역을 형성하기 위한 N+형의 이온주입을 실시한 후, 소스 영역의 하부에는 N-형의 이온 영역을, 드레인 영역의 하부에는 P+형의 이온 영역을 형성하고 어닐링을 실시한다.
반도체 소자 제조시, 전술한 바와 같은 본 발명에 따라 두 번의 도핑을 실시하는 공정을 한 번의 이온 주입 공정으로 간단히 할 수 있고 각 도정 공정 후에 자연 산화막이 생기는 것을 방지하여 보다 수율이 높은 플래쉬 메모리 소자를 제조 할 수 있다.
제 1A도 내지 제 1C도는 종래의 플래쉬 메모리 소자 제조 방법에 따른 공정도.
제 2A도 내지 제 2D도는 본 발명의 플래쉬 메모리 소자 제조 방법에 따른 공정도.
※도면의 주요 부분에 대한 부호의 설명※
1, 11 : 반도체 기판 2, 12 : 게이트 산화막
3, 13 : 플로팅 게이트용 폴리실리콘
4, 14 : ONO층
5, 15 : 제어 게이트용 폴리실리콘
16 : 포토레지스트
Claims (2)
- 플래쉬 메모리 소자를 제조하는 방법에 있어서,반도체 기판에 게이트 산화막과 플로팅 게이트용 폴리 실리콘을 차례로 증착하는 단계와,상기 플로팅 게이트 폴리 실리콘 위에 유전층을 형성한 후 제어 게이트용 폴리실리콘을 증착하는 단계와,상기 플로팅 게이트용 폴리실리콘과 상기 제어 게이트용 폴리실리콘에 인(P)과 붕소(B)중 어느 하나의 이온을 이온주입 에너지를 달리하여 각각 이온주입을 실시하되, 상기 인(P) 이온은 20KeV ~ 300KeV 범위내의 이온주입 에너지로써 단위평방센티미터당 1.0×1012~ 5.0×1016이온수로 주입하고, 상기 붕소(B) 이온은 20KeV ~ 130KeV 범위내의 이온주입 에너지로써 단위평방센티미터당 1.0×1012~ 5.0×1012이온수로 주입하는 단계와,게이트 전극을 형성하기 위한 포토레지스트 패턴을 형성하는 단계와,상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 제어 게이트용 폴리실리콘, 상기 유전층, 상기 플로팅 게이트용 폴리실리콘 및 상기 게이트 산화막을 선택적으로 식각하여 적층형게이트 전극을 형성하는 단계와,잔류 포토레지스트를 제거하고 소스/드레인 영역을 형성하기 위한 이온 주입을 실시하고 어닐링을 실시하는 단계를 포함하여 이루어진 플래쉬 메모리 소자 제조 방법.
- 제 1항에 있어서,상기 유전층은 산화막-질화막-산화막층인 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019142A KR100372651B1 (ko) | 1995-06-30 | 1995-06-30 | 플래쉬메모리소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019142A KR100372651B1 (ko) | 1995-06-30 | 1995-06-30 | 플래쉬메모리소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003867A KR970003867A (ko) | 1997-01-29 |
| KR100372651B1 true KR100372651B1 (ko) | 2003-05-12 |
Family
ID=37416631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019142A KR100372651B1 (ko) | 1995-06-30 | 1995-06-30 | 플래쉬메모리소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100372651B1 (ko) |
-
1995
- 1995-06-30 KR KR1019950019142A patent/KR100372651B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003867A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5478763A (en) | High performance field effect transistor and method of manufacture thereof | |
| KR0172788B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN110010690B (zh) | Nldmos的制造方法 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0110103B1 (en) | Method of making complementary transistor metal oxide semiconductor structures | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| KR100372651B1 (ko) | 플래쉬메모리소자제조방법 | |
| KR20120010004A (ko) | 반도체 소자 및 그 형성방법 | |
| US4657602A (en) | Integrated complementary transistor circuit at an intermediate stage of manufacturing | |
| KR19980030516A (ko) | 반도체 소자의 웰 형성 방법 | |
| KR100244248B1 (ko) | 반도체 소자의 웰 형성방법 | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100287543B1 (ko) | 반도체장치의콘택저항개선방법 | |
| KR19990056710A (ko) | 반도체 소자의 제조방법 | |
| CN100388442C (zh) | 可改善组件特性的高压组件的制造方法 | |
| CN112750835B (zh) | 反熔丝结构及其制作方法 | |
| KR20000019080A (ko) | 모스 트랜지스터 제조방법 | |
| KR19990005828A (ko) | Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법 | |
| KR100505610B1 (ko) | 레트로그레이드 웰을 갖는 반도체장치의 제조방법 | |
| KR100512464B1 (ko) | 이이피롬 소자 제조방법 | |
| KR100263454B1 (ko) | 반도체 소자의 제조방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR0179069B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR930008904B1 (ko) | Cmos 소자 제조방법 | |
| KR950008247B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |