KR100365676B1

KR100365676B1 - 충방전 제어회로

Info

Publication number: KR100365676B1
Application number: KR10-1998-0003154A
Authority: KR
Inventors: 가즈나리 스기우라; 히로시 무카이나카노; 마사나오 하마구치; 다카유키 다카하시
Original assignee: 세이코 인스트루먼트 가부시키가이샤
Priority date: 1997-02-04
Filing date: 1998-02-04
Publication date: 2003-03-06
Also published as: HK1015559A1; KR19980071081A; CN1092857C; US6052016A; JP3254159B2; JPH10224997A; CN1191407A; TW399359B

Abstract

과전류 검출용 저항의 전압 검출 회로에서 두 종류 이상의 검출 전압 및 지연시간은 부하전류에 대응하는 지연시간 이후에 과전류를 검출하며, 스위치 회로가 과열되어 비안정된 작동을 행하기 전에 방전을 중지시킨다. 이러한 구성으로, 부하가 이전에 예상하지 못한 정도의 과전류를 소비하면, 과전류 검출 회로는 지연시간이 경과한 후에 스위치 회로를 차단하여, 부하로 흐르는 전류가 정지하기 전에 스위치 회로가 과열되어 파손되지 않도록 한다.

Description

충방전 제어회로

본 발명은 2차 전지의 충방전을 제어할 수 있는 충방전 제어회로와 이를 이용한 충전식 전원공급장치에 관한 것이다.

종래에는 도 2에 도시된 바와 같은 충전식 전원 공급 장치가 알려져 있다. 도 2에서, 2차 전지(201)는 외부단자 -V0 또는 V0 에 스위치 회로(203), 전류 검출용 저항(204)을 매개로 하여 접속된다. 스위치 제어회로(202) 및 과전류 검출 회로(205)는 2차 전지(201)에 병렬로 접속된다.

스위치 제어회로(202)는 2차 전지(201)의 전압을 검출하는 기능을 구비하고, 2차 전지(201)의 전압이 과충전 상태 또는 과방전 상태의 어느 것인 경우, 스위치 회로(203)를 차단하도록 스위치 제어회로(202)로부터 신호가 발생한다. 비교기(212)는 전류 검출용 저항(204)의 전압을 감시하고, 이상 부하에 의해 발생된 과전류 상태에서 기준 전압 회로(206)의 기준전압과 비교한다.

기준 전압 회로(206)의 기준 전압을 VREF [V], 전류 검출용 저항(204)은 R [O ] (이때, 스위치 회로(203)의 ON 저항은 R보다 충분히 작아야 한다) 그리고 그곳에 흐르는 전류를 I [A]라고 한다면,

I ≥ VREF/R [A]

일 때, 비교기(212)의 출력은 "H"에서 "L"로 전환되어 스위치 회로를 차단한다(Off). 이것에 의해, 과전류 상태일지라도 스위치 회로(203)는 같은 방법으로 에너지 공급을 차단하여 외부 단자 -V0 및 V0 에 접속된 부하로의 전원공급을 중단한다. 또한, 도 3에 도시된 바와 같이, 부하에 커패시터(313)가 접속된 경우, 커패시터(313)에 전하가 충전되지 않는다면 2차 전지(301)가 커패시터(313)를 충전하기 위해서 순간적으로 전류를 흐르게 하므로 2차 전지(301)의 전압이 낮아지고, 과전류상태로 될 수 있다.

이러한 상태를 피하기 위해서, 과전류 검출에 지연시간을 두고 전하가 커패시터에 충전되는 동안에는 과전류를 검출하지 않는 구성으로 한다. 즉, 스위치 제어회로(302)는 2차 전지(301)와 외부 단자와의 사이의 스위치 회로(303)를 제어하는 것에서, 2차 전지 (301)로의 과충전을 방지하는 것과 함께, 2차 전지(301)부터 외부단자에 접속한 부하로의 에너지 공급에 의해 2차 전지(301)의 과도 충전 능력 저하를 방지하고 있다. 또한, 부하가 어떤 이상으로 대전류를 소비할 때에는 과전류 검출로 되고, 이 경우에도 스위치 회로(303)가 같은 형태로 차단되어서 방전을 중지시키게 된다.

그러나, 종래의 충방전 제어회로는 과전류를 검출하는 데서 다음과 같은 결점이 있다. 과전류 검출용 저항의 전압검출회로의 검출전압과 지연시간은, 사전에 예상된 부하가 소비하는 전류와 그 전류를 소비하는 시간에 의존하여 단 하나의 조합만이 설정되는 것이다. 이 전원 공급 장치는 사전에 예상된 이상의 부하가 접속되거나, 부하가 사전에 예상된 전류를 초과하는 전류를 소비하는 경우, 과전류 검출 회로가 지연시간 경과한 후 스위치 회로를 차단하며, 부하로의 에너지 공급을 중단하기 전에 과열에 의해 해당 스위치 회로가 파괴된다라고 하는 문제가 있다.

전술한 문제를 해결하기 위한 본 발명의 목적은, 부하에서 소비하는 다른 전류에 대해서 다른 2 종류 이상의 과전류 검출용 저항의 전압 검출 회로의 검출 전압과 지연시간을 두어서, 부하전류에 의한 지연시간 경과 후에 과전류 검출을 행하고, 해당 스위치 회로가 발열하여 파괴에 이르기 전에 방전을 중지시키는 충방전 제어회로를 제공하는 것이다.

도 1은 본 발명의 충방전 제어회로의 회로 블록도,

도 2는 종래의 충방전 제어회로의 회로 블록도,

도 3은 종래의 또 다른 충방전 제어회로의 회로 블록도,

도 4는 비교회로와 지연회로를 3조로 해서 구비하는 본 발명의 충방전 제어회로의 회로 블록도,

도 5는 옵셋(Off-Set)전압에서 변화되는 하나의 기준 전압 회로와 2개의 비교회로를 구비하는 충방전 제어회로의 회로 블록도,

도 6은 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 충방전 제어회로의 회로 블록도,

도 7은 커패시터와 정전류원의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 충방전 제어회로의 회로 블록도,

도 8은 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 다른 충방전 제어회로의 회로 블록도,

도 9는 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 또 다른 충방전 제어회로의 회로 블록도, 그리고

도 10은 기준 전압 회로, 하나의 비교 회로 및 하나의 지연회로를 구비하며,지연시간에 온도 특성을 가지는 경우의 본 발명의 충방전 제어회로이다.

<도면의 주요부분에 대한 부호의 설명>

101 : 2차 전지 107, 108 : 비교 회로

111, 112 : 기준 전압

전술한 과제를 해결하기 위하여, 본 발명에 따른 충방전 제어회로는 과전류 검출 단자의 2 종 이상의 다른 전압을 검출하는 회로를 두는 것이다. 이 회로는 상기 회로 전압의 수신 신호를 방전 제어하여 2 종 이상의 다양한 부하 전류를 위하여 적절한 지연시간에 방전을 중지시키는 기능을 한다.

전술한 바와 같이 구성된 충방전 제어회로에서는, 부하에서 소비하는 전류에 의해 과전류 검출상태로 될 때, 부하전류에 대해서 적절한 지연시간이 경과한 후에는 방전을 중지시켜 해당 스위치 회로의 파괴를 방지하는 동작을 행하며, 지연시간이 경과하기 전에 과전류 검출상태로부터 해방된 때에는 부하로의 방전을 계속하는것에 의해 기기 전체의 신뢰성과 동작의 안정성을 높이게 된다.

이하, 본 발명의 실시예와 그에 따른 작동상태를 첨부된 도면을 참조하여 설명하도록 한다.

도 1은 본 발명의 충방전 제어회로의 회로 블록도이다. 2차 전지로서 전지(101)가 충방전 제어회로의 전원 단자 -V0 및 V0 의 사이에 삽입되어 있다. 외부 단자-V0 는 전류 검출용 저항(104), 스위치 회로(103)를 매개로 2차 전지(101)의 부하 측에 접속된다. 또한 스위치 제어회로(102), 기준 전압 회로 (105, 106)가 2차 전지(101)에 병렬로 접속된다. 기준 전압 회로(105)는 기준 전압(111)을 출력하고 비교 회로(107)의 양극 입력 단자에 접속된다. 기준 전압 회로(106)는 기준 전압(112)을 출력하고 비교 회로(108)의 양극 입력 단자에 접속된다. 비교 회로(107)의 출력은 지연 회로(109)에 입력되고, 비교회로(108)의 출력은 지연 회로(110)로 입력된다. 지연 회로(109,110)의 출력은 스위치 제어 회로 (102)로 입력된다. 2차 전지(101)의 전압은 스위치 제어회로(102)내의 과전류 검출 회로 및 과방전 검출 회로에 의해 검출되고, 과충전 상태 또는 과방전 상태 중 어느 한 상태인 경우 스위치 제어회로 (102)로부터 신호가 출력되어 스위치 회로(103)를 차단하도록 한다. 과전류 검출에 대해서, 비교기(107)는 전류 검출용 저항(104)의 전압과 기준 전압(112) 사이를 비교한다. 스위치 회로(103)는 FET(field effect transistor) 등에 의해서 만들어 질 수 있다, 이 경우, 그 스위치 회로 자체가 제한된 저항값을 갖기 때문에 전류 검출용 저항(104)이 필요하지는 않다.

다음으로 작동을 설명하도록 한다. 기준 전압 회로(105)의 기준 전압(111)이기준 전압 회로(106)의 기준 전압보다 크게 설정되었고, 지연 회로(109)의 지연 시간은 지연 회로(110)의 지연 시간보다 짧은 것으로 가정한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(104)의 전압이 기준 전압(112)보다 크고 기준 전압(111)보다 작은 상태가 지속되면, 스위치 제어 회로(102)는 지연 회로(110)에서 사전에 설정된 지연시간이후에 스위치 회로(103)를 차단 작동시킨다. 비슷한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(104)의 전압이 기준 전압 회로(105)의 기준전압(111)보다 크게 지속되면, 지연 회로(109)에 사전에 설정된 지연시간 이후이고, 또한 지연회로(110)의 작동시간 이전에, 스위치 제어 회로(102)는 스위치 회로(103)를 차단하도록 작동한다. 지연회로(109, 110)는 일정한 지연시간을 얻기 위한 것이라면 다른 종류의 회로일 수도 있다. 스위치 제어회로(102)는 단순히 논리 신호의 제어이며, 스위치 회로(103)에 따라 출력의 형태를 변형할 수 있다.

도 4는 일 군의 기준 전압 회로, 비교 회로 및 지연 회로가 부가된 것이며, 3 종류의 과전류 상태가 검출되며, 스위치 제어회로(402)는 스위치 회로를 차단하도록 작동한다. 기준 전압 회로(406)의 기준 전압(412)은 기준 전압 회로(407)의 기준 전압(413)보다 큰 값으로 설정되며, 기준 전압 회로(407)의 기준 전압(413)은 기준 전압 회로(408)의 기준 전압(408)보다 큰 값으로 설정되는 것으로 가정한다. 지연 회로(415)의 지연 시간은 지연 회로(416)의 지연 시간보다 짧게 설정되고, 지연 회로(416)의 지연 시간은 지연 회로(417)의 지연 시간보다 짧게 설정되는 것으로 가정한다. 이러한 설정에 의해, 과전류 상태가 발생되어 전류 검출용 저항(404)의 전압이 기준 전압(414)보다 높고 기준 전압(413)보다 낮은 상태가 지속되면, 지연 회로(417)에 사전 설정된 지연 지간이 경과한 후 스위치 제어회로(402)가 스위치 회로(403)를 차단하도록 작동한다.

유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(404)의 전압이 기준 전압(413) 보다 높고 기준 전압(412)보다 낮게 지속되면, 지연회로(416)에서 사전 설정된 지연 시간 이후에 그리고 지연 회로(417)의 작동 시간 이전에 스위치 제어회로(402)가 스위치 회로(403)를 차단하도록 작동한다. 전류 검출용 저항(404)의 전압이 기준 전압(412) 보다 높은 상태가 지속되면, 지연 회로(415)에서 사전에 설정된 지연시간 이후에 그리고 지연 회로(416, 417)의 작동시간 이전에 스위치 제어 회로(402)가 스위치 회로(403)를 차단하도록 작동한다.

또한, 기준 전압 회로의 기준 전압과 지연 회로의 지연시간의 종류를 증가시키면, 과전류 검출 단자의 복수 개의 다양한 전압을 검출하며, 동시에 복수 개의 다양한 부하 전류에 대해서 적절한 지연 시간에 방전을 중지시킬 수 있도록 한다.

도 5는, 본 발명의 다른 실시예를 도시한 회로 블록도이다.

이 실시예의 기준 전압 회로에는 단 하나의 기준 전압 회로(505)만이 포함된다. 기준 전압 회로(505)의 기준 전압(511)은 비교 회로(507, 508)의 각 양극 입력 단자에 접속된다. 비교 회로(507, 508) 중 하나는 옵셋(Off set)을 가진다. 이 옵셋은 비교 회로(508)보다 비교 회로(507)의 입력전압이 더 클 때 비교기의 출력이 반전되도록 설정되는 것으로 한다. 또한, 지연 회로(509)의 지연 시간은 지연 회로(510)의 지연시간 보다 더 짧도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(504)의 전압이 비교 회로(505)의 반전 전위보다 크고 비교 회로(507)의 반전 전위보다 작은 상태가 지속되면, 지연 회로(417)에 사전에 설정된 지연 시간 이후에 스위치 회로(503)를 차단하도록 스위치 제어 회로(502)가 작동한다. 유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(504)의 전압이 비교 회로 (507)의 반전 전위보다 크게 지속되면, 지연 회로(509)에 사전 설정된 지연 시간 이후이고 지연 회로(510)의 작동 시간 이전에 스위치 회로(503)를 차단하도록 스위치 제어 회로(502)가 작동한다.

옵셋 전압이 다양한 비교회로와 지연회로의 지연시간의 종류를 증가시키면, 동일한 방법으로 과전류 검출단자의 복수 개의 다양한 전압을 검출하는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연시간에 방전을 중지시킬 수 있다.

도 6은 도 1의 두 개의 지연 회로가 하나의 저항기와 커패시터로 교체된 실시예를 도시한 회로 블록도이다.

비교 회로(607)의 출력은 P채널 FET(609)의 게이트로 입력되고, 비교 회로(608)의 출력은 P채널 FET(610)의 게이트로 입력된다. P채널 FET(609)의 드레인은 저항기(614)의 일 단부로 접속되며, P채널 FET(610)의 드레인은 저항기(615)의 일 단부로 접속된다. 저항기(614)의 다른 단부는 저항기(615) 및 커패시터(613)의 다른 단부에 접속되고, 스위치 제어 회로(602)로 입력된다. 기준 전압 회로(605)의 기준 전압(611)은 기준 전압 회로(606)의 기준 전압(612)보다 큰 것으로 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 지속되어 전류 검출용 저항(604)의 전압이 기준 전압(612)보다 높고 기준 전압(611)보다 낮으면, P채널 FET(610)이 턴 온되어 저항기(615) 및 커패시터(613)의 상수로 사전 설정된 지연시간 이후에 스위치 회로(603)를 차단하도록 스위치 제어회로(602)가 작동한다. 비슷한 방법으로, 과전류 상태가 지속되어 전류 검출용 저항(604)의 전압이 기준 전압 회로(605)의 기준전압(611)보다 크게되면, P채널 FET(609,610)이 턴 온되어서 저항기(614)와 저항기(615)의 병렬 저항값과 커패시터(613)의 상수로 사전 설정된 지연 시간 이후에, 즉, 저항기(615) 및 커패시터(613) 중의 상수에 의해 사전 설정된 지연시간보다 더 짧은 지연 시간 이후에 스위치 회로(603)를 차단하도록 스위치 제어회로(602)가 작동한다.

또한, 기준 전압 회로의 기준 전압 출력과, P채널 FET와 저항기의 수를 증가시키면, 같은 방법으로 복수 개의 다양한 과전류 검출 단자의 복수 개의 다양한 전압이 검출되는 것과 함께, 복수 개의 다양한 부하전류에 대응하여 적절한 지연시간에 방전을 중지시킬 수 있다.

도 7은 도 6에서 저항기(614)와 저항기(615)를 각각 정전류원(714)과 정전류원(710)으로 치환한 경우의 실시예의 회로 블록도로서, 도 7의 회로와 비슷하게 작동한다. 도 7에서도 기준 전압 회로의 기준 전압 출력과 P채널 FET 및 정전류원의 개수를 증가시킨다면, 동일한 방법으로 과전류 검출단자의 복수의 다양한 전압을 검출해 내는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연시간에 방전을 중지시킬 수 있다.

도면 부호 701 은 2차 전지이고 도면 부호 702는 스위치 제어 회로이다.

도면 부호 703은 스위치 회로이고 도면 부호 704는 전류 검출용 저항이다.

도면 부호 705 및 706은 각각 기준 전압 회로이다.

도면 부호 711은 기준 전압 회로(705)의 기준 전압이며, 도면 부호 712는 기준 전압 회로(706)의 기준 전압이다.

도면 부호 709, 710은 각각이 P채널 FET이다.

도면 부호 714 및 715는 각각이 정전류원이다.

도면 부호 713은 커패시터를 도시한 것이다.

도 8은 도 1의 두 개의 지연 회로에 하나의 저항기와 커패시터를 부가한 다른 실시예를 도시한 회로 블록도이다. 비교 회로(807)의 출력은 P채널 FET(809)의 한 게이트로 입력되고, 비교 회로(808)의 출력은 P채널 FET(810)의 게이트로 입력된다. P채널 FET(810)의 드레인은 레지스터(814)의 일 단부 및 P채널 FET(809)의 소스로 접속된다. 레지스터(815)의 다른 단부는 커패시터(813)로 접속되고, 스위치 제어회로(802)로 입력된다. 기준 전압 회로(805)의 기준 전압(811)은 기준 전압 회로(806)의 기준 전압(812)보다 높도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(804)의 전압이 기준 전압(812) 보다 높고 기준 전압(811)보다 낮게 지속되면, P채널 FET(810)은 턴 온되고 저항기(814,815)의 일련의 저항값 및 커패시터(813)의 상수로 설정된 지연 시간 후에 스위치 회로(803)가 차단되도록 스위치 제어 회로(802)가 작동한다. 또한 같은 방법으로, 과전류 상태가 발생되어 기준 전압 회로(805)의 기준 전압(811)보다 전류 검출용 저항(804)기 높아진 상태가 지속되는 경우, P채널 FET(809)와 P채널 FET(810)이 턴 온되어서 저항기(815)의 직렬의 저항값과 커패시터(813)의 상수로설정된 지연 시간 후에, 즉 저항기(814, 815)의 직렬 저항값과 커패시터(813)의 상수로 설정된 지연 시간보다도 짧은 지연시간 후에 스위치 제어 회로(802)에 의해 스위치 회로(803)를 차단하도록 작동한다.

또한, 기준 전압 회로의 기준 전압 출력과 P채널 FET과 저항기의 수를 증가시키면, 같은 방법으로 과전류 검출 단자의 복수 개의 다양한 전압을 검출해 낼 수 있는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연 시간에 방전을 중지시킬 수 있다.

도 9는 도 6에 도시한 저항기와 커패시터의 각 위치를 반대로 한 경우의 실시예를 도시하는 회로 블록도이다. 기준 전압 회로(905)는 기준 전압(912)을 출력하고, 비교 회로(908)의 음극 입력단자에 접속한다. 기준 전압 회로(906)는 기준 전압(912)을 출력하고, 비교 회로(909)의 음극 입력단자에 접속된다. 비교 회로(907)의 출력은 N채널 FET(909)의 게이트로 입력되며, 비교 회로(908)의 출력은 N채널 FET(910)의 게이트로 입력된다. N채널 FET(909)의 드레인은 저항기(914)의 일단에 접속되고, N채널 FET(910)의 드레인은 저항기(915)의 일단에 접속된다. 저항기(914)의 다른 단은 저항기(915) 및 커패시터(913)의 다른 단에 접속되고, 스위치 제어 회로(902)로 입력된다. 기준 전압 회로(905)의 기준 전압(911)은 기준 전압 회로(906)의 기준 전압(912)보다 높도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(904)의 전압이 기준 전압(912)보다는 높고 기준전압(911)보다는 낮은 상태를 지속한다면, N채널 FET(910)은 턴 온되고 저항기(915) 및 커패시터(913)의 상수에 의해 설정된 지연시간이후에 스위치 회로(903)가 차단되도록 스위치 제어 회로(902)가 작동한다. 유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(904)의 전압이 기준 전압 회로(905)의 기준 전압(911)보다 높은 상태가 지속되면, N채널 FET(909,910)이 턴 온되고 병렬로 연결된 저항기(814, 815)의 저항값과 커패시터의 상수에 의해 설정되는 시간인 지연시간 이후에, 즉, 저항기(915)와 커패시터(913)의 상수에 의해 설정되는 지연시간 보다도 짧은 지연시간 이후에 스위치 회로(903)가 차단되도록 스위치 제어 회로가 작동하게 된다.

또한, 기준 전압 회로의 기준 전압 출력과, N채널 FET과 저항기의 수를 증가시킨다면, 같은 방법으로 과전류 검출 단자의 복수 개의 다양한 전압을 검출해내는 것과 함께, 복수 개의 다양한 부하 전류에 대해서 적절한 지연시간에 방전의 중지가 가능하게 된다.

상기의 저항기가 정전류원으로 교체된 경우에도, 회로는 유사하게 작동할 것이다.

도 10은 각각 2개씩을 가지는 도 1과 비교할 때, 기준 전압 회로, 비교 회로 및 지연회로를 각각 하나씩 포함하며, 지연회로에 온도 특성을 가지도록 한 실시예를 도시한 회로 블록도이다.

지연 회로(1009)는 저온에서는 긴 지연시간을 가지고, 고온에서는 짧은 지연 시간을 가지도록 설정되며, 스위치 회로의 열에 의해 영향받는 위치에 형성되도록 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(1004)의 전압이 기준 전압 회로(1005)로부터의 기준 전압(1011)보다 높은 상태가 지속되는경우, 지연 회로(1009)에 사전 설정된 지연 시간 이후에 스위치 회로(1003)를 차단하도록 스위치 제어회로가 작동한다. 큰 과전류 값에 의해 발생된 상기 지연시간 이전에 스위치 회로(1003)가 과열되면, 지연회로(1009)의 지연시간은 짧게 되고 스위치 회로(1003)가 파열되기 전에 스위치 회로(1003)를 차단한다.

도면부호 1001은 2차 전지이고 도면부호 1007은 비교회로이다.

전술한 바와 같이 본 발명은, 부하에서 소비되는 전류에 대응하는 지연시간 후에 방전을 중지시킨다고 하는 회로의 구성을 제공한다. 그러므로, 충방전식 전원 장치에서 부하의 이상(예를 들면, 회로의 단락)이 발생하여 과잉 전류가 흐르게 되고 그리하여 이전에 예측된 과전류 상태보다 많은 전류가 소비되는 경우에도, 스위치 회로가 발열로 파괴 상태에 이르기 전인 더 짧은 지연시간 내에 스위치 회로를 차단하도록 작동한다. 이러한 이유로, 제품의 사용범위를 넓게 할 수 있는 것과 동시에 제품의 신뢰성을 향상시키는 효과를 얻게 된다.

Claims

사용시에 전원에 연결되는 한 쌍의 외부 접속단자와;

상기 전원과 적어도 하나의 상기 외부 접속단자 사이에 접속된 스위치회로 와;

흐르는 전류에 따른 출력전압을 생성하기 위해 상기 전원과 직렬로 접속된 과전류 검출소자와;

상기 과전류 검출소자의 상기 출력전압이 복수의 과전류 검출전압 레벨 중 어느 것을 초과하는지 여부를 결정하여 과전류 검출신호를 출력하는 전압 검출회로와;

상기 전압 검출회로로부터 상기 과전류 검출신호를 수신하며, 복수의 검출 지연시간을 형성할 수 있는 지연회로; 및,

상기 과전류 검출소자의 출력전압의 레벨에 따라 상기 복수개의 지연시간 중 하나의 지연시간 이후에 상기 외부 접속단자로부터 상기 전원을 접속해제시키도록 상기 스위치 회로를 제어하는 스위치 제어회로를 포함하는 충방전 제어회로.
제 1항에 있어서,

상기 전압 검출 회로는 복수 개의 기준 전압 회로와, 복수 개의 비교 회로를 구비하며, 상기 기준 전압 회로 각각의 기준 전압치는 다양한 것을 특징으로 하는 충방전 제어회로.
제 1항에 있어서,

상기 전압 검출 회로는 기준 전압 회로와 복수 개의 비교 회로를 구비하며, 각 비교 회로의 옵셋이 각각 다양한 것을 특징으로 하는 충방전 제어회로.
제 1항에 있어서,

상기 지연 회로는 복수 개의 정전류원과 커패시터를 포함하는 것을 특징으로 하는 충방전 제어회로.
제 1항에 있어서,

상기 지연 회로의 검출 지연 시간은 온도에 따라 다양하게 되는 것을 특징으로 하는 충방전 제어회로.